專利名稱：在非易失性存儲器中的讀取操作期間減小功耗的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲器。
背景技術(shù)：
半導(dǎo)體存儲器用于各種電子設(shè)備中已經(jīng)變得越來越流行。例如，在蜂窩電話、數(shù)字 攝像機、個人數(shù)字助理、移動計算設(shè)備、非移動計算設(shè)備和其它設(shè)備中使用非易失性半導(dǎo)體 存儲器。電可擦除可編程只讀存儲器(EEPR0M)和閃存屬于最流行的非易失性半導(dǎo)體存儲 器。相比于傳統(tǒng)的、全特性(all-featured)的EEPROM，利用閃存，其也是一種EEPR0M，可以 在一步中擦除整個存儲器陣列的內(nèi)容、或該存儲器的一部分的內(nèi)容。 傳統(tǒng)的EEPR0M和閃存二者都使用位于半導(dǎo)體襯底中的溝道區(qū)域之上且與其絕緣 的浮置柵極。該浮置柵極位于源極和漏極區(qū)域之間?？刂茤艠O位于在浮置柵極之上且與其 絕緣。如此形成的晶體管的閾值電壓(VTH)由保留在浮置柵極上的電荷量來控制。也就是 說，在導(dǎo)通該晶體管之前必須被應(yīng)用于控制柵極以允許在其源極和漏極之間傳導(dǎo)的最小電 壓量由在浮置柵極上的電荷水平來控制。 —些EEPROM和閃存設(shè)備具有被用于存儲兩個范圍的電荷的浮置柵極，因此可以
在兩個狀態(tài)、例如擦除狀態(tài)和編程狀態(tài)之間編程/擦除該存儲器元件。由于各個存儲器元
件可以存儲一位的數(shù)據(jù)，因此這種閃存設(shè)備有時被稱為二進制閃存設(shè)備。 通過標(biāo)識多個不同的允許/有效編程閾值電壓范圍來實現(xiàn)多狀態(tài)(也稱為多級)
閃存設(shè)備。各個不同的閾值電壓范圍與用于在存儲器設(shè)備中編碼的數(shù)據(jù)位組的預(yù)定值相對
應(yīng)。例如，各個存儲器元件當(dāng)該元件可以被放置在與四個不同閾值電壓范圍相對應(yīng)的四個
離散電荷能帶(band)之一中時可以存儲兩位的數(shù)據(jù)。 典型地，在編程操作期間被施加到控制柵極的編程電壓VreM被作為隨時間增加幅 度的一系列脈沖施加。在一個可能的方法中，脈沖的幅度隨各個連續(xù)的脈沖而增加預(yù)定的 步長大小，例如0. 2-0. 4V。 V皿可以被施加到閃存元件的控制柵極。在編程脈沖之間的時 間段中，進行驗證操作。也就是說，在連續(xù)的編程脈沖之間讀取并行編程的一組元件中的各 個元件的編程電平，來確定其是否等于或大于該元件被編程的驗證電平。對于多狀態(tài)閃存 元件的陣列，可以對于元件的各個狀態(tài)進行驗證步驟，以確定該元件是否已經(jīng)到達了其數(shù) 據(jù)相關(guān)的驗證電平。例如，能夠在四個狀態(tài)中存儲數(shù)據(jù)的多狀態(tài)存儲器元件可能需要對三 個比較點進行驗證操作。 另外，當(dāng)編程EEPR0M或閃存設(shè)備、諸如在NAND(與非)串中的NAND閃存設(shè)備時， 典型地，VreM被施加到控制柵極，且位線接地，使得來自例如存儲元件的單元或存儲器元件 的溝道的電子被注入浮置柵極。當(dāng)電子在浮置柵極中累積時，浮置柵極變?yōu)槌湄?fù)電，且存 儲器元件的閾值電壓升高，從而該存儲器元件被考慮為處于編程狀態(tài)。關(guān)于這種編程的 更多信息可以在美國專利6859397、題為"Source Side Self Boosting Technique For Non-VolatileMemory"和2005年2月3日公開的美國專利申請公開2005/0024939、題為 "Detecting Over Programmed Memory"中找至lj ;這兩者通過全文弓l用并于此。
但是，存儲器設(shè)備的一個問題是無論何時可能都需要減小功耗以例如減小電池消 耗和在使用非易失性存儲器的便攜式電子設(shè)備中產(chǎn)生的熱。

發(fā)明內(nèi)容
本發(fā)明通過提供在非易失性存儲器中的讀取操作期間減小功耗的方法來解決上
述和其它問題。具體地，當(dāng)許多存儲元件處于擦除、例如未編程狀態(tài)時減小功耗。 在一個實施例中，一種用于操作非易失性存儲器的方法，包括連同對與第一字線
相關(guān)的至少一個非易失性存儲元件進行感測操作，確定是否存在與處于編程狀態(tài)的第二字
線相關(guān)的至少一個非易失性存儲元件。該方法還包括當(dāng)所述確定過程確定了存在與處于
編程狀態(tài)的第二字線相關(guān)的至少一個非易失性存儲元件時，在進行感測操作同時向所述第
二字線施加第一電壓；以及當(dāng)所述確定過程確定了不存在與處于編程狀態(tài)的第二字線相關(guān)
的至少一個非易失性存儲元件時，在進行感測操作同時向所述第二字線施加第二電壓。例
如，可以當(dāng)其不包括處于編程狀態(tài)的非易失性存儲元件時、即當(dāng)擦除了非易失性存儲元件
時，向未選擇字線施加較低電壓。 在另一實施例中，一種用于操作非易失性存儲器的方法，包括確定第一數(shù)量的字 線是否包括至少一個編程的非易失性存儲元件，且對與第一字線相關(guān)的至少一個非易失性 存儲元件進行感測操作，其中所述第一字線不在所述第一數(shù)量的字線中。該方法還包括當(dāng) 所述確定過程確定了第一數(shù)量的字線包括至少一個編程的非易失性存儲元件時，在進行感 測操作同時向所述第一數(shù)量的字線施加第一電壓；以及當(dāng)所述確定過程確定了第一數(shù)量的 字線不包括至少一個編程的非易失性存儲元件時，在進行感測操作同時向所述第一數(shù)量的 字線施加第二電壓。 在另一實施例中，一種用于操作非易失性存儲器的方法，包括存儲指示第一字 線是否從最后的擦除操作起已經(jīng)被用在編程操作中的數(shù)據(jù)，并在與第二字線相關(guān)的至少一 個非易失性存儲元件的感測操作期間，存取用于設(shè)置被施加到第一字線的電壓的電平的數(shù) 據(jù)。


圖1是NAND串的頂視圖。 圖2是圖1的NAND串的等效電路圖。 圖3是NAND閃存元件的陣列的方塊圖。 圖4描述了在襯底上形成的NAND串的剖面圖。 圖5描述了在讀取操作期間被施加到一組字線的電壓。 圖6描述了檢查在一組字線中的未選擇字線的編程狀態(tài)。 圖7描述了在讀取操作期間被施加到一組字線的電壓，包括被施加到編程的字線 的較高讀行程(read pass)電壓和被施加到未編程的字線的較低讀行程電壓。
圖8是說明在讀取操作期間的某些波形的動作的時序圖。 圖9描述了用于設(shè)置在讀取操作期間被施加到一組字線的電壓的處理的流程圖。
圖10a描述了用于確定一組字線中的未選擇字線是否已經(jīng)被編程的第一處理的 流程圖。
6
圖10b描述了用于確定一組字線中的未選擇字線是否已經(jīng)被編程的第二處理的 流程圖。 圖10c描述了用于確定一組字線中的未選擇字線是否已經(jīng)被編程的第三處理的 流程圖。 圖10d描述了用于存儲指示字線是否已經(jīng)被編程的數(shù)據(jù)的處理的流程圖。 圖11是NAND閃存元件的陣列的方塊圖。 圖12是使用單行/列解碼器和讀/寫電路的非易失性存儲器系統(tǒng)的方塊圖。 圖13是使用雙行/列解碼器和讀/寫電路的非易失性存儲器系統(tǒng)的方塊圖。 圖14是描述感測塊的一個實施例的方塊圖。 圖15圖示了將存儲器陣列組織為用于所有位線存儲器架構(gòu)的塊或用于奇偶存儲 器架構(gòu)的塊的例子。 圖16描述了具有單行程(single pass)編程的閾值電壓分布的例子組。 圖17描述了具有多行程(multi-pass)編程的閾值電壓分布的例子組。 圖18a-c示出了各種閾值電壓分布，并描述了用于編程非易失性存儲器的處理。 圖19是描述用于編程非易失性存儲器的處理的一個實施例的流程圖。 圖20描述了在編程期間被施加到非易失性存儲元件的控制柵極的示例脈沖鏈。
具體實施例方式
本發(fā)明提供在非易失性存儲器中的讀取操作期間減小功耗的方法。
適用于實現(xiàn)本發(fā)明的存儲器系統(tǒng)的一個例子使用NAND閃存結(jié)構(gòu)，其包括在兩個 選擇柵極之間串聯(lián)地排列多個晶體管。串聯(lián)的晶體管和選擇柵極被稱為NAND串。圖l是 示出一個NAND串的頂視圖。圖2是其等效電路。圖1和2所示的NAND串包括串聯(lián)且被 夾在第一選擇柵極120和第二選擇柵極122之間的四個晶體管，100、102、104和106。選 擇柵極120選通NAND串與位線126的連接。選擇柵極122選通NAND串與源極線(source line) 128的連接。通過向控制柵極120CG施加適當(dāng)?shù)碾妷簛砜刂七x擇柵極120。通過向控 制柵極122CG施加適當(dāng)?shù)碾妷簛砜刂七x擇柵極122。晶體管100、 102、 104和106的各個具有 控制柵極和浮置柵極。晶體管100具有控制柵極100CG和浮置柵極IOOFG。晶體管102包 括控制柵極102CG和浮置柵極102FG。晶體管104包括控制柵極104CG和浮置柵極104FG。 晶體管106包括控制柵極106CG和浮置柵極106FG?？刂茤艠O100CG與字線WL3相連，控 制柵極102CG與字線WL2相連，控制柵極104CG與字線WL1相連，且控制柵極106CG與字線 WLO相連。還可以提供控制柵極作為字線的部分。在一個實施例中，晶體管100、102、104和 106各個都是存儲元件，也被稱為存儲器單元。在其它實施例中，存儲元件可以包括多個晶 體管，或者可以不同于圖1和2所示的晶體管。選擇柵極120被連接到選擇線SGD(漏極選 擇柵極(drain select gate))。選擇柵極122被連接到選擇線SGS (源極選擇柵極(source select gate))。 圖3是描述三個NAND串的電路圖。使用NAND結(jié)構(gòu)的閃存系統(tǒng)的典型架構(gòu)將包括 若干NAND串。例如，在具有更多NAND串的存儲器陣列中示出了三個NAND串320、340和 360。 NAND串的各個包括兩個選擇柵極和四個存儲元件。雖然為了簡化而示出了四個存儲 元件，但是現(xiàn)代的NAND串可以例如具有達32或64個存儲元件。
例如，NAND串320包括選擇柵極322和327和存儲元件323-326， NAND串340包 括選擇柵極342和347和存儲元件343-346， NAND串360包括選擇柵極362和367和存儲 元件363-366。各個NAND串被其選擇柵極(例如，選擇柵極327、347或367)連接到源極 線。選擇線SGS被用于控制源極側(cè)選擇柵極。各種NAND串320 、340和360被選擇柵極322、 342、362等中的選擇晶體管連接到相應(yīng)的位線321、341和361。這些選擇晶體管由漏極選擇 線SGD控制。在其它實施例中，選擇線不必需在NAND串之間公用；也就是說，可以對不同的 NAND串提供不同的選擇線。字線WL3被連接到存儲元件323、343和363的控制柵極。字線 WL2被連接到存儲元件324、344和364的控制柵極。字線WLl被連接到存儲元件325、345 和365的控制柵極。字線WL0被連接到存儲元件326、346和366的控制柵極。如可以看出 的，各個位線和相應(yīng)NAND串包括存儲元件的陣列或組的列。字線(WL3、WL2、WL1和WL0)包 括陣列或組的行。各個字線連接到行中的各個存儲元件的控制柵極。或者，可以通過字線 本身提供控制柵極。例如，字線WL2提供存儲元件324、344和364的控制柵極。實際上，一 個字線上能夠有數(shù)千存儲元件。 各個存儲元件可以存儲數(shù)據(jù)。例如，當(dāng)存儲一位數(shù)字?jǐn)?shù)據(jù)時，存儲元件的可能的閾 值電壓(VTH)的范圍被分為被分配了邏輯數(shù)據(jù)"1"和"0"的兩個范圍。在NAND型閃存的一 個例子中，V^在存儲元件擦除之后是負(fù)的，且被定義為邏輯"l"。在編程操作之后的VTH為 正，且被定義為邏輯"0"。當(dāng)VTH是負(fù)的且試圖讀時，存儲元件將導(dǎo)通以指示正存儲邏輯"1"。 當(dāng)VTH是正的且試圖讀取操作時，存儲元件將不導(dǎo)通，其指示存儲邏輯"O"。存儲元件還可 以存儲多級信息，例如多位數(shù)字?jǐn)?shù)據(jù)。在這種情況下，VTH值的范圍被劃分?jǐn)?shù)據(jù)級數(shù)。例如， 如果存儲了四級的信息，將存在被分配給數(shù)據(jù)值"11 "、" 10 "、"01"和"00 "的四個VTH范圍。 在NAND型存儲器的一個例子中，在擦除操作之后的VTH是負(fù)的，且被定義為"11"。正的VTH 值被用于"10"、"01"和"00"的狀態(tài)。在被編程到存儲元件中的數(shù)據(jù)和該元件的閾值電壓 范圍之間的具體關(guān)系取決于存儲元件采納的數(shù)據(jù)編碼方案。例如，美國專利No. 6222762和 美國專利申請公開2004/0255090，兩者被全文引用合并于此，描述了用于多狀態(tài)閃存元件 的各種數(shù)據(jù)編碼方案。 在被引用合并于此的美國專利No. 5386422、5522580、5570315、5774397、6046935、 6456528和6522580中提供了 NAND型閃存和其操作的相關(guān)例子。 當(dāng)編程閃存元件時，編程電壓被施加到該存儲元件的控制柵極，且與該存儲元件 相關(guān)的位線接地。來自該溝道的電子被注入到該浮置柵極。當(dāng)電子在浮置柵極中累積時， 該浮置柵極變?yōu)槌湄?fù)電，且該存儲元件的V^升高。為了向正被編程的存儲元件的控制柵極 施加編程電壓，該編程電壓被施加在適當(dāng)?shù)淖志€上。如上所述，在NAND串的各個中的一個 存儲元件共享同一字線。例如，當(dāng)編程圖3的存儲元件324時，該編程電壓將還被施加到存 儲元件344和364的控制柵極。 圖4描述了在襯底上形成的NAND串的剖面圖。該圖被簡化且不按比例。NAND串 400包括在襯底490上形成的源極側(cè)選擇柵極406、漏極側(cè)選擇柵極424、和八個存儲元件 408、410、412、414、416、418、420和422。在各個存儲元件和選擇柵極406和424的任意側(cè) 上提供多個源極/漏極區(qū)域，其一個例子是源極/漏極區(qū)域430。在一個方法中，襯底490 使用三勢阱(triple-well)技術(shù)，其包括在n勢阱區(qū)域494中的p勢阱區(qū)域492，且該n勢 阱區(qū)域494又位于p型襯底區(qū)域496中?？梢灾辽俨糠值卦趐勢阱區(qū)域上形成NAND串及其非易失性存儲元件。除具有VBIT UNE的電勢的位線426之外，還提供具有VS。UKE的電勢的 源極供電線404。還可以經(jīng)由端子402向p勢阱區(qū)域492施加電壓，以及經(jīng)由端子403向n 勢阱區(qū)域494施加電壓。 在讀取操作期間，在所選字線、在該例中是與存儲元件414相關(guān)的WL3上，提供控 制柵極電壓V^。另外，回想到可以提供存儲元件的控制柵極作為該字線的一部分。例如， WL0、WL1、WL2、WL3、WL4、WL5、WL6和WL7可以分別經(jīng)由存儲元件408、410、412、414、416、418、 420和422延伸。在一個可能的提升方案中，讀行程電壓VKEAD被施加到與NAND串400相關(guān) 的剩余字線。Vses和VseD分別被施加到選擇柵極406和424。 圖5描述了在讀取操作期間被施加到一組字線500的電壓。在該例子中，存在n條 字線，WLO到WLn-l，其以從WLO開始到WLn-l結(jié)束的字線順序而被編程。注意，在一個可能 的方法中，該編程可以一次進展一條字線，在這種情況下，與WLO相關(guān)的存儲元件被充分編 程到期望的編程狀態(tài)，然后與WL1相關(guān)的存儲元件被充分地編程到期望的編程狀態(tài)，等等。 在該例子中的字線編程順序是WLO、 WL1、 WL2......。 在另一可能的方法中，在多個行程中編程與字線相關(guān)的存儲元件。例如，可能發(fā)生 以下步驟l)與WL0相關(guān)的存儲元件被部分地編程，2)與WL1相關(guān)的存儲元件被部分地編 程，3)與WL0相關(guān)的存儲元件的編程完成，4)與WL2相關(guān)的存儲元件被部分地編程，5)與 WL1相關(guān)的存儲元件的編程完成，6)與WL3相關(guān)的存儲元件被部分地編程，7)與WL2相關(guān)的 存儲元件的編程完成，等等。在該情況下的字線編程順序是WLO、 WL1、 WLO、 WL2、 WL1、 WL3、 WL2......。各種其它編程技術(shù)和字線編程順序是可能的。 在某些情況下，需要塊中全部存儲元件、或其它組存儲元件來存儲數(shù)據(jù)。但是，在 其它情況下，僅僅需要存儲元件中的一些來存儲數(shù)據(jù)。因此，當(dāng)隨后進行讀取操作時，不知 道已經(jīng)用數(shù)據(jù)編程了存儲元件組的全部還是一部分。沒有用數(shù)據(jù)編程的存儲元件通常處于 擦除狀態(tài)。例如，當(dāng)WL3是被選擇用于讀取的字線時，知道按字線編程順序先前出現(xiàn)的字 線、例如WLO到WL2已經(jīng)被編程。S卩，這些字線已經(jīng)被用于編程相關(guān)存儲元件，以便部分或 完全地編程相關(guān)的存儲元件。另一方面，按字線編程順序在所選字線之后出現(xiàn)的字線、例如 WL4到WLn-l具有未知的編程狀態(tài)。即，WL3可能是或可能不是這組字線中的最后編程的字 線。除了該所選字線以外的字線被稱為未選擇字線。在該例子中，讀行程電壓、、，被施加 到未選擇字線的各個。 但是，對于未選擇字線的固定V皿D值的使用可能導(dǎo)致不必要的能量消耗。例如， 考慮數(shù)據(jù)頁被寫到WLO而沒有其它頁被寫入到其它字線的情況，因此WL1到WLn-l的存儲 元件仍然處于擦除狀態(tài)。當(dāng)讀取在WLO上的存儲元件的狀態(tài)時，各個被編程的存儲元件將 處于具有若干未編程的存儲元件的NAND串中。另外，當(dāng)存儲元件處于擦除狀態(tài)時NAND串 的電阻、&細(xì)較低。以下公式表達了 RNAND作為RSD即NAND串的源極-漏極區(qū)域和選擇柵極 的源極和漏極側(cè)的電阻、Vi即所施加的字線電壓、和VTH即與字線相關(guān)的存儲元件的閾值電
壓、以及常量k的函數(shù)^備=^ffl + &生V'".因此，當(dāng)在施加的字線電壓V亂和閾值
^吸一1^// q
電壓VTH之間的差高時RNAm低。例如，相比于當(dāng)NAND串中的所有存儲元件都處于最高編程 狀態(tài)時，當(dāng)NAND串中的所有存儲元件都處于擦除狀態(tài)時RNAND可能被砍半。另外，由于關(guān)系式&y， = y^" 和P = IV，越高的RNAm導(dǎo)致越高的1^。越高的功耗(P)和越高的
最大瞬時電流。 還注意，當(dāng)字線被編程、例如被寫入時可以使用"隨機化"特性來保證在存儲元件 中存儲的數(shù)據(jù)樣式是隨機的。在這種情況下，將可能在各個NAND串中存在較少的處于最高 編程狀態(tài)(例如"C"狀態(tài))的存儲元件。 減小功耗的一種方法是降低V亂、即被施加到未選擇字線的字線電壓。對于例如基 于當(dāng)前所選的字線的位置和字線編程順序而已知為被編程的未選擇字線，這由于該存儲元 件的一些可以被編程為最高編程狀態(tài)而可能不可行。而且，期望維持足夠的空余來避免讀 干擾。對于未被編程的未選擇字線，被施加的字線電壓可以被安全地減小，結(jié)果減小了功耗 而不增加讀干擾。另一個期望的好處是減小了閾值電壓分布?？梢砸愿鞣N方式來實現(xiàn)這些 優(yōu)點。 圖6描述了當(dāng)檢查在一組字線中的未選擇字線的編程狀態(tài)時被施加到一組字線 600的電壓。確定在所選字線之后的字線是否被編程的一種可能的方法是檢查預(yù)定字線 WLx的編程狀態(tài)。例如，n = 32條字線，且WL3作為所選字線，則可以檢查例如WL23的編程 狀態(tài)?？梢栽谂cWL23相關(guān)的一個或多個存儲元件中，或者，指示相關(guān)存儲元件是否已經(jīng)被 編程的其它位置存儲標(biāo)記。該標(biāo)記是指示該字線是否從最后的擦除操作起已經(jīng)被用在編程 操作中的數(shù)據(jù)。當(dāng)順序地讀取字線時，例如，可以在讀取WL0之前檢查WL23標(biāo)記一次，在這 種情況下，當(dāng)讀取WL1、 WL2......時讀取吞吐量將不損失。 還可能例如在規(guī)律的讀取操作之前發(fā)生的預(yù)讀取操作中讀取WL23的存儲元件以 確定相關(guān)的存儲元件是否已經(jīng)被編程。例如，可以在最低讀電平、例如Vra(見圖16)處進 行單次感測操作。如果與字線相關(guān)的非易失性存儲元件的全部均導(dǎo)通，則可以推出，它們未 編程。否則，至少一個非易失性存儲元件被編程。另外，能夠同時確定一組多個字線是否包 括至少一個編程的非易失性存儲元件。這可以通過例如同時向多個字線施加最低讀電平、 例如Vra來實現(xiàn)。如果與字線相關(guān)的非易失性存儲元件中的至少一個仍然是截止，則可以 推出，至少一個非易失性存儲元件被編程。否則，與多個字線相關(guān)的非易失性存儲元件均未 編程。例如，可以向WL23-WL31施加最低讀電平作為預(yù)讀電壓，來確定相關(guān)的存儲元件是否 已經(jīng)被編程。 如果與字線相關(guān)的存儲元件已經(jīng)被編程，則被施加到該字線的電壓沒有減小。如 果相關(guān)的存儲元件還沒有被編程，則被施加到該字線、以及按字線編程順序在WLx之后的 字線的電壓可以被減小。當(dāng)所選字線按字線編程順序在WLx之前時，可能發(fā)生編程狀態(tài)檢 查。例如，當(dāng)所選字線是WLO到WLx-l時能夠發(fā)生該檢查。如果確定第一未選擇字線已經(jīng) 被編程，則還能夠檢查其它預(yù)定字線的編程狀態(tài)。例如，n = 32條字線，且WL3作為所選字 線，則首先可以檢查WL23的編程狀態(tài)，如果WL23被編程，則可以檢查WL27的編程狀態(tài)。如 果WL27未編程，但WL23被編程，則可以減小例如被施加到WL27到WL31的字線電壓。如果 WL27也被編程，則可以決定不減小任何所選字線電壓。在另一例子中，WL7、WL15和WL23 (n =32)是可以檢查其編程狀態(tài)的候選。首先檢查按字線編程順序在所選字線之后的候選字 線。 例如，WL8作為要被讀取的所選字線，則首先檢查的候選字線是WL15。 WL7未被檢
10查，因為其按字線編程順序在所選字線之前出現(xiàn)，因此被假定為將被編程。如果WL15未被 編程，則向WL15到WL31施加減小的字線電壓。如果WL15被編程，則檢查WL23。如果WL23 未被編程，則向WL23到WL31施加減小的字線電壓。如果WL23被編程，則不進行進一步的 檢查，且不施加減小的字線電壓。 因此，在一組字線中處于預(yù)定位置的一個或多個字線可以被檢查以確定它們的編 程狀態(tài)，且可以相應(yīng)地設(shè)置字線電壓。 另一方法是基于在該組字線中的當(dāng)前所選字線的位置來適應(yīng)地選擇要被檢查的 一個或多個字線。例如，首先被檢查用于編程的字線可以是按字線編程順序在當(dāng)前字線之 后的給定數(shù)量的字線。例如，如果WL3是當(dāng)前選擇的字線，則被檢查的字線可以是高8個字 線，例如，WLll。如果WLll未被編程，則可以向WL11到WL31施加減小的電壓。如果WLll 被編程，則被檢查的下一字線可以是WL19。如果WL19未被編程，則可以向WL19到WL31施 加減小的電壓。如果WL19未被編程，則被檢查的下一字線可以是WL27。如果WL27未被編 程，則可以向WL27到WL31施加減小的電壓。如果WL27被編程，則不使用減小的字線電壓。
通常，用于檢查字線的編程狀態(tài)的具體技術(shù)可以基于如下觀察即當(dāng)所選字線位 于按編程順序相對較早時功耗的減小最大，且存在按編程順序在所選字線之后的巨大量未 編程字線。這可以發(fā)生在例如當(dāng)在較低字線上的存儲元件被讀取且在較高字線上的存儲元 件還沒有被編程時。 進一步結(jié)合圖10a-c來討論用于檢查字線的編程狀態(tài)的各種選擇。
圖7描述了在讀取操作期間被施加到一組字線700的電壓，包括被施加到編程的 字線的較高讀行程電壓和被施加到未編程字線的較低讀行程電壓。在此，所選字線WL3接 收控制柵極讀電壓，V^。確定WLx未編程，在該情況下，推斷出WLx+l至lj WLn-l也未被編程。 因此，向WLx到WLn-l施加減小的字線電壓，V^，，例如2-4V。 VKEAD電壓應(yīng)該足夠高以導(dǎo)通 相關(guān)存儲元件以允許讀取所選存儲元件，但不高到導(dǎo)致讀干擾。在一種方法中，V^， = VDD， 供電電壓。不知道在所選字線之后但在WLx之前的字線，例如WL4至ljWLx-l的編程狀態(tài)。因 此，向WL4到WLx-l施加較高字線電壓，V鵬M列如6V，其中VffiAM > VKEAD2。這些字線被視為 被編程作為保守措施。類似地，向已知為被編程的WL0到WL2施加VKEAM，因為WL0到WL2按 字線編程順序在所選字線WL3之前。 在此提供的技術(shù)還可以在結(jié)合編程而出現(xiàn)的驗證操作期間使用。但是，在編程期 間，已知在所選字線之后的字線未被編程(被擦除)。因此，可以向這些字線施加減小的電 壓，而不進行任何編程狀態(tài)檢查。 在此提供的技術(shù)還可以被擴展到減小由于在驗證和讀取之間的NAND鏈電阻的變 化而導(dǎo)致的閾值電壓分布擴大。取代僅觀察WL23，例如，還可以觀察WL31、 WL16和WL8，或 使用一些其它的方案來檢測多少字線已經(jīng)被寫入。取決于在驗證期間被寫入的字線的數(shù)量 和被使用的VKEAD值，可以在讀取期間補償較高字線的VKEAD。 在另 一選項中，使用在VKEAD1和VKEAD2之間的中間電壓。例如，取代向WLx-l施加 VffiAM且向WLx施加VKEAD2，而是我們能夠向WLx-l施加VKEAD1，向WLx施加VKEAD1.5，且向WLx+l 施加V鵬"其中VffiAM > V鵬u > V鵬"這提供了在被施加的字線電壓中的逐漸過渡。
圖8是說明在讀取/驗證操作期間的某些具體波形的動作的時序圖。大體上，在 讀取和驗證操作期間，所選字線或其它控制線被連接到一電壓，該電壓的電平被指定給各個讀取和驗證操作，以便確定所關(guān)心的存儲元件的閾值電壓是否已經(jīng)達到了這種電平。在 施加了字線電壓之后，測量該存儲元件的傳導(dǎo)電流以確定該存儲元件是否被導(dǎo)通。如果測 量該傳導(dǎo)電流大于某具體值，則假設(shè)該存儲元件導(dǎo)通，且被施加到該字線的電壓大于該存 儲元件的閾值電壓。如果測量傳導(dǎo)電流不大于該具體值，則假設(shè)該存儲元件不導(dǎo)通，且被施 加到該字線的電壓不大于該存儲元件的閾值電壓。 存在在讀取或驗證操作期間測量存儲元件的傳導(dǎo)電流的許多方法。在一個例子 中，通過其允許(或不允許)包含該存儲元件的NAND串來放電該位線的速率，來測量存儲 元件的傳導(dǎo)電流。在一段時間之后測量在該位線上的電荷，以觀察它是否被放電。在另一 實施例中，所選存儲元件的傳導(dǎo)允許電流在位線上流動或不流動，這由在感測放大器中的 電容器由于電流的流動而是否被充電來測量。討論這兩種例子。 具體地，波形800描述了漏極側(cè)選擇柵極電壓(SGD)，波形805描述了被施加到已 知被編程或可能被編程的未選擇字線的電壓，波形810描述了被施加到已知未被編程的未 選擇字線的電壓，波形815描述了被施加到所選字線(例如，被選擇用于讀取/驗證的字 線)的電壓，波形820描述了源極側(cè)選擇柵極(SGS)電壓(選項1)，波形825描述了SGS電 壓(選項2)，波形830描述了 (被選擇用于讀取/驗證的位線的)所選位線(BL)電壓(選 項1)，波形835描述了所選BL電壓(選項2)，且波形840描述了源極電壓。另外，時間點 t0-t3在水平方向上延伸。 注意，存在描述的SGS和所選BL的兩個版本。選項1描述了通過確定該位線是否 被放電來測量存儲元件的傳導(dǎo)電流的存儲元件的陣列的讀取/驗證操作。選項2描述了通 過存儲元件放電在感測放大器中的專用電容器的速率來測量存儲元件的傳導(dǎo)電流的存儲 元件的陣列的讀取/驗證操作。 首先，將關(guān)于選項1來討論在通過確定該位線是否已經(jīng)被放電來測量存儲元件的 傳導(dǎo)電流時涉及的感測電路和存儲元件的陣列的動作。 在tl之前，電壓開始于穩(wěn)態(tài)電壓，接近OV的Vss。在tl，SGD和SGS(選項2)分別 升高到V,和V^(例如3. 5V)。未選的、編程的字線被升高到V皿M，而未選的、未編程的字線 被升高到較低值VKEAD2。通常，VKEAD應(yīng)該足夠高以導(dǎo)通相關(guān)存儲元件以允許讀取所選存儲元 件，而未高到導(dǎo)致讀干擾。VKEAD由于其導(dǎo)致未選存儲元件導(dǎo)通并用作通行門(pass gate), 因此用作過驅(qū)動電壓(overdrive voltage)。所選字線被升高到用于讀取操作的VraK(控制 柵極讀電壓)，或升高到用于驗證操作的驗證電平。在tl和t3之間在所選字線上的波形 被考慮為在感測操作期間使用的讀脈沖。在一個方法中，所選BL(選項1)被預(yù)充電到大約 0. 7V。 在t2，NAND串可以控制該位線。也在t2，通過將SGS (選項1)升高到V^來導(dǎo)通該 源極側(cè)選擇柵極。這提供了路徑來耗散(dissipate)在位線上的電荷。如果被選擇用于讀 取的存儲元件的VTH大于VraK或被施加到所選字線的驗證電平，則所選存儲元件將不導(dǎo)通， 且該位線將不放電，如線832所示。如果在被選擇用于讀取的存儲元件中的閾值電壓低于 Vra或低于被施加到所選字線的驗證電平，則被選擇用于讀取的存儲元件將導(dǎo)通(導(dǎo)電)， 且位線電壓將耗散，如曲線834所示。在時間t2之后且時間t3之前的某點(由具體實施 方式確定)，感測放大器確定該位線是否已經(jīng)耗散了足夠的量。在t2和t3之間，感測放大 器測量了評估的BL電壓。在時間t3，所描述的波形被降低到Vss(或用于備用或恢復(fù)的另
12一值)。 接下來關(guān)于選項2討論的是通過存儲元件充電在感測放大器中的專用電容器的 速率來測量存儲元件的傳導(dǎo)電流的感測電路和存儲元件陣列的動作。在tl， SGD被升高到 VseD，未選擇的字線被升高到VKEAM或VKEAD2，且所選字線被升高到用于讀取操作的Vra或到升 高用于驗證操作的驗證電平。在這種情況下，感測放大器保持位線電壓恒定，而不論NAND 串正在做什么，因此感測放大器測量在位線被"箝位(clamp)"到該電壓的情況下流動的電 流。在tl之后且在t3之前的某點(由具體實施方式
來確定)，該感測放大器將確定在感測 放大器中的電容器是否耗散了足夠的量。在t3，描述的波形將被降低到Vss (或用于備用或 恢復(fù)的另一值)。注意，在其它實施例中，可以改變某些波形的時序。 在圖8中描述的處理可以在下一讀取或驗證電平處重復(fù)，其中不同的V^被施加 以感測與所選字線相關(guān)的存儲元件的VTH是在對應(yīng)的比較點以上還是以下。
圖9描述了用于在讀取操作期間設(shè)置被施加到一組字線的電壓的處理的流程圖。 在步驟900，讀取操作開始。步驟905包括選擇存儲元件的字線來讀取例如WLi。步驟910 包括例如通過讀取與一條或更多條字線相關(guān)的編程狀態(tài)標(biāo)記，存取在由控制使用的存儲器 中存儲的數(shù)據(jù)，進行預(yù)讀取操作或經(jīng)由另一技術(shù)，來確定按編程順序在WLi之后的字線是 否已經(jīng)被編程。步驟915包括設(shè)置用于未選的、編程的字線的第一讀行程電壓V^皿，步驟 920包括設(shè)置用于具有未知編程狀態(tài)的未選擇字線的第一讀行程電壓VKEAM。步驟925包括 設(shè)置用于未選的、未編程字線的第二讀行程電壓VKEAD2，其中VKEffl2 < VKEAD1。步驟930包括開 始第一感測操作。步驟935包括設(shè)置用于所選字線的控制柵極讀電壓。步驟940包括讀一 個或多個存儲元件，且步驟945包括存儲例如指示該存儲元件的閾值電壓是否大于讀比較 電壓的結(jié)果。如果存在下一感測操作，則在決定步驟950，重復(fù)在步驟935-945的處理。例 如，第一感測操作可以使用讀比較值Vra，第二感測操作可以使用讀比較值Vrb，且第三感 測操作可以使用讀比較值Vrc(見圖16)。讀取操作在步驟955結(jié)束。 圖10a描述了用于確定在一組字線中的未選擇字線是否已經(jīng)被編程的第一處理 的流程圖。如所述，一個方法包括確定在一組字線中的預(yù)定位置處的字線是否已經(jīng)被編程。 具體地，步驟lOOO包括開始確定按編程順序在所選字線WLi之后的字線是否已經(jīng)被編程的 處理。步驟1002包括確定按編程順序在WLi之后的、在一組n個字線中的預(yù)定位置處的字 線WLx是否已經(jīng)被編程。在結(jié)合圖6前述的一個例子中，n = 32條字線，且WLx = WL23。 例如，在步驟1002處的確定可以包括讀取在WLx上的存儲元件或讀取先前設(shè)置的狀態(tài)標(biāo)記 (步驟1004)。如果在決定步驟1006確定WLx被編程，且在決定步驟1008將不進行任何進 一步的編程狀態(tài)檢查，則在步驟1018設(shè)置第一讀行程電壓VKEAM用于未選、編程的字線WLO 到WLi-l和WLi+l到WLx，且在步驟1020設(shè)置第一讀行程電壓VKEAD1用于具有未知編程狀態(tài) 的未選擇字線、WLx+l到WLn-l。也就是說，對所有未選擇字線使用V鵬M。例如，WLi =WL3， 且WLx = WL23，步驟1018包括設(shè)置用于WLO到WL2和WL4到WL23的VKEAM，且步驟1020包 括設(shè)置用于WL24到WL31的VKEAM。 如果在決定步驟1008進行另一編程狀態(tài)檢查，則處理進行到步驟1002，在此確定 新的字線WLx(對于x的不同值)已經(jīng)被編程。作為例子，第一行程WLx二WL23，第二行程 WLx = WL27。如果在步驟1006新檢查的字線被編程，且在步驟1008沒有進行進一步檢查， 則如所討論地，進行步驟1018和1020。例如，WLi = WL3，且WLx = WL27，步驟1018包括設(shè)置WL0到WL2和WL4到WL27的VMAD1，且步驟1020包括設(shè)置WL28到WL31的VKEAD1。
如果在步驟1006所檢查的字線未編程，則進行步驟1012-1016。步驟1012包括設(shè) 置用于未選、編程的字線WLO到WLi-1的VKEAD1，步驟1014包括設(shè)置用于具有未知編程狀態(tài) 的未選擇字線WLi+1到WLx-1的VKEAD1，步驟1016包括設(shè)置用于未選的、未編程的字線WLx 到WLn-1的較低的、第二讀行程電壓V鵬2。例如，WLi = WL = 3且WLx = WL23，步驟1012 包括設(shè)置WLO到WL2的V鵬m，步驟1014包括設(shè)置用于WL4到WL22的VffiAM，且步驟1016包 括設(shè)置WL23到WL31的V鵬2。 通常，對從按編程順序更靠近所選字線(例如WL3)的字線(例如WL23)開始進行 到遠離所選字線的字線(例如WL27)直到達到未編程字線(如果有的話)的字線，進行編 程狀態(tài)檢查。逆過程也可能，例如從按編程順序遠離所選字線(例如WL3)的字線(例如 WL27)開始進行到更接近所選字線的字線(例如WL23)，直到達到未編程字線(如果有的 話)，進行編程狀態(tài)檢查。 圖10b描述了用于確定在一組字線中的未選擇字線是否已經(jīng)被編程的第二處理 的流程圖。該方法包括在基于在一組字線中的所選字線的位置而確定的字線上進行編程狀 態(tài)檢查。具體地，步驟1040包括開始確定按編程順序在所選字線WLi之后的字線是否已經(jīng) 被編程的處理。步驟1042設(shè)置變量k為常量。步驟1044包括確定作為按編程順序在WLi 之后的k條字線的字線WLi+k是否已經(jīng)被編程。例如，n = 32條字線，WLi = WL3，且k = 8。在這種情況下，步驟1044包括確定WL11是否已經(jīng)被編程。在步驟1044的確定可以包 括讀取在WL11上的存儲元件，或讀例如先前設(shè)置的狀態(tài)標(biāo)記(步驟1046)。如果在決定步 驟1048確定編程了 WLi+k，且在決定步驟1050將不進行進一步的編程狀態(tài)檢查，則在步驟 1062，為未選的、編程的字線WLO到WLi-l和WLi-l到WLi+k設(shè)置第一讀行程電壓V皿m，在 步驟1064，為具有未知編程狀態(tài)的未選擇字線WLi+k+l至ljWLn-l設(shè)置第一讀行程電壓VKEAM。 也就是說，VKEAD1用于所有未選擇字線。例如，WLi = WL3且k = 8，步驟1062包括設(shè)置WLO 到WL2和WL4到WL11的VKEAM，且步驟1064包括設(shè)置WL12到WL31的VKEAD1。
如果在決定步驟1050將進行另一編程狀態(tài)檢查，則在步驟1052將變量k遞增該 常量。例如，在步驟1042， k = 8，在步驟1052， k = 16。在決定步驟1054，如果k不超過 最后字線(或例如在最后字線附近的一些其它指定的字線)，用k的新值重復(fù)步驟1044和 1046。因此，評估作為離開先前檢查的字線k條字線的新字線的編程狀態(tài)。例如，當(dāng)k二16 且WLi = WL3時，可以檢查WL19的編程狀態(tài)。如果在步驟1048不編程新檢查的字線，則進 行步驟1056-1060。步驟1056包括設(shè)置用于未選擇的、編程的字線WLO到WLi-l的VKEAM， 步驟1058包括設(shè)置用于具有未知編程狀態(tài)的未選擇字線WLi+l到WLi+k-l的VKEAD1，且步驟 1060包括設(shè)置用于未選的、未編程的字線WLi+k到WLn-l的較低的、第二讀行程電壓VKEAD2。 例如，WLi = WL3，且WLi+k = WL19，步驟1056包括設(shè)置用于WLO到WL2的VKEAD1，步驟1058 包括設(shè)置用于WL4到WL18的VKEAM，且步驟1060包括設(shè)置用于WL19到WL31的VKEAD2。
圖10c描述了用于確定在一組字線中的未選擇字線是否已經(jīng)被編程的第三處理 的流程圖。該方法包括對基于在一組字線中的所選字線和在該組字線中的一些字線的位置 而確定的字線進行編程狀態(tài)檢查?；旧?，用于檢查字線編程狀態(tài)的遞增量被表達為在所 選字線和最后字線之間的字線的數(shù)量的分?jǐn)?shù)(fraction)。 具體地，步驟1070包括開始確定按編程順序在所選字線WLi之后的字線是否已經(jīng)被編程的處理。步驟1072設(shè)置變量k二 (n-i)/常量。例如，WLi二3且n二32，且常量二 3，則k二 (32-3)/3 = 9.6。該值被四舍五入為最接近的整數(shù)、例如10。步驟1074包括確 定作為按編程順序在WLi之后的k條字線的字線WLi+k是否已經(jīng)被編程。例如，WLi = WL3 且k = 10。在這種情況下，步驟1074包括確定WL13是否已經(jīng)被編程。在步驟1074的確定 可以包括讀取在WL13上的存儲元件，或讀取例如先前設(shè)置的狀態(tài)標(biāo)記(步驟1076)。如果 在決定步驟1078確定編程了 WLi+k，且在決定步驟1080將不進行進一步的編程狀態(tài)檢查， 則在步驟1092，為未選的、編程的字線WLO到WLi-l和WLi+l到WLi+k設(shè)置VKEAD1，且在步驟 1094，為具有未知編程狀態(tài)的未選擇字線WLi+k+l到WLn-l設(shè)置VKEAM。也就是說，VKEAD1用 于所有未選擇字線。例如，如果WLi = WL3且k = 10，步驟1092包括設(shè)置用于WLO到WL2 和WL4到WL13的VKEAM，且步驟1094包括設(shè)置用于WL14到WL31的VKEAD1。
如果在決定步驟1080將進行另一編程狀態(tài)檢查，則在步驟1082遞增變量k。例 如，在步驟1072， k = IO，在步驟1082， k = 20。在決定步驟1084，如果k不超過最后字線 (或例如靠近最后的字線的一些其它指定的字線)，則用k的新值來重復(fù)步驟1074和1076。 因此，評估作為離開先前檢查的字線k條字線的新字線的編程狀態(tài)。例如，當(dāng)k = 20且WLi =WL3時，可以檢查WL23的編程狀態(tài)。如果在步驟1078未編程新檢查的字線，則進行步驟 1086-1090。步驟1086包括設(shè)置用于未選的、編程的字線WLO到WLi-l的VKEAD1，步驟1088 包括用于具有未知編程狀態(tài)的未選擇字線WLi+l到WLi+k-l的VKEAD1，且步驟1090包括設(shè) 置用于未選的、未編程的字線WLi+k到WLn-l的較低的、第二讀行程電壓V皿『例如，如果 WLi = WL3且WLi+k = WL23，則步驟1086包括設(shè)置用于WLO到WL2的VMAD1，步驟1088包括 設(shè)置用于WL4到WL22的VKEAM，且步驟1090包括設(shè)置用于WL23到WL31的VMAD2。
如果通過步驟1082進行另一行程，則k接下來被遞增到30。 可以使用各種其它技術(shù)來用于選擇用于編程狀態(tài)檢查的字線。例如，在所選擇的 字線之間的遞增量不需要是常量，而是可以改變。作為例子，可以初始使用較大的遞增量來 嘗試定位未編程的字線。然后，可以使用較小的遞增量。另外，遞增的方向可以朝向和/或 遠離所選字線。例如，如果WL3作為所選字線，且n = 32條字線，則首先選擇的字線可以是 WL23，如果WL23未被編程，則然后是WL8，如果WL8未被編程，然后例如是WL16。也就是說， 如果WL23未被編程，則可期望嘗試定位第一未編程的字線，或更接近于第一未編程的字線 的未編程字線。在這種情況下，WL8被選擇為比WL23更接近WL3的字線。但是，如果表明 太冒進，例如，WL8表明被編程，則該技術(shù)通過檢查在WL8和WL23之間的WL16來倒退。該 方法試圖在第一個未編程的字線上收斂(converge)。取決于期望的精確性的程度和可以容 納的負(fù)荷量，例如可以在少量字線內(nèi)精確地或以期望的精確程度來確定該第一個未編程的 字線。 圖10d描述了用于存儲指示字線是否已經(jīng)被編程的數(shù)據(jù)的處理的流程圖。描述了 在擦除和編程非易失性存儲器過程中的事件的典型順序。步驟1092描述了在存儲元件的 塊或其它組中的存儲元件的擦除。步驟1093描述了存儲元件的編程。在步驟1094，對于各 個編程的字線，或?qū)τ谒x擇的編程的字線，存儲指示已經(jīng)編程了該字線的數(shù)據(jù)。例如，這 可以包括在編程的字線上的一個(或多個)存儲元件中或其它位置設(shè)置標(biāo)記(步驟1095)， 所述其它位置例如在該組字線中的另一個字線中的另一存儲元件中、或在另一組字線中的 存儲元件中?；蛘撸梢栽谟稍摽刂扑褂玫拇鎯ζ髦械臄?shù)據(jù)結(jié)構(gòu)中、例如以如下形式WL=^標(biāo)記=編程的，來存儲數(shù)據(jù)(步驟1096)。在步驟1097，隨后存取該數(shù)據(jù)以用于在讀取或其它感測操作期間設(shè)置最優(yōu)未選擇字線電壓，如所述。 圖11圖示了 NAND存儲元件的陣列1100的例子，諸如圖1和2示出的那些。沿著各個列，位線1106被耦接到NAND串1150的漏極選擇柵極的漏極端子1126。沿著NAND串的每行，源極線1104可以連接NAND串的源極選擇柵極的所有源極端子1128。在美國專利No. 5570315 ;5774397和6046935中發(fā)現(xiàn)NAND結(jié)構(gòu)陣列和其操作的例子作為存儲器系統(tǒng)的一部分。 存儲元件的陣列被劃分為大量存儲元件塊。對于閃存EEPROM系統(tǒng)來說公知的是，塊是擦除的單位。也就是說，各個塊包含了一起被擦除的最小數(shù)量的存儲元件。各個塊被典型地劃分為多個頁。頁是編程的單位。在一個實施例中，各個頁可以被劃分為段，且段可以包含作為基本編程操作在一次寫入的最小數(shù)量的存儲元件。典型地在一行存儲元件中存儲一頁或多頁數(shù)據(jù)。 一頁可以存儲一個或多個扇區(qū)。 一個扇區(qū)包括用戶數(shù)據(jù)和開銷(overhead)數(shù)據(jù)。開銷數(shù)據(jù)典型地包括已經(jīng)從該扇區(qū)的用戶數(shù)據(jù)計算的糾錯碼(ECC)。當(dāng)數(shù)據(jù)正被編程到陣列中時，控制器的部分(以下描述)計算ECC，且當(dāng)數(shù)據(jù)正從該陣列讀出時也檢查該ECC。或者，ECC和/或其它開銷數(shù)據(jù)被存儲在與它們所屬的用戶數(shù)據(jù)不同的頁或甚至不同的塊中。 用戶數(shù)據(jù)的扇區(qū)典型地是512字節(jié)，對應(yīng)于在磁盤驅(qū)動器中的扇區(qū)的大小。開銷數(shù)據(jù)典型地是另外的16-20字節(jié)。大量頁形成塊，從8頁起到任何位置，例如直到32、64、128或更多頁。在一些實施例中，一行NAND串構(gòu)成塊。 在一個實施例中，通過將p勢阱升高到擦除電壓(例如20V)持續(xù)足夠的時間段并在源極和位線浮置時將所選塊的字線接地，來擦除存儲器存儲元件。由于電容耦接，未選擇字線、位線、選擇線、和c源極(c-source)也升高到擦除電壓的大分?jǐn)?shù)(significantfraction)。因此典型地，通過Fowler-Nordheim隧道機制，向所選存儲元件的隧道氧化層施加強電場，且隨著浮置柵極的電子被發(fā)射到襯底側(cè)，擦除了所選存儲元件的數(shù)據(jù)。隨著電子從浮置柵極向P勢阱區(qū)域傳輸，所選存儲元件的閾值電壓降低?？梢詫φ麄€存儲器陣列、分離的塊或存儲元件的另一單元進行擦除。 圖12是使用單個行/列解碼器和讀/寫電路的非易失性存儲器系統(tǒng)的方塊圖。該示了根據(jù)本發(fā)明的一個實施例的具有用于并行地讀和編程存儲元件的頁的讀/寫電路的存儲器設(shè)備1296。存儲器設(shè)備1296可以包括一個或多個存儲器模(die) 1298。存儲器模1298包括存儲元件的二維陣列1100、控制電路系統(tǒng)1210、和讀/寫電路1265。在一些實施例中，存儲元件的陣列可以是三維的?？捎勺志€經(jīng)由行解碼器1230且由位線經(jīng)由列解碼器1260來尋址該存儲器陣列1100。讀/寫電路1265包括多個感測塊1200，并允許并行地讀或編程存儲元件的頁。典型地，控制器1250被包括在同一存儲器設(shè)備1296(例如，可移除存儲卡)中，作為一個或多個存儲器模1298。命令和數(shù)據(jù)經(jīng)由線1220在主機和控制器1250之間傳輸，且經(jīng)由線1218在控制器和一個或多個存儲器模1298之間傳輸。
控制電路系統(tǒng)1210與讀/寫電路1265合作以對存儲器陣列1100進行存儲器操作?？刂齐娐废到y(tǒng)1210包括狀態(tài)機1212、芯片上地址解碼器1214、升壓控制1215、和功率控制模塊1216。狀態(tài)機1212提供存儲器操作的芯片級控制。芯片上地址解碼器1214提供在由主機或存儲器控制器使用的硬件地址與由解碼器1230和1360使用的硬件地址之間的
16地址接口。升壓控制1215可以用于設(shè)置升壓模式，包括確定用于起始源極側(cè)和漏極側(cè)升壓的時序，如在此討論的。功率控制模塊1216控制在存儲器操作期間被供應(yīng)到字線和位線的功率和電壓。 在一些實施方式中，圖12的組件中的一些可以被組合。在各種設(shè)計中，除了存儲元件陣列1100，一個或多個組件(單獨或組合的)可以被考慮為管理電路。例如，一個或多個管理電路可以包括控制電路系統(tǒng)1210、狀態(tài)機1212、解碼器1214/1260、功率控制1216、感測塊1200、讀/寫電路1265、控制器1250等中的任何一個或組合。 圖13是使用雙行/列解碼器和讀/寫電路的非易失性存儲器系統(tǒng)的方塊圖。在此，提供了如圖12所示的存儲器設(shè)備1296的另一布置。以對稱的方式，在該陣列的相對側(cè)上實現(xiàn)由各種外圍電路對存儲器陣列1100的存取，以便將在每側(cè)上的存取線和電路系統(tǒng)的密度減半。因此，行解碼器被分裂為行解碼器1230A和1230B，且列解碼器被分裂為列解碼器1260A和1260B。類似地，讀/寫電路被分裂為從陣列1100的底部連接到位線的讀/寫電路1265A和從陣列1100的頂部連接到位線的讀/寫電路1265B。以此方式，讀/寫模塊的密度基本上減小了一半。圖13的設(shè)備還可以包括控制器，如上對于圖12的設(shè)備所述。
圖14是描述感測塊的一個實施例的方塊圖。個體的感測塊1200被分為稱為感測模塊1280的核心部分、和公共部分1290。在一個實施例中，將存在對于各個位線的分離的感測模塊1280和對于一組多個感測模塊1280的一個公共部分1290。在一個例子中，感測塊將包括一個公共部分1290和八個感測模塊1280。在一組中的感測模塊的各個將經(jīng)由數(shù)據(jù)總線1272與相關(guān)的公共部分通信。關(guān)于進一步的細(xì)節(jié)，參考美國專利申請公開No. 2006/0140007，題為"Non-Volatile Memory and Method with Shared Processing foran Aggregateof Sense Amplifiers", 2006年6月29日公布，且其全部內(nèi)容通過引用包含于此。 感測模塊1280包括感測電路系統(tǒng)1270，其確定在連接的位線中的傳導(dǎo)電流高于還是低于預(yù)定閾值電平。感測模塊1280還包括被用于設(shè)置在連接的位線上的電壓情況的位線鎖存器1282。例如，在位線鎖存器1282中鎖存的預(yù)定狀態(tài)將導(dǎo)致連接的位線被拉到狀態(tài)指定編程禁止(例如Vdd)。 公共部分1290包括處理器1292、一組數(shù)據(jù)鎖存器1294、和在這組數(shù)據(jù)鎖存器1294和數(shù)據(jù)總線1220之間耦接的1/0接口 1296。處理器1292進行計算。例如，其功能之一是確定在被感測的存儲元件中存儲的數(shù)據(jù)并在這組數(shù)據(jù)鎖存器中存儲確定的數(shù)據(jù)。這組數(shù)據(jù)鎖存器1294被用于在讀取操作期間存儲由處理器1292確定的數(shù)據(jù)位。其還用于在編程操作期間存儲從數(shù)據(jù)總線1220輸入的數(shù)據(jù)位。所輸入的數(shù)據(jù)位表示意圖被編程到該存儲器中的寫數(shù)據(jù)。1/0接口 1296提供在數(shù)據(jù)鎖存器1294和數(shù)據(jù)總線1220之間的接口。
在讀或感測期間，該系統(tǒng)的操作在狀態(tài)機1212的控制下，該狀態(tài)機1212控制將不同的控制柵極電壓供應(yīng)到尋址的存儲元件。隨著其經(jīng)過與由該存儲器支持的各種存儲器狀態(tài)對應(yīng)的各種預(yù)定控制柵極電壓來步進，感測模塊1280可以途經(jīng)這些電壓之一，且將經(jīng)由總線1272從感測模塊1280向處理器1292提供輸出。此時，處理器1292通過考慮感測模塊的途經(jīng)事件和關(guān)于經(jīng)由輸入線1293來自狀態(tài)機的關(guān)于被施加的控制柵極電壓的信息，來確定得到的存儲器狀態(tài)。然后，其計算該存儲器狀態(tài)的二進制編碼，并將得到的數(shù)據(jù)位存儲到數(shù)據(jù)鎖存器1294中。在核心部分的另一實施例中，位線鎖存器1282用于雙重用途，作為用于鎖存感測模塊1280的輸出的鎖存器，以及作為如上述的位線鎖存器。 預(yù)料到一些實施方式將包括多個處理器1292。在一個實施例中，各個處理器1292
將包括輸出線(未示出)，以便各個輸出線被線或(wired-0R)連接到一起。在一些實施例
中，在被連接到線或的線之前反轉(zhuǎn)該輸出線。該配置使能在編程驗證處理期間快速確定何
時完成編程處理，因為接收了線或的狀態(tài)機可以確定正被編程的所有位何時到達期望的電
平。例如，當(dāng)各個位都到達了其期望的電平時，對于該位的邏輯零將被發(fā)送到線或的線(或
數(shù)據(jù)1被反轉(zhuǎn))。當(dāng)所有位輸出數(shù)據(jù)0 (或被反轉(zhuǎn)的數(shù)據(jù)1)時，則狀態(tài)機知道要終止該編程
處理。因為各個處理器與八個感測模塊通信，因此該狀態(tài)機需要讀取線或的線八次，或向處
理器1292添加邏輯以積累相關(guān)位線的結(jié)果，以便狀態(tài)機僅需要讀線或的線一次。類似地，
通過正確地選擇邏輯電平，該全局狀態(tài)機可以檢測第一位何時改變其狀態(tài)及相應(yīng)地改變算法。 在編程或驗證期間，將要被編程的數(shù)據(jù)從數(shù)據(jù)總線1220存儲在這組數(shù)據(jù)鎖存器1294中。在狀態(tài)機的控制下的該編程操作包括被施加到被尋址的存儲元件的控制柵極的一系列編程電壓脈沖。各個編程脈沖之后跟隨讀回(驗證)，以確定該存儲元件是否已經(jīng)被編程到期望的存儲器狀態(tài)。處理器1292監(jiān)視相對于期望的存儲器狀態(tài)的該讀回的存儲器狀態(tài)。當(dāng)這兩者一致時，該處理器1292設(shè)置位線鎖存器1282，以便使得該位線被拉到狀態(tài)指定編程禁止。這禁止了耦接到該位線的存儲元件進一步編程，即使在其控制柵極上出現(xiàn)了編程脈沖。在其它實施例中，該處理器初始地載入位線鎖存器1282，且在驗證處理期間，該感測電路系統(tǒng)將其設(shè)置為禁止值。 數(shù)據(jù)鎖存棧1294包含對應(yīng)于該感測模塊的數(shù)據(jù)鎖存器的棧。在一個實施例中，每個感測模塊1280存在三個數(shù)據(jù)鎖存器。在一些實施方式中(但不要求)，數(shù)據(jù)鎖存器被實現(xiàn)為移位寄存器，以便其中存儲的并行數(shù)據(jù)被轉(zhuǎn)換為用于數(shù)據(jù)總線1220的串行數(shù)據(jù)，反之亦然。在優(yōu)選實施例中，對應(yīng)于m個存儲元件的讀/寫塊的所有數(shù)據(jù)鎖存器可以被鏈接到一起以形成塊移位寄存器，以便可以通過串行傳輸來輸入或輸出數(shù)據(jù)塊。具體地，r個讀/寫模塊的庫(bank)被適配，以便它的一組數(shù)據(jù)鎖存器中的各個將順序地將數(shù)據(jù)移位到數(shù)據(jù)總線中/或移位出數(shù)據(jù)總線，如同它們是用于整個讀/寫塊的移位寄存器的部分。
關(guān)于非易失性存儲設(shè)備的各種實施例的結(jié)構(gòu)和/或操作的另外的信息可以在以下發(fā)現(xiàn)(l)美國專利7196931,2007年3月27日公告，題為"Non-Volatile Memory AndMethod With Reduced Source Line Bias Errors" ; (2)美國專利7023736， 2006年4月4日公告，題為"Non-Volatile MemoryAnd Method with Improved Sensing" ; (3)美國專利7046568,2006年5月16日公告，題為"Memory Sensing Circuit And Method For LowVoltage0peration" ; (4)美國專利申請公開2006/0221692， 2006年10月5日公布，題為"Compensating for Coupling During Read Operations of Non-VolatileMemory，，；禾口(5)美國專利申請公開No. 2006/0158947,2006年7月20日公布，題為"Reference SenseAmplifier For Non-Volatile Memory"。所有這五個上面列出的專利文件其全文通過引用合并于此。 圖15圖示了將存儲器陣列組織為全位線存儲器結(jié)構(gòu)的塊或奇偶存儲器結(jié)構(gòu)的塊的例子。描述了存儲器陣列1500的示例結(jié)構(gòu)。作為一個例子，描述了被劃分為1024個塊的NAND閃存EEPR0M。在各個塊中存儲的數(shù)據(jù)可以被同時擦除。在一個實施例中，該塊
18是同時被擦除的存儲元件的最小單位。在各個塊中，在該例子中，存在對應(yīng)于位線BLO、
BL1......BL8511的8512個列。在稱為全位線(ABL)結(jié)構(gòu)(結(jié)構(gòu)1510)的一個實施例中，
在讀和編程操作期間，可以同時選擇塊的所有位線。沿著公共字線且被連接到任何位線的存儲元件可以同時被編程。 在所提供的例子中，串聯(lián)連接64個存儲元件和兩個啞(dummy)存儲元件以形成NAND串。存在64個數(shù)據(jù)字線和兩個啞字線WL-dO和WL-dl，其中，各個NAND串包括64個數(shù)據(jù)存儲元件和兩個啞存儲元件。在其它實施例中，NAND串可以具有多于或少于64個數(shù)據(jù)存儲元件和兩個啞存儲元件。數(shù)據(jù)存儲器單元可以存儲用戶或系統(tǒng)數(shù)據(jù)。啞存儲器單元典型地不用于存儲用戶或系統(tǒng)數(shù)據(jù)。 NAND串的一個端子經(jīng)由(被連接到選擇柵極漏極線SGD的)漏極選擇柵極被連接到對應(yīng)的位線，且另一端子經(jīng)由(被連接到選擇柵極源極線SGS的)源極選擇柵極被連接到c源極。 在一個實施例中，稱為奇偶結(jié)構(gòu)(結(jié)構(gòu)1500)，位線被劃分為偶數(shù)位線(BLe)和奇數(shù)位線(BLo)。在這種情況下，沿著公共字線并被連接到奇數(shù)位線的存儲元件同時被編程，而沿著公共字線并連接到偶數(shù)位線的存儲元件在另一時間編程。數(shù)據(jù)可以被編程到不同的塊，并同時從不同的塊讀出。在各個塊中，在該例子中，存在被劃分為偶數(shù)列和奇數(shù)列的8512個列。 在讀和編程操作的一個配置期間，同時選擇4256個存儲元件。所選的存儲元件具有相同的字線和相同種類的位線(例如，偶數(shù)或奇數(shù))。因此，形成邏輯頁的532字節(jié)的數(shù)據(jù)可以同時被讀取或編程，且該存儲器的一個塊可以存儲至少八個邏輯頁(四條字線，各個具有奇數(shù)和偶數(shù)頁)。對于多狀態(tài)存儲元件，當(dāng)各個存儲元件存儲了兩位數(shù)據(jù)時，其中這兩位中的各個被存儲在不同的頁中，一個塊存儲了 16個邏輯頁。還可以使用其它尺寸的塊和頁。 對于ABL或奇偶結(jié)構(gòu)，可以通過將p勢阱升高到擦除電壓(例如20V)并將所選塊的字線接地來擦除存儲元件。源極和位線浮置。可以對整個存儲器陣列、分離的塊、或作為存儲器設(shè)備的一部分的另一單元的存儲元件進行擦除。從存儲元件的浮置柵極向P勢阱區(qū)域傳輸電子，以便存儲元件的VTH變?yōu)樨?fù)。 在讀取和驗證操作中，選擇柵極(SGD和SGS)被連接到在2. 5V到4. 5V的范圍內(nèi)的電壓，且未選擇字線(當(dāng)WL2是所選字線時，例如是WLO、 WL1和WL3)被升高到讀行程電壓VKEffl(典型地，在4. 5V到6V的范圍內(nèi)的電壓)，以使得晶體管作為通行門操作。較低的VKEffl可以被用于一些字線，如討論的。所選字線WL2被連接到一電壓，該電壓的電平被指定給各個讀取和驗證操作，以便確定所關(guān)心的存儲元件的VTH高于這種電平還是低于這種電平。例如，在對于兩電平的存儲元件的讀取操作中，所選字線WL2可以接地，以便檢測V^是否高于0V。在對于兩電平的存儲元件的驗證操作中，所選字線WL2被連接到例如0. 8V，以便驗證VTH是否到達了至少0.8V。源極和p勢阱處于OV。假設(shè)為偶數(shù)位線(BLe)的所選位線被預(yù)充電到例如0. 7V的電平。如果該VTH高于在該字線上的該讀取或驗證電平，則與所關(guān)心的存儲元件相關(guān)的位線(BLe)的電勢電平由于非導(dǎo)通的存儲元件而維持在高電平。另一方面，如果該V^低于該讀取或驗證電平，則所關(guān)心的位線(BLe)的電勢電平降低到例如低于0. 5V的低電平，因為導(dǎo)電存儲元件對該位線放電。因此，可以通過被連接到該位線的電壓比較器感測放大器來檢測該存儲元件的狀態(tài)。 根據(jù)現(xiàn)有的已知技術(shù)來進行上述擦除、讀取和驗證操作。因此，本領(lǐng)域技術(shù)人員可以改變所說明的許多細(xì)節(jié)。還可以使用本領(lǐng)域中已知的其它擦除、讀取和驗證技術(shù)。
圖16描述了閾值電壓分布的例子組。對于各個存儲元件存儲兩位數(shù)據(jù)的情況，提供該存儲元件陣列的例子VTH分布。對于擦除的存儲元件，提供第一閾值電壓分布E。還描述了用于編程的存儲元件的三個閾值電壓分布A、B和C。在一個實施例中，在E分布中的閾值電壓是負(fù)的，且在A、 B和C分布中的閾值電壓是正的。 各個不同的閾值電壓范圍對應(yīng)于用于這組數(shù)據(jù)位的預(yù)定值。在被編程到該存儲元件中的數(shù)據(jù)和該存儲元件的閾值電壓電平之間的具體關(guān)系取決于為該存儲元件而采納的數(shù)據(jù)編碼方案。例如，美國專利No. 6222762和美國專利申請公開No. 2004/0255090， 2004年12月16日公布，這兩者整體通過引用合并于此，描述了用于多狀態(tài)閃存存儲元件的各種數(shù)據(jù)編碼方案。在一個實施例中，使用Gray碼分配來將數(shù)據(jù)值分配給閾值電壓范圍，以便如果浮置柵極的閾值電壓錯誤地偏移到其相鄰的物理狀態(tài)，將僅影響一位。 一個例子將"11"分配給閾值電壓范圍E(狀態(tài)E)，將"10"分配給閾值電壓范圍A(狀態(tài)A)，將"00"分配給閾值電壓范圍B(狀態(tài)B)，且將"01"分配給閾值電壓范圍C(狀態(tài)C)。但是，在其它實施例中，不使用Gray碼。雖然示出了四個狀態(tài)，但是還可以結(jié)合包括那些包括多于或少于四個狀態(tài)的其它多狀態(tài)結(jié)構(gòu)來使用本發(fā)明。 還提供三個讀參考電壓，Vra、 Vrb和Vrc用于從存儲元件讀取數(shù)據(jù)。通過測試給定存儲元件的閾值電壓高于還是低于Vra、Vrb和Vrc，該系統(tǒng)可以確定該狀態(tài)，例如該存儲元件所處的編程情況。 另外，提供三個確認(rèn)參考電壓Vva、 Vvb和Vvc。當(dāng)這些存儲元件存儲另外的狀態(tài)時，可以使用另外的讀取和參考值。當(dāng)將存儲元件編程為狀態(tài)A時，該系統(tǒng)將測試那些存儲元件是否具有大于或等于Vva的閾值電壓。當(dāng)將存儲元件編程為狀態(tài)B時，該系統(tǒng)將測試存儲元件是否具有大于或等于Vvb的閾值電壓。當(dāng)將存儲元件編程為狀態(tài)C時，該系統(tǒng)將確定存儲元件是否具有大于或等于Vvc的閾值電壓。 在一個實施例中，已知為全順序編程，存儲元件可以從擦除狀態(tài)E直接編程到編程狀態(tài)A、B或C中的任何一個。例如，要被編程的存儲元件群(population)可以首先被擦除，以便在該群中的所有存儲元件處于擦除狀態(tài)E。然后，諸如由圖20的控制柵極電壓序列描述的一系列編程脈沖將被用于將存儲元件直接編程為狀態(tài)A、 B或C。雖然，一些存儲元件正從狀態(tài)E被編程到狀態(tài)A，但是其它存儲元件正從狀態(tài)E被編程到狀態(tài)B，且/或從狀態(tài)E被編程到狀態(tài)C。當(dāng)在所選字線WLi上將狀態(tài)E編程到狀態(tài)C時，與WLi-l下的相鄰浮置柵極耦接的寄生量是最大化的，因為WLi下的浮置柵極上的電荷量中的改變與當(dāng)從狀態(tài)E編程到狀態(tài)A或從狀態(tài)E編程到狀態(tài)B時的電壓的改變相比最大。當(dāng)從狀態(tài)E編程到狀態(tài)B時，與相鄰浮置柵極耦接的量減小，但仍然顯著。當(dāng)從狀態(tài)E編程到狀態(tài)A時，耦接的量甚至進一步減小。因此，隨后讀WLi-l的各個狀態(tài)所需要的校正量將取決于在WLi上的相鄰存儲元件的狀態(tài)而改變。 圖17圖示了編程存儲兩個不同頁即較低頁和較高頁的數(shù)據(jù)的多狀態(tài)存儲元件的二行程技術(shù)的例子。描述了四個狀態(tài)狀態(tài)E(11)、狀態(tài)A(10)、狀態(tài)B(00)和狀態(tài)C(01)。對于狀態(tài)E，兩頁都存儲"1"。對于狀態(tài)A，較低頁存儲"0"，且較高頁存儲"1"。對于狀態(tài)
20B，兩頁存儲"0"。對于狀態(tài)C，較低頁存儲"1"，且較高頁存儲"0"。注意，雖然具體位樣式已經(jīng)被分配給各個狀態(tài)，但是還可以分配不同的位樣式。 在第一編程行程中，根據(jù)要被編程到較低邏輯頁中的位來設(shè)置該存儲元件的閾值電壓電平。如果該位是邏輯"l"，則由于其早前被擦除所以處于適當(dāng)?shù)臓顟B(tài)，因此該閾值電壓不改變。但是，如果要被編程的該位是邏輯"O"，該存儲元件的閾值電平增加到狀態(tài)A，如箭頭1100所示。這終止了第一編程行程。 在第二編程行程中，根據(jù)被編程到較高邏輯頁中的位來設(shè)置該存儲元件的閾值電壓電平。如果該較高邏輯頁位要存儲邏輯"1 "，則由于取決于較低頁位的編程，該存儲元件處于狀態(tài)E或A中的一個，其兩者攜帶了較高頁位"1 "，因而不發(fā)生編程。如果該較高頁位是邏輯"0"，則該閾值電壓偏移。如果該第一行程導(dǎo)致了該存儲元件維持在擦除狀態(tài)E，則在第二階段，該存儲元件被編程以便該閾值電壓被升高到狀態(tài)C內(nèi)，如箭頭1720所示。如果該存儲元件由于第一編程行程而已經(jīng)被編程為狀態(tài)A，則在第二行程中該存儲元件被進一步編程，以便該閾值電壓增加到狀態(tài)B內(nèi)，如箭頭1710所示。該第二行程的結(jié)果是將該存儲元件編程為被指定用于存儲較高頁的邏輯"O"的狀態(tài)，而不改變較低頁的數(shù)據(jù)。在圖16和圖17中，與在相鄰字線上的浮置柵極的耦接量取決于最終狀態(tài)。 在一個實施例中，如果足夠的數(shù)據(jù)被寫入以填滿整個頁，則可以建立進行全順序?qū)懙南到y(tǒng)。如果對于全部頁沒有寫入足夠的數(shù)據(jù)，則編程處理可以用接收的數(shù)據(jù)來編程較低頁編程。當(dāng)接收到隨后的數(shù)據(jù)時，該系統(tǒng)將編程較高頁。在另一實施例中，該系統(tǒng)可以以編程較低頁的模式開始寫，并且如果隨后接收足夠的數(shù)據(jù)以填滿整個(或大部分)字線的存儲元件，則轉(zhuǎn)換到全順序編程模式。這種實施例的更多細(xì)節(jié)在如下公開美國專利申請公開No. 2006/0126390，題為"Pipelined Programming of Non-Volatile MemoriesUsingEarly Data", 2006年6月15日公開，其全部內(nèi)容通過引用合并于此。
圖18a-c公開了用于編程非易失性存儲器的另一處理，其通過對于任何具體存儲元件，在寫入到關(guān)于先前頁的相鄰存儲元件之后寫入到關(guān)于具體頁的該具體存儲元件，來減小浮置柵極對浮置柵極耦接的影響。在一個示例實施方式中，非易失性存儲元件使用四個數(shù)據(jù)狀態(tài)，每個存儲元件存儲兩位數(shù)據(jù)。例如，假設(shè)狀態(tài)E是擦除狀態(tài)，且狀態(tài)A、 B和C是編程狀態(tài)。狀態(tài)E存儲數(shù)據(jù)ll。狀態(tài)A存儲數(shù)據(jù)01。狀態(tài)B存儲數(shù)據(jù)10。狀態(tài)C存儲數(shù)據(jù)00。這是非Gray編碼的例子，因為兩個位均在相鄰狀態(tài)A和B之間改變。還可以使用將數(shù)據(jù)向物理數(shù)據(jù)狀態(tài)的其它編碼。各個存儲元件存儲了兩頁數(shù)據(jù)。為了參考的目的，數(shù)據(jù)的這些頁將被稱為較高頁和較低頁；但是，它們可以被給予其它標(biāo)簽。參考狀態(tài)A，較高頁存儲位0，且較低頁存儲位1。參考狀態(tài)B，較高頁存儲位1，且較低頁存儲位0。參考狀態(tài)C，兩頁都存儲位數(shù)據(jù)O。 該編程處理是兩步處理。在第一步中，編程較低頁。如果較低頁維持?jǐn)?shù)據(jù)l，則該存儲元件狀態(tài)維持在狀態(tài)E。如果該數(shù)據(jù)要被編程為O，則該存儲元件的電壓的閾值被升高，以便該存儲元件被編程為狀態(tài)B'。圖18a因此示出了存儲元件從狀態(tài)E到狀態(tài)B'的編程。狀態(tài)B'是狀態(tài)B的過渡狀態(tài)；因此，驗證點被描述為Vvb'，其低于Vvb。
在一個實施例中，在將存儲元件從狀態(tài)E編程到狀態(tài)B'之后，在NAND串中的其相鄰存儲元件(WLn+1)將關(guān)于其較低頁而被編程。例如，回看圖2，在編程了存儲元件106的較低頁之后，將編程存儲元件104的較低頁。在編程了存儲元件104之后，如果存儲元件104具有從狀態(tài)E升高到狀態(tài)B'的閾值電壓，則浮置柵極對浮置柵極耦接的影響將升高存儲元件106的明顯的閾值電壓。這將導(dǎo)致將狀態(tài)B'的閾值電壓分布擴大到如圖18b的閾值電壓分布1850所示的那樣的效果。當(dāng)編程較高頁時，將補償該閾值電壓分布的這樣的明顯擴大。 圖18c描述了編程較高頁的處理。如果該存儲元件處于擦除狀態(tài)E且較高頁維持在l，則該存儲元件將維持在狀態(tài)E。如果該存儲元件處于狀態(tài)E，且其較高頁數(shù)據(jù)要被編程到0，則該存儲元件的閾值電壓將被升高，以便該存儲元件處于狀態(tài)A。如果該存儲元件曾經(jīng)處于中間閾值電壓分布1850，且該較高頁數(shù)據(jù)維持在l，則該存儲元件將被編程到最終狀態(tài)B。如果該存儲元件處于中間閾值電壓分布1850，且該較高頁數(shù)據(jù)要變?yōu)閿?shù)據(jù)0，則該存儲元件的閾值電壓將被升高以便該存儲元件處于狀態(tài)C。由圖18a-c所示的處理減小了浮置柵極對浮置柵極耦接的影響，因為僅相鄰存儲元件的較高頁編程將具有對給定的存儲元件的明顯的閾值電壓的影響。交替的狀態(tài)編碼的例子是當(dāng)較高頁數(shù)據(jù)是1時從分布1850移動到狀態(tài)C，且當(dāng)較高頁數(shù)據(jù)是0時移動到狀態(tài)B。 雖然，圖18a-c提供了關(guān)于四個數(shù)據(jù)狀態(tài)和兩頁數(shù)據(jù)的例子，但是，所教導(dǎo)的概念可以被應(yīng)用于多于或少于四個狀態(tài)且不同于兩頁的其它實施方式。 圖19是描述用于編程非易失性存儲器的方法的一個實施例的流程圖。在一個實施方式中，在編程之前，存儲元件被擦除(以塊或其它單位)。在步驟1900，"數(shù)據(jù)載入"命令由控制器發(fā)出，且由控制電路系統(tǒng)1210接收輸入。在步驟1905，從控制器或主機向解碼器1214輸入指定頁地址的地址數(shù)據(jù)。在步驟1910中，用于所尋址的頁的編程數(shù)據(jù)的頁被輸入到數(shù)據(jù)緩沖器用于編程。該數(shù)據(jù)被鎖存在適當(dāng)?shù)逆i存器組中。在步驟1915中，由控制器向狀態(tài)機1212發(fā)出"編程"命令。 由"編程"命令觸發(fā)，使用被施加到適當(dāng)?shù)乃x字線的圖20的脈沖鏈2000的步進編程脈沖，在步驟1910中鎖存的數(shù)據(jù)將被編程到由狀態(tài)機1212控制的所選存儲元件中。在步驟1920中，編程電壓V皿被初始化到開始脈沖(例如，12V或其它值)，且由狀態(tài)機1212維持的編程計數(shù)器(PC)被初始化到0。在步驟1930，第一 V皿脈沖被施加到所選字線，以開始編程與所選字線相關(guān)的存儲元件。如果邏輯"O"被存儲在具體數(shù)據(jù)鎖存器中，指示應(yīng)該編程對應(yīng)的存儲元件，則對應(yīng)的位線接地。另一方面，如果邏輯"l"被存儲在具體鎖存器中，指示該對應(yīng)的存儲元件應(yīng)該維持在其當(dāng)前的數(shù)據(jù)狀態(tài)，則對應(yīng)的位線被連接到Vdd以禁止編程。 在步驟1935中，驗證所選存儲元件的狀態(tài)。如果檢測到所選存儲元件的目標(biāo)閾值電壓到達了適當(dāng)?shù)碾娖?，則在對應(yīng)的數(shù)據(jù)鎖存器中存儲的數(shù)據(jù)被改變?yōu)檫壿?1"。如果檢測到該閾值電壓還沒有到達適當(dāng)?shù)碾娖?，則在對應(yīng)的數(shù)據(jù)鎖存器中存儲的數(shù)據(jù)沒有改變。以此方式，具有在其對應(yīng)的數(shù)據(jù)鎖存器中存儲的邏輯"l"的位線不需要被編程。當(dāng)所有數(shù)據(jù)鎖存器都存儲邏輯"l"時，該狀態(tài)機(經(jīng)由上述線或類型的機制)得知已經(jīng)編程了所有選擇的存儲元件。在步驟1940中，檢查所有數(shù)據(jù)鎖存器是否都存儲了邏輯"1"。如果所有數(shù)據(jù)鎖存器都存儲了邏輯"1 "，則由于所有選擇的存儲元件都被編程且驗證，因此編程處理完成且成功。 如果在步驟1940中確定不是所有數(shù)據(jù)鎖存器都存儲邏輯"l"，則該編程處理繼續(xù)。在步驟1950中，針對編程極限值PCmax來檢查編程計數(shù)器PC。編程極限值的一個例子是20 ;但是，還可以使用其它數(shù)。如果編程計數(shù)器PC不小于PCmax，則編程處理失敗，且在 步驟1955報告"失敗(FAIL)"的狀態(tài)。如果編程計數(shù)器PC小于PCmax，則VreM增加了該步 長，且在步驟1960遞增該編程計數(shù)器PC。然后，該處理循環(huán)回到步驟1930以施加下一 VreM 脈沖。 圖20描述了在編程期間被施加到非易失性存儲元件的控制柵極的示例脈沖 鏈200、和在脈沖鏈期間出現(xiàn)的升壓模式的切換。該脈沖鏈2000包括被施加到被選擇用 于編程的字線的一系列編程脈沖2005、2010、2015、2020、2025、2030、2035、2040、2045、
2050......。在一個實施例中，該編程脈沖具有以12V開始對于各個連續(xù)的編程脈沖遞增
例如0. 5V的增量，直到達到最大20V的電壓VreM。在編程脈沖之間存在驗證脈沖。例如，驗 證脈沖組2006包括三個驗證脈沖。在一些實施例中，可以存在數(shù)據(jù)被編程到的各個狀態(tài)例 如狀態(tài)A、 B和C的驗證脈沖。在其它實施例中，可以存在更多或更少的驗證脈沖。在每組 中的驗證脈沖可以具有例如Vva、Vvb和Vvc(圖17)或Vvb'(圖18a)的幅度。
如所述，例如，在編程脈沖之前和期間，被施加到字線以實現(xiàn)升壓模式的電壓當(dāng)發(fā) 生編程時被施加。實際上，升壓模式的升壓電壓可以在各個編程脈沖略微之前開始，在各個 編程脈沖之后移除。另一方面，例如，在發(fā)生在編程脈沖之間的驗證處理期間，不施加升壓 電壓。相反，典型地小于升壓電壓的讀電壓被施加到未選擇字線。讀電壓具有當(dāng)當(dāng)前編程 的存儲元件的閾值電壓正與驗證電平比較時足夠用于維持NAND串中先前編程的存儲元件 的幅度。 已經(jīng)為了例示和描述的目的呈現(xiàn)了本發(fā)明的前述詳細(xì)描述。不意圖窮舉或限制本 發(fā)明為公開的精確形式。在上述教導(dǎo)之下，許多修改和變化是可能的。選擇所述實施例以 便最好地說明本發(fā)明和其實際應(yīng)用的原理，以因此使得本領(lǐng)域技術(shù)人員能夠最好地利用在 各種實施例中且具有適用于構(gòu)想的具體使用的各種修改的本發(fā)明。意圖本發(fā)明的范圍由所 附的權(quán)利要求來限定。
2權(quán)利要求
一種用于操作非易失性存儲器的方法，包括連同對與第一字線相關(guān)的至少一個非易失性存儲元件進行感測操作，確定是否存在與處于編程狀態(tài)的第二字線相關(guān)的至少一個非易失性存儲元件；當(dāng)所述確定過程確定了存在與處于編程狀態(tài)的第二字線相關(guān)的至少一個非易失性存儲元件時，在進行所述感測操作的同時向所述第二字線施加第一電壓；以及當(dāng)所述確定過程確定了不存在與處于編程狀態(tài)的第二字線相關(guān)的至少一個非易失性存儲元件時，在進行所述感測操作的同時向所述第二字線施加第二電壓。
2. 根據(jù)權(quán)利要求l的方法，其中 所述第二電壓低于所述第一 電壓。
3. 根據(jù)權(quán)利要求l的方法，其中所述確定過程包括向第二字線施加電壓，并確定與所述第二字線相關(guān)的至少一個非易 失性存儲元件是否導(dǎo)通。
4. 根據(jù)權(quán)利要求1的方法，還包括當(dāng)所述確定過程確定了不存在與處于編程狀態(tài)的第二字線相關(guān)的至少一個非易失性 存儲元件時，在進行所述感測操作的同時，向按字線編程順序在所述第二字線之后的至少 一個另外的字線施加第二電壓。
5. 根據(jù)權(quán)利要求1的方法，還包括在進行所述感測操作的同時，向按字線編程順序在所述第一字線之前的第三字線施加 第一電壓。
6. 根據(jù)權(quán)利要求1的方法，還包括在進行了所述感測操作之后，在下述操作的同時，對與第三字線相關(guān)的至少一個非易 失性存儲元件進行第二感測操作(a)當(dāng)所述確定過程確定了存在與處于編程狀態(tài)的第二 字線相關(guān)的至少一個非易失性存儲元件時，向所述第二字線施加第一電壓，或(b)當(dāng)所述 確定過程確定了不存在與處于編程狀態(tài)的第二字線相關(guān)的至少一個非易失性存儲元件時， 向所述第二字線施加第二電壓。
7. 根據(jù)權(quán)利要求l的方法，其中 所述第二字線處于在一組字線中的預(yù)定字線位置。
8. 根據(jù)權(quán)利要求1的方法，其中所述第二字線處于在一組字線中的基于在該組字線中的第一字線的位置的字線位置。
9. 根據(jù)權(quán)利要求1的方法，其中所述感測操作包括讀取操作。
10. 根據(jù)權(quán)利要求1的方法，其中 所述感測操作包括驗證操作。
11. 根據(jù)權(quán)利要求1的方法，其中所述確定過程包括存取指示是否存在與處于編程狀態(tài)的第二字線相關(guān)的至少一個非 易失性存儲元件的數(shù)據(jù)。
12. 根據(jù)權(quán)利要求l的方法，其中，當(dāng)所述確定過程確定存在與處于編程狀態(tài)的第二字 線相關(guān)的至少一個非易失性存儲元件時，所述方法還包括確定是否存在與處于編程狀態(tài)的第三字線相關(guān)的至少一個非易失性存儲元件；當(dāng)確定了存在與處于編程狀態(tài)的第三字線相關(guān)的至少一個非易失性存儲元件時，在進 行所述感測操作的同時，向所述第三字線施加第一電壓；以及當(dāng)確定了不存在與處于編程狀態(tài)的第三字線相關(guān)的至少一個非易失性存儲元件時，在 進行感測操作的同時，向所述第三字線施加第二電壓。
13. 根據(jù)權(quán)利要求12的方法，其中按字線編程順序，所述第二字線在所述第一字線之后，且所述第三字線在所述第二字 線之后。
14. 根據(jù)權(quán)利要求12的方法，其中 所述第三字線與所述第二字線隔開了預(yù)定數(shù)量的字線。
15. 根據(jù)權(quán)利要求12的方法，其中所述第三字線位于一組字線中的基于在該組字線中的第一字線的位置的字線位置。
16. 根據(jù)權(quán)利要求12的方法，其中 所述第一和第三字線位于一組字線中的預(yù)定字線位置。
17. —種非易失性存儲系統(tǒng)，包括 一組非易失性存儲元件；與該組非易失性存儲元件通信的一組字線；以及與該組非易失性存儲元件和該組字線通信的一個或多個控制電路，所述一個或多個控 制電路a)連同對與第一字線相關(guān)的至少一個非易失性存儲元件進行感測操作，確定是否 存在與處于編程狀態(tài)的第二字線相關(guān)的至少一個非易失性存儲元件，b)當(dāng)所述一個或多個 控制電路確定了存在與處于編程狀態(tài)的第二字線相關(guān)的至少一個非易失性存儲元件時，在 進行感測操作的同時，向所述第二字線施加第一電壓，以及c)當(dāng)所述一個或多個控制電路 確定了不存在與處于編程狀態(tài)的第二字線相關(guān)的至少一個非易失性存儲元件時，在進行感 測操作的同時，向所述第二字線施加第二電壓。
18. 根據(jù)權(quán)利要求17的非易失性存儲系統(tǒng)，其中在進行了所述感測操作之后，在下述操作的同時，所述一個或多個控制電路對與第三 字線相關(guān)的至少一個非易失性存儲元件進行第二感測操作(a)當(dāng)所述一個或多個控制電路確定了存在與處于編程狀態(tài)的第二字線相關(guān)的至少一 個非易失性存儲元件時，向所述第二字線施加第一電壓，或(b)當(dāng)所述一個或多個控制電 路確定了不存在與處于編程狀態(tài)的第二字線相關(guān)的至少一個非易失性存儲元件時，向所述 第二字線施加第二電壓。
19. 根據(jù)權(quán)利要求17的非易失性存儲系統(tǒng)，其中 所述第二字線位于在一組字線中的預(yù)定字線位置。
20. 根據(jù)權(quán)利要求17的非易失性存儲系統(tǒng)，其中所述第二字線位于在一組字線中的基于在該組字線中的第一字線的位置的字線位置。
21. —種非易失性存儲系統(tǒng)，包括一組非易失性存儲元件；與該組非易失性存儲元件通信的一組字線；以及對與第一字線相關(guān)的至少一個非易失性存儲元件進行感測操作的裝置； 確定是否存在與處于編程狀態(tài)的第二字線相關(guān)的至少一個非易失性存儲元件的裝置；當(dāng)所述用于確定的裝置確定了存在與處于編程狀態(tài)的第二字線相關(guān)的至少一個非易 失性存儲元件時，在所述感測操作期間向所述第二字線施加第一電壓的裝置；以及當(dāng)所述用于確定的裝置確定了不存在與處于編程狀態(tài)的第二字線相關(guān)的至少一個非 易失性存儲元件時，在所述感測操作期間向所述第二字線施加第二電壓的裝置。
全文摘要
通過在讀取操作期間提供在未選擇字線上的減小的讀行程電壓，來減小在非易失性存儲設(shè)備中的功耗。檢查其上的存儲元件正被讀取的所選字線之后的一個或多個未選擇字線的編程狀態(tài)，來確定這些未選擇字線是否包括了編程的存儲元件。當(dāng)標(biāo)識了未編程的字線時，在該字線和按編程順序在該字線之后的其它字線上提供減小的讀行程電壓?？梢杂稍诶缱志€中存儲的標(biāo)記，或通過讀處于最低讀狀態(tài)的字線，來確定編程狀態(tài)?？梢栽谝唤M字線中預(yù)先確定，或基于所選字線的位置來適應(yīng)地確定被檢查的未選擇字線。
文檔編號G11C11/56GK101779247SQ200880020461
公開日2010年7月14日 申請日期2008年4月17日 優(yōu)先權(quán)日2007年4月25日
發(fā)明者尼馬·莫克萊西, 迪帕克·C·塞卡, 霍克·C·索 申請人:桑迪士克公司