專利名稱：借助非易失性存儲器的循環(huán)的開始編程電壓偏移的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及對非易失性存儲器進(jìn)行編程。
技術(shù)背景半導(dǎo)體存儲器已經(jīng)變得更普及以供在各種電子裝置中使用。舉例來說，在蜂窩式電 話、數(shù)碼相機、個人數(shù)字助理、移動計算裝置、非移動計算裝置和其它裝置中使用非易 失性半導(dǎo)體存儲器。電可擦除可編程只讀存儲器(EEPROM)和快閃存儲器是最普及的 非易失性半導(dǎo)體存儲器之一。EEPROM和快閃存儲器兩者都利用浮動?xùn)艠O，其定位在半導(dǎo)體襯底中的溝道區(qū)域上 方并與其絕緣。所述浮動?xùn)艠O定位在源極區(qū)域與漏極區(qū)域之間。控制柵極提供在浮動?xùn)?極上方并與其絕緣。晶體管的閾值電壓由保留在浮動?xùn)艠O上的電荷的量來控制。也就是 說，在晶體管接通以允許其源極與漏極之間傳導(dǎo)之前必須施加到控制柵極的電壓的最小 量由浮動?xùn)艠O上的電荷的電平來控制。當(dāng)對EEPROM或快閃存儲器裝置(例如"與非"快閃存儲器裝置)進(jìn)行編程時，通 常將編程電壓施加到控制柵極，且位線接地。將來自溝道的電子注射到浮動?xùn)艠O中。當(dāng) 電子在浮動?xùn)艠O中累積時，浮動?xùn)艠O變成帶負(fù)電荷，且存儲器單元的閾值電壓升高，使 得存儲器單元處于編程狀態(tài)下?？稍陬}為"Source Side Self Boosting Technique For Non-Volatile Memory"的第6,859,397號美國專利中，且在2003年7月29日申請的題為 "Detecting Over Programmed Memory"的第2005/0024939號美國專利申請公開案中找到 關(guān)于編程的更多信息；所述兩個申請案全文以引用的方式并入本文中。一些EEPROM和快閃存儲器裝置具有用于存儲兩個范圍的電荷的浮動?xùn)艠O，且因此 存儲器單元可在兩個狀態(tài)(擦除狀態(tài)和編程狀態(tài))之間被編程/擦除。此類快閃存儲器裝 置有時被稱為雙態(tài)快閃存儲器裝置。通過識別由禁止范圍隔開的多個不同的容許/有效編程的閾值電壓范圍，來實施多狀 態(tài)(也稱為多層級)快閃存儲器裝置。每個不同的閾值電壓范圍對應(yīng)于在存儲器裝置中 編碼的數(shù)據(jù)位組的預(yù)定值。通常，在編程操作期間施加到控制柵極的編程電壓是作為一系列脈沖而施加的。在 一個實施例中，脈沖的量值隨每個連續(xù)脈沖而增加預(yù)定的步距(例如0.2v、 0.3v、 0.2v
或其它步距)。圖l展示可施加到快閃存儲器單元的控制柵極(或，在一些情況下，導(dǎo)引 柵極)的編程電壓信號Vpgm。所述編程電壓信號Vpgm包含一系列脈沖，其量值隨著時 間而增加。在編程脈沖之間的周期中，執(zhí)行檢驗操作。也就是說，在連續(xù)的編程脈沖之 間讀取并行編程的單元組中的每個單元的編程電平，以確定其等于還是大于所述單元正 被編程到的檢驗電平。對于多狀態(tài)快閃存儲器單元陣列，存儲器單元可執(zhí)行每個狀態(tài)的 檢驗步驟，以允許確定所述單元是否己達(dá)到其數(shù)據(jù)相關(guān)檢驗電平。舉例來說，能夠在四 個狀態(tài)下存儲數(shù)據(jù)的多狀態(tài)存儲器單元可能需要針對三個比較點執(zhí)行檢驗操作。編程電壓Vpgm的量值的選擇是一種折衷。太高的值將導(dǎo)致一些存儲器單元被過度 編程，而太低的值將導(dǎo)致較長的編程時間。通常，非易失性存儲器的用戶希望存儲器快 速地編程。在現(xiàn)有技術(shù)裝置中，針對尚未相當(dāng)多地使用的新裝置(也稱為新生裝置)和頻繁使 用的裝置使用同一編程信號。然而，隨著非易失性存儲器裝置經(jīng)歷許多編程循環(huán)，電荷 變得被捕獲在浮動?xùn)艠O與溝道區(qū)域之間的絕緣物中。此電荷捕獲使閾值電壓偏移到較高 電平，這允許存儲器單元較快速地編程。如果將編程信號的量值設(shè)置得太高，那么即使 其不會導(dǎo)致新生裝置的過度編程，隨著所述裝置變得較頻繁地被使用，所述裝置也可能 經(jīng)歷過度編程。因此，新裝置將使它們的編程電壓設(shè)置得足夠低，以在所述裝置變舊時 避免過度編程。編程電壓的量值的此降低將降低新生裝置對數(shù)據(jù)進(jìn)行編程的速度。發(fā)明內(nèi)容本文所述的技術(shù)提供一種用于在不增加過度編程的風(fēng)險的情況下，更快地對數(shù)據(jù)進(jìn) 行編程的解決方案。為了實現(xiàn)此結(jié)果，使用一組編程特征來對新裝置進(jìn)行編程，而在使 用所述裝置之后，使用另一組編程特征來對所述裝置進(jìn)行編程。在一個實施例中，所述系統(tǒng)在第一周期期間，使用具有第一初始值的增加編程信號 來對一組非易失性存儲元件進(jìn)行編程，且隨后在第二周期期間，使用具有第二初始值的 增加編程信號來對所述組非易失性存儲元件進(jìn)行編程，其中所述第二周期在所述第一周 期之后，且所述第二初始值與所述第一初始值不同。一個實施方案包含一組非易失性存儲元件，和與所述非易失性存儲元件通信的一個 或一個以上管理電路。所述一個或一個以上管理電路接收對數(shù)據(jù)進(jìn)行編程的請求。響應(yīng) 于所述請求，所述一個或一個以上管理電路在非易失性存儲元件的使用率指示指示第一 使用率時，使用具有第一開始值的編程信號對所述非易失性存儲元件進(jìn)行編程，且在所 述使用率指示指示第二使用率時，使用具有第二開始值的編程信號對非易失性存儲元件 進(jìn)行編程。使用率指示的一個實例是存儲在非易失性存儲器、控制器、狀態(tài)機或其它地 方的旗標(biāo)(一個或一個以上位)。所述旗標(biāo)存儲反映非易失性存儲元件的使用率的測量值 的數(shù)據(jù)。


圖1描繪可施加到快閃存儲器裝置的一個或一個以上控制柵極的編程電壓的一個實例。圖2是"與非"串的俯視圖。 圖3是所述"與非"串的等效電路圖。 圖4是所述"與非"串的橫截面圖。 圖5是非易失性存儲器系統(tǒng)的框圖。 圖6是非易失性存儲器陣列的框圖。 圖7描繪一組示范性閾值電壓分布。 圖8描繪一組示范性閾值電壓分布。圖9A到圖9C展示各種閾值電壓分布，并描述用于對非易失性存儲器進(jìn)行編程的過程。圖IO是描述編程性能的表。圖11是描述用于對非易失性存儲設(shè)備進(jìn)行編程的過程的一個實施例的流程圖。 圖IIA到圖IID描繪具有有不同量值的初始脈沖的編程信號。 圖12是描述編程性能的表。圖13是描述用于對非易失性存儲設(shè)備進(jìn)行編程的過程的一個實施例的流程圖。 圖14是描述用于遞增循環(huán)計數(shù)的過程的一個實施例的流程圖。 圖15是描述用于設(shè)置編程信號Vpgm的初始值的過程的一個實施例的流程圖。 圖16是描述用于對非易失性存儲設(shè)備進(jìn)行編程的過程的一個實施例的流程圖。 圖17是描述用于執(zhí)行軟編程過程的過程的一個實施例的流程圖。 圖18是描述用于將數(shù)據(jù)寫入到旗標(biāo)的過程的一個實施例的流程圖。 圖19是描述用于對非易失性存儲設(shè)備進(jìn)行編程的過程的一個實施例的流程圖。 圖20是描述用于讀取數(shù)據(jù)的過程的一個實施例的流程圖。
具體實施方式
非易失性存儲器系統(tǒng)的一個適合實施本發(fā)明的實例使用"與非"快閃存儲器結(jié)構(gòu)， 其包含將多個晶體管串聯(lián)布置在兩個選擇柵極之間。所述串聯(lián)晶體管和所述選擇柵極被
稱為"與非"串。圖2是展示一個"與非"串的俯視圖。圖3是其等效電路。圖2和圖 3中所描繪的"與非"串包含四個晶體管，100、 102、 104和106，其串聯(lián)且夾在第一選 擇柵極120與第二選擇柵極122之間。選擇柵極120將"與非"串連接到位線接頭126。 選擇柵極122將"與非"串連接到源極線接頭128。通過將適當(dāng)?shù)碾妷菏┘拥娇刂茤艠O 120CG來控制選擇柵極120。通過將適當(dāng)?shù)碾妷菏┘拥娇刂茤艠O122CG來控制選擇柵極 122。晶體管100， 102， 104和106中的每一者都具有控制柵極和浮動?xùn)艠O。晶體管100 具有控制柵極100CG和浮動?xùn)艠OIOOFG。晶體管102包含控制柵極102CG和浮動?xùn)艠O 102FG。晶體管104包含控制柵極104CG和浮動?xùn)艠O104FG。晶體管106包含控制柵極 106CG和浮動?xùn)艠O106FG?？刂茤艠OIOOCG連接到字線WL3，控制柵極102CG連接到 字線WL2，控制柵極104CG連接到字線WL1，且控制柵極106CG連接到字線WLO。在 一個實施例中，晶體管100， 102， 104和106每一者為存儲器單元。在其它實施例中， 所述存儲器單元可包含多個晶體管，或可以與圖2和圖3中描繪的不同。選擇柵極120 連接到選擇線SGD。選擇柵極122連接到選擇線SGS。圖4提供上文所述的"與非"串的橫截面圖。如圖4中所描繪，"與非"串的晶體管 形成于p阱區(qū)域140中。每個晶體管包含堆疊柵極結(jié)構(gòu)，其由控制柵極(100CG， 102CG， 104CG和106CG)和浮動?xùn)艠O(IOOFG， 102FG， 104FG和106FG)組成。浮動?xùn)艠O形 成于氧化物或其它介電薄膜之上的p阱的表面上?？刂茤艠O在浮動?xùn)艠O上方，其中多晶 硅間介電層將控制柵極與浮動?xùn)艠O隔開。存儲器單元(100， 102， 104和106)的控制柵 極形成字線。N+摻雜層130， 132， 134， 136和138在鄰近單元之間共享，藉此所述單 元彼此串聯(lián)連接以形成"與非"串。這些N+摻雜層形成所述單元中的每一者的源極和漏 極。舉例來說，N+摻雜層130充當(dāng)晶體管122的漏極和晶體管106的源極，N+摻雜層 132充當(dāng)晶體管106的漏極和晶體管104的源極，N+摻雜層134充當(dāng)晶體管104的漏極 和晶體管102的源極，N+摻雜層136充當(dāng)晶體管102的漏極和晶體管100的源極，且N+ 摻雜層138充當(dāng)晶體管IOO的漏極和晶體管120的源極。N+摻雜層126連接到用于"與 非"串的位線，而N+摻雜層128連接到用于多個"與非"串的共用源極線。注意，盡管圖2到圖4展示"與非"串中的四個存儲器單元，但四個晶體管的使用 僅作為實例而提供。與本文所述的技術(shù)一起使用的"與非"串可具有四個以下存儲器單 元或四個以上存儲器單元。舉例來說， 一些"與非"串將包含8個存儲器單元、16個存 儲器單元、32個存儲器單元、64個存儲器單元等。本文的論述內(nèi)容不限于"與非"串中 任一特定數(shù)目的存儲器單元。
每個存儲器單元可存儲以模擬或數(shù)字形式表示的數(shù)據(jù)。當(dāng)存儲一個位的數(shù)字?jǐn)?shù)據(jù)時， 將存儲器單元的可能的閾值電壓的范圍分成兩個范圍，向其分配邏輯數(shù)據(jù)"1"和"0"。 在"與非"型快閃存儲器的一個實例中，在存儲器單元被擦除之后，電壓閾值為負(fù)，且 被界定為邏輯"l"。在編程操作之后，閾值電壓為正，且被界定為邏輯"0"。當(dāng)閾值電 壓為負(fù)且通過將0伏施加到控制柵極來嘗試讀取時，存儲器單元將接通以指示邏輯一正 被存儲。當(dāng)閾值電壓為正且通過將0伏施加到控制柵極來嘗試讀取操作時，存儲器單元 將不接通，這指示邏輯零被存儲。存儲器單元還可存儲多個狀態(tài)，因而存儲多個位的數(shù)字?jǐn)?shù)據(jù)。在存儲多個數(shù)據(jù)狀態(tài) 的情況下，將閾值電壓窗分成所述數(shù)目的狀態(tài)。舉例來說，如果使用四個狀態(tài)，那么將 會有四個閾值電壓范圍被分配給數(shù)據(jù)值"11"、 "10"、 "01"和"00"。在"與非"型存儲 器的一個實例中，閾值電壓在擦除操作之后為負(fù)且被界定為"11"。針對"10"、 "01"和 "00"的狀態(tài)使用正閾值電壓。在一些實施方案中，使用葛萊碼分配來將數(shù)據(jù)值(例如邏 輯狀態(tài))分配給閾值范圍，使得如果浮動?xùn)艠O的閾值電壓錯誤地偏移到其鄰近物理狀態(tài)， 那么僅一個位將受影響。編程到存儲器單元中的數(shù)據(jù)與所述單元的閾值電壓范圍之間的 特定關(guān)系視針對所述存儲器單元采用的數(shù)據(jù)編碼方案而定。舉例來說，第6,222,762號美 國專利和2003年6月13日申請的題為"Tracking Cells For A Memory System"的第 10/461,244號美國專利申請案描述用于多狀態(tài)快閃存儲器單元的各種數(shù)據(jù)編碼方案，所 述美國專利和美國專利申請案兩者全文以引用的方式并入本文中。在以下美國專利/專利申請案中提供"與非"型快閃存儲器和其操作的相關(guān)實例，所 有以下美國專利/專利申請案全文以引用的方式并入本文中第5,570,315號美國專利； 第5,774,397號美國專禾U;第6,046,935號美國專利；第5，386，422號美國專禾U;第6,456,528 號美國專利；第09/893,277號美國專利申請案(第US2003/0002348號公開案)。除"與 非"快閃存儲器之外的其它類型的非易失性存儲器也可與本發(fā)明一起使用。在快閃EEPROM系統(tǒng)中有用的另一類型的存儲器單元利用非導(dǎo)電介電材料代替導(dǎo) 電浮動?xùn)艠O來以非易失性方式存儲電荷。在Chan等人的"A True Single-Transistor Oxide-Nitride-Oxide EEPROM Device", IEEE Electron Device Letters,第EDL-8巻，第3 期，1987年3月，第93-95頁中描述此類單元。由氧化硅、氮化硅和氧化硅("ONO") 形成的三層電介質(zhì)夾在導(dǎo)電控制柵極與在存儲器單元溝道上方的半導(dǎo)電襯底的表面之 間。通過將電子從單元溝道注射到氮化物中來對單元進(jìn)行編程，在氮化物處，電子被捕 獲并存儲在受限區(qū)域中。此存儲的電荷接著以可檢測的方式改變單元的溝道的一部分的 閾值電壓。通過將熱空穴注射到氮化物中來擦除所述單元。還見Nozaki等人的"A1-Mb EEPROM with MONOS Memory Cell for Semiconductor Disk Application", IEEE Journal of Solid-State Circuits,第26巻，第4期，1991年4月，第497-501頁，其描述呈分裂柵極 配置的類似單元，其中慘雜多晶硅柵極在存儲器單元溝道的一部分上延伸，以形成單獨 的選擇晶體管。前面的兩篇文章全文以引用的方式并入本文中。在1998年，正EE出版 社，由William D. Brown和Joe E. Brewer編輯的以引用的方式并入本文中的"Nonvolatile Semiconductor Memory Technology"的第1.2節(jié)中提及的編程技術(shù)也在所述節(jié)中被描述為 可應(yīng)用于電介質(zhì)電荷捕獲裝置。此段中描述的存儲器單元也可與本發(fā)明一起使用。因此， 本文所述的技術(shù)還應(yīng)用于不同存儲器單元的介電區(qū)域之間的耦合。Eitan等人的"NROM: A Novel Localized Trapping, 2-Bit Nonvolatile Memory Cell", IEEE Electron Device Letters,第21巻，第11期，2000年11月，第543-545頁描述了另 一種在每個單元中存儲兩個位的途徑。ONO介電層在源極與漏極擴散之間的溝道上延 伸。用于一個數(shù)據(jù)位的電荷定位在鄰近漏極的介電層中，且用于另一數(shù)據(jù)位的電荷定位 在鄰近源極的介電層中。通過單獨地讀取電介質(zhì)內(nèi)的空間上隔開的電荷存儲區(qū)域的二元 狀態(tài)來獲得多狀態(tài)數(shù)據(jù)存儲。此段中描述的存儲器單元也可與本發(fā)明一起使用。圖5是可用于實施本發(fā)明的快閃存儲器系統(tǒng)的一個實施例的框圖。存儲器單元陣列 202由列控制電路204、行控制電路206、 c源極控制電路210和p阱控制電路208控制。 列控制電路204連接到存儲器單元陣列202的位線，以用于讀取存儲在存儲器單元中的 數(shù)據(jù)，用于在編程操作期間確定存儲器單元的狀態(tài)，且用于控制位線的電位電平以促進(jìn) 編程或抑制編程。行控制電路206連接到字線以選擇所述字線中的一者，以施加讀取電 壓、施加編程電壓且施加擦除電壓。舉例來說，EPROM和快閃存儲器電路中所使用的編 程電壓電平高于存儲器電路中通常所使用的電壓。其通常高于供應(yīng)到電路的電壓。這些 較高電壓優(yōu)選由行控制電路206 (或其它地方)中的電荷泵產(chǎn)生，所述電荷泵在一個實 例中實質(zhì)上將電荷轉(zhuǎn)儲到電容性字線中，以將其充電到較高電壓。電荷泵接收電壓vin 的輸入，且通過在一系列電壓倍增階段中逐漸使輸入電壓升壓來提供較高電壓V。ut的輸 出。將電壓輸出供應(yīng)到負(fù)載，例如EPROM存儲器電路的字線。在一些實施方案中，存 在從負(fù)載到電荷泵的反饋信號。常規(guī)的現(xiàn)有技術(shù)泵響應(yīng)于指示負(fù)載已經(jīng)達(dá)到預(yù)定電壓的 信號而斷開。或者， 一旦負(fù)載達(dá)到預(yù)定電壓，就使用分流器來防止過充電。然而，這消 耗較多的功率，且在低功率應(yīng)用中是不合需要的?？稍诘?,734,718號美國專利中找到關(guān) 于電荷泵的更多信息，所述美國專利全文以引用的方式并入本文中。 C源極控制電路210控制連接到存儲器單元的共用源極線(在圖6中標(biāo)記為"C源 極")。P阱控制電路208控制p阱電壓。存儲在存儲器單元中的數(shù)據(jù)由列控制電路204讀出，且經(jīng)由數(shù)據(jù)輸入/輸出緩沖器212 輸出到外部I/O線。經(jīng)由外部I/O線將待存儲在存儲器單元中的編程數(shù)據(jù)輸入到數(shù)據(jù)輸入 /輸出緩沖器212，且將其傳送到列控制電路204。外部1/0線連接到控制器218。將用于控制快閃存儲器裝置的命令數(shù)據(jù)輸入到控制器218。命令數(shù)據(jù)告知快閃存儲 器什么操作被請求。將輸入命令傳送到狀態(tài)機216，其控制列控制電路204、行控制電路 206、 c源極控制210、 p阱控制電路208和數(shù)據(jù)輸入/輸出緩沖器212。狀態(tài)機216還可輸 出快閃存儲器的狀態(tài)數(shù)據(jù)，例如READY/BUSY或PASS/FAIL。在一些實施例中，狀態(tài) 機216負(fù)責(zé)管理編程過程，包含下文所述的流程圖中描繪的過程?？刂破?18與或可與例如個人計算機、數(shù)碼相機、個人數(shù)字助理等主機系統(tǒng)連接。 控制器218與主機通信，以便從主機接收命令、從主機接收數(shù)據(jù)、將數(shù)據(jù)提供到主機且 將狀態(tài)信息提供到主機。控制器218將來自主機的命令轉(zhuǎn)換成命令信號，其可由命令電 路214解譯并執(zhí)行，命令電路214與狀態(tài)機216通信。控制器218通常含有緩沖存儲器， 其用于寫入到存儲器陣列或從存儲器陣列讀取的用戶數(shù)據(jù)。在一些實施例中，編程過程 可由控制器管理。一個示范性存儲器系統(tǒng)包括一個集成電路，其包含控制器218以及一個或一個以上 集成電路芯片，所述集成電路芯片的每一者含有一個存儲器陣列和相關(guān)聯(lián)的控制、輸入/ 輸出和狀態(tài)機電路。趨勢是將系統(tǒng)的存儲器陣列和控制器電路一起集成在一個或一個以 上集成電路芯片上。存儲器系統(tǒng)可嵌入作為主機系統(tǒng)的一部分，或可包含在可移除地插 入到主機系統(tǒng)中的存儲卡(或其它封裝)中。此類可移除卡可包含整個存儲器系統(tǒng)(例 如包含控制器)，或僅包含存儲器陣列和相關(guān)聯(lián)的外圍電路(其中控制器嵌入在主機中)。 因此，控制器(或控制能力)可嵌入在主機中，或包含在可移除存儲器系統(tǒng)內(nèi)。在一些實施方案中，圖5的組件中的一些可組合。在各種設(shè)計中，圖5的組件中的 一者或一者以上(除了存儲器單元陣列202)可被視為管理電路。舉例來說， 一個或一 個以上管理電路可包含命令電路、狀態(tài)機、行控制電路、列控制電路、阱控制電路、源 極控制電路或數(shù)據(jù)I/O電路中的任意一者或其組合。參看圖6，描述存儲器單元陣列202的示范性結(jié)構(gòu)。舉例來說，描述分成1,024個區(qū) 塊的"與非"快閃EEPROM。同時擦除存儲在每個區(qū)塊中的數(shù)據(jù)。在一個實施例中，區(qū) 塊是同時擦除的單元的最小單位。在每個區(qū)塊中，(在此實例中)存在8,512個列，其被
分成偶數(shù)列和奇數(shù)列。位線也分成偶數(shù)位線(BLe)和奇數(shù)位線(BLo)。圖6展示串聯(lián) 連接以形成"與非"串的四個存儲器單元。盡管展示每個"與非"串中包含四個單元， 但可使用四個以上或四個以下存儲器單元。"與非"串的一個端子經(jīng)由選擇晶體管SGD 連接到對應(yīng)的位線，且另一個端子經(jīng)由第二選擇晶體管SGS連接到c源極。在讀取和編程操作的一個實施例期間，4,256個存儲器單元同時被選擇。選定的存儲 器單元具有同一字線和同一種位線(例如偶數(shù)位線或奇數(shù)位線)。因此，可同時讀取或編 程532個數(shù)據(jù)字節(jié)。同時讀取或編程的這532個數(shù)據(jù)字節(jié)形成邏輯頁。因此， 一個區(qū)塊 可存儲至少八個邏輯頁(四個字線，每個字線具有奇數(shù)和偶數(shù)頁)。當(dāng)每個存儲器單元存 儲兩個數(shù)據(jù)位(例如，多狀態(tài)存儲器單元)，其中這兩個位中的每一者存儲在不同的頁中 時， 一個區(qū)塊存儲16個邏輯頁。其它大小的區(qū)塊和頁也可與本發(fā)明一起使用。另外，除 圖5和圖6的結(jié)構(gòu)之外的結(jié)構(gòu)也可用于實施本發(fā)明。舉例來說，在一個實施例中，不將 位線分成奇數(shù)和偶數(shù)位線，使得所有的位線都同時(或不同時)被編程和讀取。可通過使p阱升高到擦除電壓(例如20伏)并使選定區(qū)塊的字線接地，來擦除存儲 器單元。源極和位線是浮動的。可對整個存儲器陣列、單獨的區(qū)塊或另一單位的單元執(zhí) 行擦除。將電子從浮動?xùn)艠O傳送到p阱區(qū)域，且閾值電壓變負(fù)(在一個實施例中)。在讀取和檢驗操作中，將選擇柵極(SGD和SGS)以及未選擇的字線(例如WLO、 WL2和WL3)升高到讀取通過電壓(例如4.5伏)，以使晶體管作為通過柵極而操作。 選定字線(例如WL1)連接到一電壓，所述電壓的電平針對每個讀取和檢驗操作而指定， 以便確定有關(guān)存儲器單元的閾值電壓在所述電平之上還是之下。舉例來說，在兩電平存 儲器單元的讀取操作中，選定字線WL1可接地，使得檢測到閾值電壓是否高于OV。在 兩電平存儲器單元的檢驗操作中，選定字線WL1連接到0.8V (例如)，以便檢驗出閾值 電壓是否已經(jīng)達(dá)到至少0.8 V。源極和p阱位于零伏。將選定位線(BLe)預(yù)充電到(例 如)0.7V的電平。如果閾值電壓高于字線上的讀取或檢驗電平，那么由于非導(dǎo)電存儲器 單元的緣故，與所關(guān)注的單元相關(guān)聯(lián)的位線(BLe)的電位電平維持高電平。另一方面， 如果閾值電壓低于讀取或檢驗電平，那么由于導(dǎo)電存儲器單元對有關(guān)位線(BLe)進(jìn)行放 電的緣故，所述位線的電位電平降低到低電平，例如小于0.5V。存儲器單元的狀態(tài)由此 由連接到位線的電壓比較器讀出放大器來檢測。根據(jù)此項技術(shù)中已知的技術(shù)來執(zhí)行上文所述的擦除、讀取和檢驗操作。因此，所屬 領(lǐng)域的技術(shù)人員可改變所闡釋細(xì)節(jié)中的許多細(xì)節(jié)。還可使用此項技術(shù)中已知的其它擦除、 讀取和檢驗技術(shù)。 如上文所述，可將每個區(qū)塊分成許多頁。在一個實施例中，頁是編程單位。在一些 實施方案中，可將各個頁分成多個片段，且所述片段可含有作為基礎(chǔ)編程操作一次寫入 的最少數(shù)目的單元。 一個或一個以上數(shù)據(jù)頁通常存儲在一個存儲器單元行中。 一個頁可 存儲一個或一個以上扇區(qū)。扇區(qū)包含用戶數(shù)據(jù)和開銷數(shù)據(jù)。開銷數(shù)據(jù)通常包含己經(jīng)根據(jù) 所述扇區(qū)的用戶數(shù)據(jù)計算出的錯誤校正碼(ECC)。控制器的一部分在數(shù)據(jù)被編程到陣列 中時計算ECC，且還在數(shù)據(jù)被從所述陣列讀取時對其進(jìn)行檢查。或者，ECC和/或其它開 銷數(shù)據(jù)與它們屬于的用戶數(shù)據(jù)存儲在不同的頁中，乃至不同的區(qū)塊中。在其它實施例中， 存儲器裝置(例如狀態(tài)機)的其它部分可計算ECC。用戶數(shù)據(jù)扇區(qū)通常是512個字節(jié)，對應(yīng)于磁盤驅(qū)動器中的扇區(qū)的大小。開銷數(shù)據(jù)通 常是額外的16-20個字節(jié)。大量的頁形成區(qū)塊，從8個頁(例如)到多達(dá)32、 64或更多 個頁不等。圖7說明當(dāng)每個存儲器單元存儲兩個數(shù)據(jù)位時，存儲器單元陣列的閾值電壓分布。 圖7展示用于經(jīng)擦除存儲器單元的第一閾值電壓分布E。還描繪經(jīng)編程存儲器單元的三 個閾值電壓分布，A、 B和C。在一個實施例中，E分布中的閾值電壓為負(fù)，且A、 B和 C分布中的閾值電壓為正。圖7的每個不同閾值電壓范圍對應(yīng)于數(shù)據(jù)位組的預(yù)定值。編程到存儲器單元中的數(shù) 據(jù)與所述單元的閾值電壓電平之間的特定關(guān)系視針對所述單元而采用的數(shù)據(jù)編碼方案而 定。 一個實例將"11"分配給閾值電壓范圍E (狀態(tài)E)，將"10"分配給閾值電壓范圍 A (狀態(tài)A)，將"00"分配給閾值電壓范圍B (狀態(tài)B),且將"01"分配給閾值電壓范 圍C (狀態(tài)C)。然而，在其它實施例中，使用其它方案。圖7還展示用于從存儲器單元讀取數(shù)據(jù)的三個讀取參考電壓Vra、 Vrb和Vrc。通過 測試給定存儲器單元的閾值電壓在Vra、 Vrb和Vrc之上還是之下，系統(tǒng)可確定存儲器單 元處于何種狀態(tài)。圖7還展示三個檢驗參考電壓Vva、 Vvb和Vvc。當(dāng)將存儲器單元編 程到狀態(tài)A時，系統(tǒng)將測試那些存儲器單元是否具有大于或等于Vva的閾值電壓。當(dāng)將 存儲器單元編程到狀態(tài)B時，系統(tǒng)將測試所述存儲器單元是否具有大于或等于Vvb的閾 值電壓。當(dāng)將存儲器單元編程到狀態(tài)C時，系統(tǒng)將確定所述存儲器單元的闞值電壓是否 大于或等于Vvc。在一個實施例(稱為全序列編程)中，可將存儲器單元從擦除狀態(tài)E直接編程到編 程狀態(tài)A、 B或C中的任一者(如由彎曲箭頭所描繪)。舉例來說，可首先擦除待編程的 存儲器單元群體，使得所述群體中的所有存儲器單元處于擦除狀態(tài)E。當(dāng)一些存儲器單
元正從狀態(tài)E被編程到狀態(tài)A時，其它存儲器單元正被從狀態(tài)E編程到狀態(tài)B且/或從 狀態(tài)E編程到狀態(tài)C。圖8說明對存儲兩個不同頁(下頁和上頁)的數(shù)據(jù)的多狀態(tài)存儲器單元進(jìn)行編程的 雙通過技術(shù)的實例。描繪四個狀態(tài)狀態(tài)E (11)、狀態(tài)A (10)、狀態(tài)B (00)和狀態(tài)C (01)。對于狀態(tài)E,兩個頁都存儲"l"，對于狀態(tài)A，下頁存儲"0"，且上頁存儲"l"。 對于狀態(tài)B，兩個頁都存儲"0"。對于狀態(tài)C，下頁存儲"l"，且上頁存儲"0"。注意， 盡管已經(jīng)將特定位圖案分配給所述狀態(tài)中的每一者，但還可分配不同的位圖案。在第一 編程通過中，根據(jù)待編程到下邏輯頁中的位而設(shè)置單元的閾值電壓電平。如果所述位是 邏輯"1"，那么閾值電壓不變，因為其由于早先己經(jīng)被擦除的緣故而處于適當(dāng)?shù)臓顟B(tài)。 然而，如果所述待編程的位是邏輯"0"，那么所述單元的閾值電平增加為狀態(tài)A，如由 箭頭230所示。其結(jié)束第一編程通過。在第二編程通過中，根據(jù)正編程到上邏輯頁中的位來設(shè)置單元的閾值電壓電平。如 果上邏輯頁位將存儲邏輯"1"，那么不發(fā)生編程，因為所述單元處于狀態(tài)E或A中的一 者(視下頁位的編程而定)，狀態(tài)E和A兩者攜帶上頁位"1"。如果上頁位是邏輯"0"， 那么閾值電壓偏移。如果第一通過導(dǎo)致單元保持在擦除狀態(tài)E，那么在第二階段中，對 所述單元進(jìn)行編程，使得閾值電壓增加以處于狀態(tài)C內(nèi)，如由箭頭234所描繪。如果由 于第一編程通過的緣故，單元已經(jīng)被編程到狀態(tài)A中，那么在第二通過中進(jìn)一步對存儲 器單元進(jìn)行編程，使得閾值電壓增加以處于狀態(tài)B內(nèi)，如由箭頭232所描繪。第二通過 的結(jié)果是將單元編程到指定為在不改變下頁的數(shù)據(jù)的情況下，存儲上頁的邏輯"O"的狀 態(tài)中。在一個實施例中， 一種系統(tǒng)可經(jīng)設(shè)置以在足夠的數(shù)據(jù)被寫入以填滿整個頁時執(zhí)行全 序列寫入。如果未針對全頁寫入足夠的數(shù)據(jù)，那么編程過程可用接收到的數(shù)據(jù)對下頁進(jìn) 行編程。當(dāng)接收到隨后的數(shù)據(jù)時，系統(tǒng)將接著對上頁進(jìn)行編程。在又一實施例中，所述 系統(tǒng)可在對下頁進(jìn)行編程的模式下開始寫入，并在隨后接收到足夠的數(shù)據(jù)以填滿整個(或 大部分)字線的存儲器單元時，轉(zhuǎn)換到全序列編程模式。2004年12月14日申請的、發(fā) 明人是Sergy Anatolievich Gorobets和 Yan Li 的題為"Pipelined Programming of Non-Volatile Memories Using Early Data"的第11/013,125號美國專利申請案中揭示此類 實施例的更多細(xì)節(jié)，所述美國專利申請案全文以引用的方式并入本文中。圖9A到圖9C揭示用于對非易失性存儲器進(jìn)行編程的另一過程，其通過以下方式來 減少浮動?xùn)艠O與浮動?xùn)艠O耦合(針對任一特定存儲器單元)在針對先前頁寫入相鄰存儲
器單元之后，相對于特定頁寫入到所述特定存儲器單元。在圖9A到圖9C所教示的過程 的實施方案的一個實例中，非易失性存儲器單元使用四個數(shù)據(jù)狀態(tài)對每個存儲器單元存 儲兩個數(shù)據(jù)位。舉例來說，假定狀態(tài)E是擦除狀態(tài)，且狀態(tài)A、 B和C是編程狀態(tài)。狀 態(tài)E存儲數(shù)據(jù)11。狀態(tài)A存儲數(shù)據(jù)Ol。狀態(tài)B存儲數(shù)據(jù)10。狀態(tài)C存儲數(shù)據(jù)OO。這是 非葛萊編碼的實例，因為兩個位都在鄰近的狀態(tài)A與B之間變化。還可使用將數(shù)據(jù)編碼 到物理數(shù)據(jù)狀態(tài)的其它編碼。每個存儲器單元存儲兩個數(shù)據(jù)頁。出于參考的目的，將這 些數(shù)據(jù)頁稱為上頁和下頁；然而，可給予它們其它稱號。參考圖9過程的狀態(tài)A，上頁 存儲位0，且下頁存儲位l。參考狀態(tài)B，上頁存儲位l，且下頁存儲位0。參考狀態(tài)C， 兩個頁都存儲位數(shù)據(jù)0。圖9的編程過程是兩步驟過程。在第一步驟中，對下頁進(jìn)行編 程。如果下頁保持?jǐn)?shù)據(jù)l，那么存儲器單元狀態(tài)保持在狀態(tài)E。如果所述數(shù)據(jù)待被編程到 0，那么存儲器單元的電壓的閾值升高，使得存儲器單元被編程到狀態(tài)B'。圖9A因此展 示將存儲器單元從狀態(tài)E編程到狀態(tài)B'。圖9A中描繪的狀態(tài)B'是過渡狀態(tài)B;因此， 將檢驗點描繪為Vvb'，其低于Vvb。在一個實施例中，在將存儲器單元從狀態(tài)E編程到狀態(tài)B'之后，其在鄰近字線上的 相鄰存儲器單元將接著相對于其下頁而被編程。在對相鄰存儲器單元進(jìn)行編程之后，浮 動?xùn)艠O與浮動?xùn)艠O耦合效應(yīng)將使考慮中的存儲器單元(其處于狀態(tài)B')的視在閾值電壓 升高。這將具有使?fàn)顟B(tài)B'的閾值電壓分布加寬到如圖9B的閾值電壓分布250所描繪的 閾值電壓分布的效應(yīng)。當(dāng)對上頁進(jìn)行編程時，閾值電壓分布的此視在加寬將被補救。圖9C描繪對上頁進(jìn)行編程的過程。如果存儲器單元處于擦除狀態(tài)E,且上頁將保持 在l，那么存儲器單元將保持在狀態(tài)E下。如果存儲器單元處于狀態(tài)E，且其上頁數(shù)據(jù)將 被編程到0，那么存儲器單元的閾值電壓將升高，使得存儲器單元處于狀態(tài)A。如果存儲 器單元在中間閾值電壓分布250中，且上頁數(shù)據(jù)將保持在1，那么存儲器單元將被編程 到最終狀態(tài)B。如果存儲器單元在中間閾值電壓分布250中，且上頁數(shù)據(jù)將變成數(shù)據(jù)O， 那么存儲器單元的閾值電壓將升高，使得存儲器單元處于狀態(tài)C。圖9A到圖9C所描繪 的過程會減少浮動?xùn)艠O與浮動?xùn)艠O耦合的影響，因為僅相鄰存儲器單元的上頁編程會對 給定存儲器單元的視在閾值電壓產(chǎn)生影響。交替狀態(tài)編碼的實例是當(dāng)上頁數(shù)據(jù)處于1時， 從分布250移動到狀態(tài)C,且當(dāng)上頁數(shù)據(jù)處于O時，移動到狀態(tài)B。盡管圖9A到圖9C 相對于四個數(shù)據(jù)狀態(tài)和兩個數(shù)據(jù)頁提供實例，但圖19A到圖19C所教示的概念可應(yīng)用于 具有四個以上或四個以下狀態(tài)且不同于兩個頁的其它實施方案?？稍?005年4月5曰申 請的題為"Compensating For Coupling During Read Operations Of Non-Volatile Memory"
的第11/099,133號美國專利申請案中找到關(guān)于各種編程方案和浮動?xùn)艠O與浮動?xùn)艠O耦合 的更多細(xì)節(jié)。圖IO提供描述對非易失性存儲器進(jìn)行編程期間的性能實例的表。針對新生裝置(未 使用的)和已經(jīng)執(zhí)行了 10，000個編程循環(huán)的裝置提供數(shù)據(jù)。在一個實施例中，編程循環(huán) 包含編程和擦除(或擦除且接著編程)的動作。在其它實施例中，編程循環(huán)可包含編程 而無擦除。圖10的表展示根據(jù)上文相對于圖8而描述的方法，使用多少編程脈沖(Vpgm) 來將數(shù)據(jù)編程到下頁和上頁。還有用于根據(jù)相對于圖7而描述的方法執(zhí)行全序列編程的 數(shù)據(jù)。在兩種情況下，初始脈沖的量值是16.0伏，且步距是0.3伏。如圖10中所描繪， 用于新生裝置的平均編程時間是800 psec，且用于使用過的裝置的平均編程時間是650 psec。新生裝置需要的編程脈沖大約比循環(huán)過的裝置多3個。另外，在軟編程過程(下 文描述)期間，新生裝置需要更多編程脈沖。為了提高編程過程的速度，而不會不合理地增加過度編程的風(fēng)險，提出在對新生裝 置進(jìn)行編程時使用一組編程參數(shù)，且在對已經(jīng)經(jīng)受某一量的使用的裝置進(jìn)行編程時，使 用另一組編程參數(shù)。在一個實施例中，可通過改變編程信號Vpgm(例如見圖1)的初始編程脈沖的量值， 來用不同編程參數(shù)對新生裝置和使用過的裝置進(jìn)行編程。圖11是描述用于通過隨時間而 改變初始編程脈沖的量值來對非易失性存儲器進(jìn)行編程的過程的一個實施例的流程圖。 在步驟300中，設(shè)置初始編程電壓。gP，裝置確定編程信號Vpgm的第一脈沖的量值。 在圖IIA中描繪的一個實例中，施加到控制柵極的編程電壓的第一脈沖的量值是16.9 v。 每個相繼脈沖的量值與前一脈沖相比增加0.3v。在步驟302中，操作所述裝置持續(xù)N個 循環(huán)，其中事先預(yù)定或在運行中確定數(shù)目N。在步驟304中，在N個循環(huán)之后，Vpgm 的初始編程脈沖的量值減小。在圖11B中所描繪的一個實例中，施加到控制柵極的編程 電壓Vpgm的第一脈沖的量值減小到16.6 v。每個相繼脈沖的量值與前一脈沖相比增加 0.3 v。在步驟306中，操作所述裝置持續(xù)M個循環(huán)(M可以與N相同或不同)，其中事 先或在運行中確定數(shù)目M的量值。在步驟308中，在操作持續(xù)N+M個循環(huán)之后，初始 編程電壓減小到新的值。在圖11C中所描繪的一個實例中，施加到控制柵極的編程電壓 Vpgm的第一脈沖的量值減小到16.3 v。每個相繼脈沖的量值與前一脈沖相比增加0.3 v。 在步驟310中，操作所述裝置持續(xù)額外的P個循環(huán)，其中P的量值事先已知或在運行中 確定。在步驟312中，編程電壓Vpgm的初始脈沖的量值減小。在圖11D中所描繪的一 個實例中，施加到控制柵極的編程電壓Vpgm的第一脈沖的量值減小到16.0 v。每個相 繼脈沖的量值與前一脈沖相比增加0.3v。在步驟314中，用新的初始脈沖對裝置進(jìn)行操 作。減小初始編程脈沖的量值的過程可持續(xù)所需數(shù)目的步驟。圖12提供具有對應(yīng)于圖11的過程的示范性性能量度的表。在一個實施例中，初始 編程脈沖將具有在步驟300中設(shè)置為16.9伏的量值。在1K個編程循環(huán)(步驟302)之后， 初始脈沖的量值將減小到16.6伏(步驟304)。在約3,000個循環(huán)的操作之后，初始脈沖 的量值將降低到16.3伏，且編程電壓將接著以每脈沖0.3伏增加。在10，000個循環(huán)的操 作之后，初始編程脈沖的量值將設(shè)置成16.0伏。對于此方案，用于對下頁進(jìn)行編程的脈 沖的數(shù)目將為10;用于對上頁進(jìn)行編程的脈沖的數(shù)目將為15;且用于對全序列進(jìn)行編程 的脈沖的數(shù)目將為19。編程過程期間的性能在裝置的壽命期間始終是恒定的。新生零件 的編程性能增加，而不會增加過度編程。圖13到圖20提供用于實施與圖11相關(guān)聯(lián)的概念的各個實施例的額外細(xì)節(jié)。除對編 程循環(huán)進(jìn)行計數(shù)(如上文相對于圖12而闡釋)之外，其它實施例包含對執(zhí)行軟編程所需 的軟編程脈沖的數(shù)目進(jìn)行計數(shù)。當(dāng)軟編程脈沖的數(shù)目達(dá)到閾值時，初始編程脈沖的量值 將改變。在另一實施例中，系統(tǒng)將對編程特定循環(huán)期間的編程迭代(或脈沖)的數(shù)目進(jìn) 行計數(shù)。當(dāng)?shù)?或脈沖)的數(shù)目超過閾值時，那么初始編程脈沖的量值將改變。在又 一實施例中，系統(tǒng)可基于讀取過程期間所使用的錯誤校正的量，來決定改變初始量值。 用于調(diào)整編程特征的這些方案中的任一者可在逐區(qū)塊基礎(chǔ)上應(yīng)用在作為一個整體的整個 裝置(例如，整個存儲器陣列)上，或應(yīng)用在存儲器的另一子集上。所述過程可由控制 器、狀態(tài)機、兩者的組合或另一結(jié)構(gòu)來執(zhí)行。圖13是描述對存儲器單元進(jìn)行編程的更多細(xì)節(jié)的流程圖，其中系統(tǒng)對編程循環(huán)的數(shù) 目進(jìn)行計數(shù)，并相應(yīng)地調(diào)整初始編程脈沖的量值?？身憫?yīng)于接收到編程數(shù)據(jù)的請求而執(zhí) 行圖13的過程。在步驟402中，系統(tǒng)將選擇存儲器的適當(dāng)部分來編程。這可包含選擇區(qū) 塊和/或頁和/或扇區(qū)來寫入。在步驟404中，循環(huán)計數(shù)遞增。循環(huán)計數(shù)是編程循環(huán)的數(shù)目 的計數(shù)。循環(huán)計數(shù)可存儲在快閃存儲器陣列、狀態(tài)機、控制器或另一位置中。在一個實 施例中，循環(huán)計數(shù)存儲在與狀態(tài)機相關(guān)聯(lián)的寄存器中。在步驟406處，對存儲器的選定 部分進(jìn)行預(yù)編程，這有利于快閃存儲器的均勻耗損。將選定扇區(qū)或頁中的所有存儲器單 元編程到同一閾值電壓范圍。步驟406是可選步驟。在步驟408處，接著擦除待編程的 所有存儲器單元。舉例來說，步驟408可包含將舊存儲器單元移動到狀態(tài)E (見圖7到 圖9)。在步驟410處，系統(tǒng)執(zhí)行軟編程過程。在擦除過程期間，所述存儲器單元中的一 些存儲器單元的閾值電壓降低到低于分布E (見圖7到圖9)的值。軟編程過程會將類似 于圖1的編程電壓脈沖施加到存儲器單元，使得其閾值電壓將增加到在閾值電壓分布E 內(nèi)。在步驟412中，系統(tǒng)將存取指示初始編程脈沖的量值的旗標(biāo)。舉例來說，使用圖12 的表，如果零件已經(jīng)執(zhí)行了 1，000個循環(huán)，那么初始脈沖的編程脈沖的量值將為16.6伏。 通過合適地對電荷泵進(jìn)行編程，在步驟412處設(shè)置初始值。在步驟414處，編程計數(shù)PC 將被初始地設(shè)置為零。在步驟416中，將編程脈沖施加到適當(dāng)?shù)淖志€。在步驟418中， 對所述字線上的存儲器單元進(jìn)行檢驗，以看其是否已經(jīng)達(dá)到目標(biāo)閾值電壓電平。如果所 有的存儲器單元都己經(jīng)達(dá)到目標(biāo)閾值電壓電平(步驟420)，那么編程過程已在步驟422 中成功地完成(狀態(tài)=通過)。如果不是所有的存儲器單元都已經(jīng)被檢驗，那么在步驟 424中確定編程計數(shù)PC是否小于20。如果編程計數(shù)不小于20，那么編程過程已失敗(步 驟426)。如果編程計數(shù)小于20，那么在步驟428中，編程電壓信號Vpgm的量值針對下 一脈沖遞增步距(例如0.3v)，且編程計數(shù)PC遞增。注意，那些已經(jīng)達(dá)到其目標(biāo)閾值電 壓的存儲器單元不參與當(dāng)前編程循環(huán)的剩余部分的編程。在步驟428之后，圖13的過程 在步驟416處繼續(xù)，且施加下一編程脈沖。圖14是描述遞增循環(huán)計數(shù)和調(diào)整旗標(biāo)的過程的流程圖，所述過程作為圖13的步驟 404的一部分執(zhí)行。在步驟460中，循環(huán)計數(shù)(標(biāo)記為CO)遞增。循環(huán)計數(shù)代表已經(jīng)對 此特定裝置、區(qū)塊等執(zhí)行的編程循環(huán)的數(shù)目。在步驟462中，確定循環(huán)計數(shù)是否小于第 一閾值。第一閾值的一個實例是1,000。如果循環(huán)計數(shù)小于第一閾值，那么在步驟464中， 不對旗標(biāo)作任何變化。旗標(biāo)可以是一組一個或一個以上位，其存儲關(guān)于針對初始編程脈 沖使用哪一量值的指示。在一個實施例中，旗標(biāo)可存儲在快閃存儲器陣列中。在另一實 施例中，旗標(biāo)可存儲在與狀態(tài)機或與控制器相關(guān)聯(lián)的寄存器中。在包含用于開始脈沖的 四個電位量值的實施例中，旗標(biāo)將需要能夠存儲四個值；因此，旗標(biāo)將需要為2個位。 為了便于設(shè)計，可能希望使旗標(biāo)包含一個字節(jié)。如果在步驟462處確定循環(huán)計數(shù)不小于 第一閾值，那么在步驟466中確定循環(huán)計數(shù)是否小于第二閾值。第二閾值的實例是3,000 個循環(huán)。如果循環(huán)計數(shù)小于第二閾值，那么用一指示來重寫所述旗標(biāo)，所述指示將初始 編程脈沖的量值識別為與較少量的新生裝置偏移相關(guān)聯(lián)的量值。舉例來說，當(dāng)裝置超過 第一閾值時，在步驟468處，初始Vpgm (例如16.9伏)減小較小偏移量(0.3伏)達(dá)到 16.6伏。如果在步驟466中確定循環(huán)計數(shù)CO不小于第二閾值，那么在步驟470處確定 循環(huán)計數(shù)是否小于第三閾值。如果循環(huán)計數(shù)小于第三閾值，那么循環(huán)計數(shù)在第二閾值與 第三閾值之間，且系統(tǒng)將用一指示來重寫所述旗標(biāo)，所述指示識別相對于與新生裝置相 關(guān)聯(lián)的初始編程脈沖量值的中間偏移量。舉例來說，初始編程電壓將向下偏移兩個步距 (例如0.6伏)。如果循環(huán)計數(shù)不小于第三閾值，那么新生裝置的初始編程電壓將向下偏 移較大偏移量，其可包含三個步距(例如0.9伏)。因此，在步驟474中，旗標(biāo)指示在圖 12的實例中，初始編程脈沖的量值應(yīng)為16.0伏。在一些實施例中，如果旗標(biāo)的值不改變， 那么旗標(biāo)不需要被重寫。圖14中寫入的旗標(biāo)是在圖13的步驟412中檢查的旗標(biāo)。圖15是描述用于設(shè)置編程信號Vpgm的初始脈沖的量值的過程的流程圖，所述過程 作為圖13的步驟412的一部分而執(zhí)行。在步驟500中，讀取由圖14的過程寫入的旗標(biāo)。 如果旗標(biāo)指示較大偏移量(步驟502)，那么將編程信號Vpgm的初始脈沖的量值設(shè)置為 初始量值減去較大偏移量。使用圖12的實例，與新生裝置相關(guān)聯(lián)的初始編程電壓VpgmO 為16.9伏，且所述較大偏移量為0.9伏；因此，步驟504使初始脈沖的量值偏移到16.0 伏。如果旗標(biāo)不指示較大偏移量(步驟502)，那么系統(tǒng)確定所述旗標(biāo)是否指示中間偏移 量(步驟506)。如果是，那么將第一脈沖的量值設(shè)置為VpgmO (例如16.9v)減去中間 偏移量(例如0.6v)。在圖12的實例中，步驟508會將初始脈沖的量值設(shè)置為16.3伏。 如果旗標(biāo)不指示中間偏移量，那么確定旗標(biāo)是否指示較小偏移量(步驟510)。如果旗標(biāo) 指示較小偏移量，那么在步驟512中，將第一脈沖的量值設(shè)置為VpgmO減去較小偏移量 (例如0.3 v)。如果旗標(biāo)不指示較小偏移量，那么第一脈沖的量值保持在VpgmO (例如 16.9 v)。圖16是描述基于軟編程過程期間的性能來確定初始編程脈沖的量值的實施例的編 程過程的流程圖。圖16的步驟532、 534和536分別類似于圖13的步驟402、 406和408。 圖16的步驟540類似于圖13的步驟412。圖16的步驟542、 544、 546、 548、 550、 552、 554和556類似于圖13的步驟414、 416、 418、 420、 422、 424、 426和428。圖17是描述軟編程和適當(dāng)調(diào)整旗標(biāo)的過程(如圖16的步驟538中所執(zhí)行)的流程 圖。圖17的過程使用類似于圖1的信號的具有增加量值的一組脈沖。因為這是在軟編程 過程中使用的，所以所述信號被稱為Vspgm,且所述脈沖被稱為軟編程脈沖。在圖17的 步驟560中，設(shè)置初始脈沖的量值。在一個實施例中，初始脈沖的量值在軟編程期間約 為14伏。還可使用其它值。另外，將環(huán)路計數(shù)LC設(shè)置為零。在步驟562中，將軟編程 脈沖施加到選定存儲器單元的字線。在步驟564中，執(zhí)行檢驗過程以看存儲器單元的閾 值電壓是否在分布E (見圖7到圖9)內(nèi)。如果不是所有的所檢驗存儲器單元的閾值電壓 都在分布E中，那么軟編程電壓信號Vspgm遞增到下一脈沖，且環(huán)路計數(shù)LC增加1。 在步驟568之后，過程返回到562。步驟562、 564、 566和568的環(huán)路將繼續(xù)，直到所 有存儲器單元都已檢驗，或過程因為系統(tǒng)斷定已出現(xiàn)錯誤而停止為止。舉例來說，系統(tǒng) 可將迭代的數(shù)目限制為不大于20。在20個迭代之后，系統(tǒng)將斷定閾值電壓仍低于閾值 分布E的存儲器單元被損壞，且將使那些存儲器單元不參與正常操作使用。一旦所有的存儲器單元檢驗(步驟566)，過程便將在步驟570處繼續(xù)，且系統(tǒng)將確 定環(huán)路計數(shù)LC是否小于15。如果不是，那么將用不應(yīng)相對于VpgmO作出任何偏移的指 示來寫所述旗標(biāo)。這對應(yīng)于新生裝置。如果環(huán)路計數(shù)小于15，那么在步驟574處，確定 環(huán)路計數(shù)小于13。如果環(huán)路計數(shù)不小于13 (例如LC:13或14)，那么將對旗標(biāo)進(jìn)行寫入 以指示相對于VpgmO的較小偏移量。如果環(huán)路計數(shù)LC小于13，那么在步驟578處，測 試環(huán)路計數(shù)是否小于ll。如果環(huán)路計數(shù)不小于ll，那么在步驟580處，系統(tǒng)將對旗標(biāo)進(jìn) 行寫入以指示應(yīng)使用相對于VpgmO的中間偏移量。如果環(huán)路計數(shù)小于11，那么在旗標(biāo)中 存儲指示，以指示應(yīng)針對初始編程脈沖的量值使用相對于VpgmO的較大偏移量。圖18是描述用于對旗標(biāo)位進(jìn)行寫入的過程的一個實施例的流程圖。此實施例防止旗 標(biāo)增加初始編程脈沖的量值。也就是說， 一旦使用中間偏移量，那么旗標(biāo)將不允許使用 較小偏移量。以此方式，編程信號的初始量值將保持相同或減小，但決不會增加。在其 它實施例中，可使用其它行為。在圖18的步驟600處，確定需要對旗標(biāo)進(jìn)行寫入以指示 相對于Vpgm0的特定偏移量。在一個實施例中，步驟600包含執(zhí)行圖14或圖17的過程。 在步驟602中，確定旗標(biāo)是否已經(jīng)指示偏移了所述量或更大量。如果是，那么在步驟604 處，不對旗標(biāo)進(jìn)行寫入。如果不是，那么對旗標(biāo)進(jìn)行寫入以指示相對于VpgmO的新的偏 移量。圖19是描述用于對非易失性存儲器進(jìn)行編程的過程的一個實施例的流程圖，所述過 程對編程循環(huán)中的迭代的數(shù)目進(jìn)行計數(shù)，以便確定在將來的編程循環(huán)中，如何設(shè)置初始 編程脈沖的量值。圖19的步驟650、 652、 654、 656、 658、 660、 662、 664、 666、 668、 670和672分別與圖13的步驟402、 406、 408、 410、 412、 414、 416、 418、 420、 424、 426和428相同。 一個差異在于在步驟664處的檢驗之后，如果所有的存儲器單元都檢 驗(步驟666)，那么在步驟680中，確定編程計數(shù)PC是否小于9。步驟662、 664、 666、 668和672形成環(huán)路，其連續(xù)地迭代，直到所有的存儲器單元編程或編程計數(shù)達(dá)到20(或 其它實施例中的不同數(shù)目)為止。如果所述環(huán)路的迭代數(shù)目小于9，那么在步驟684中， 旗標(biāo)遞增。如果迭代的數(shù)目不小于9，那么編程過程完成而不改變旗標(biāo)。每當(dāng)旗標(biāo)在步 驟684處遞增時，系統(tǒng)將改變(例如降低)編程信號的初始脈沖的量值。在下一次執(zhí)行 圖19的過程時，在步驟658中檢查所述旗標(biāo)。因此，(例如)如果初始編程電壓脈沖的 量值是16.9伏，那么系統(tǒng)將繼續(xù)使用初始脈沖具有16.9伏的量值的編程電壓信號，直到
對存儲器進(jìn)行編程所需的迭代的數(shù)目小于9為止。 一旦迭代的數(shù)目小于9，旗標(biāo)便將遞 增。在下一次執(zhí)行編程過程時，在步驟658處，系統(tǒng)將看到旗標(biāo)已經(jīng)遞增，且將使初始 編程脈沖的量值的值從16.9向下改變到16.6。這將導(dǎo)致迭代的數(shù)目再次升高。最終，圖 19的過程的迭代數(shù)目將小于9，在此情況下，旗標(biāo)將遞增，且初始脈沖的量值將降低到 16.3，依此類推。注意，在圖19中，步驟680中的值9可改變成其它值。圖20是描述這樣一個基于前一讀取操作期間所檢測到的錯誤的量來確定是否降低 初始編程脈沖的量值的過程的一個實施例的流程圖。響應(yīng)于讀取數(shù)據(jù)的請求而執(zhí)行圖20 的過程。在步驟700中，針對數(shù)據(jù)頁執(zhí)行正常讀取操作。此操作將通過此項技術(shù)中己知 的各種技術(shù)來執(zhí)行。在步驟702中，檢查與讀取數(shù)據(jù)一起存儲的錯誤校正代碼，以看是 否存在任何錯誤。如果沒有錯誤，那么在步驟704中報告所述數(shù)據(jù)。如果有錯誤，那么 在步驟706中，確定所述錯誤是否為可校正。如果所述錯誤是不可校正的，那么在步驟 708處，報告錯誤。如果錯誤是可校正的，那么在步驟710處校正所述錯誤，且在步驟 712處報告所述數(shù)據(jù)。在步驟714處，系統(tǒng)確定錯誤校正的量是否超過閾值。閾值的一 個實例是是否每個扇區(qū)有2個以上位具有錯誤。還可使用其它閾值。如果錯誤超過所述 閾值，那么在步驟718中，旗標(biāo)遞增。如果錯誤未超過所述閾值，那么旗標(biāo)將不遞增。 當(dāng)裝置是新生的時，旗標(biāo)處于零。在旗標(biāo)遞增之后，在下一次執(zhí)行編程過程時，系統(tǒng)將 改變初始編程脈沖的量值。舉例來說，可使用圖13的過程(無步驟404)來進(jìn)行編程。 當(dāng)執(zhí)行步驟412時，將存取旗標(biāo)，且如果所述旗標(biāo)自從最后一次被存取以來已經(jīng)遞增， 那么第一編程脈沖的量值將比先前使用的量值低一個步距。盡管用于改變編程參數(shù)的實例中的許多實例與降低初始編程脈沖的量值有關(guān)，但也 可改變其它參數(shù)。另外，也可使用其它任務(wù)來確定何時降低初始脈沖的量值，或以其它 方式改變編程參數(shù)。在替代實施例中，施加到控制柵極/字線的編程信號可具有不同于具有增加量值的一 組脈沖的波形。已經(jīng)出于說明和描述的目的提供了以上對本發(fā)明的具體描述內(nèi)容。不希望所述具體 描述內(nèi)容是詳盡的或使本發(fā)明限于所揭示的精確形式。根據(jù)上文的教示，許多修改和改 變是可能的。選擇所描述的實施例是為了最好地闡釋本發(fā)明的原理和其實際應(yīng)用，從而 使所屬領(lǐng)域的技術(shù)人員能夠在適合于預(yù)期的特定用途的各個實施例中且通過適合于預(yù)期 的特定用途的各種修改來最好地利用本發(fā)明。希望本發(fā)明的范圍由所附權(quán)利要求書界定。
權(quán)利要求
1.一種用于操作非易失性存儲設(shè)備的方法，其包括在第一周期期間，使用第一組一個或一個以上編程參數(shù)對一組非易失性存儲元件進(jìn)行編程；以及在第二周期期間，使用第二組一個或一個以上編程參數(shù)對所述組非易失性存儲元件進(jìn)行編程。
2. 根據(jù)權(quán)利要求l所述的方法，其中所述第一周期是第一時間周期；且所述第二周期是在所述第一時間周期之后的第二時間周期。
3. 根據(jù)權(quán)利要求l所述的方法，其中所述第一時間周期與尚未大量使用的裝置相關(guān)聯(lián)；且 所述第二時間周期與在閾值使用量之后的所述裝置相關(guān)聯(lián)。
4. 一種用于操作非易失性存儲設(shè)備的方法，其包括在第一周期期間，使用具有第一初始值的增加編程信號對一組非易失性存儲元件 進(jìn)行編程；以及在第二周期期間，使用具有第二初始值的增加編程信號對所述組非易失性存儲元 件進(jìn)行編程，所述第二周期在所述第一周期之后，所述第二初始值與所述第一初始 值不同。
5. 根據(jù)權(quán)利要求4所述的方法，其中所述第一初始值是第一電壓；所述第二初始值是小于所述第一電壓的第二電壓；且 所述編程信號是具有增加量值的一系列電壓脈沖。
6. 根據(jù)權(quán)利要求4所述的方法，其進(jìn)一步包括.-在第三周期期間，使用具有第三初始值的增加編程信號對所述組非易失性存儲元件進(jìn)行編程，所述第三周期在所述第二周期之后，所述第三初始值與所述第二初始 值不同。
7. 根據(jù)權(quán)利要求4所述的方法，其中-所述第一周期與編程循環(huán)的數(shù)目有關(guān)。
8. 根據(jù)權(quán)利要求4所述的方法，其中所述組非易失性存儲元件是非易失性存儲元件區(qū)塊。
9. 根據(jù)權(quán)利要求4所述的方法，其中所述組非易失性存儲元件是整個非易失性存儲元件陣列。
10. 根據(jù)權(quán)利要求4所述的方法，其進(jìn)一步包括測試所述組非易失性存儲元件是否已經(jīng)經(jīng)受預(yù)定數(shù)目的編程循環(huán)；存儲所述組非易失性存儲元件是否已經(jīng)經(jīng)受所述預(yù)定數(shù)目的編程循環(huán)的指示；接收編程數(shù)據(jù)的請求；響應(yīng)于所述請求而讀取所述指示；如果所述指示指示所述組非易失性存儲元件尚未經(jīng)受所述預(yù)定數(shù)目的編程循環(huán)， 那么執(zhí)行所述在所述第一周期期間，使用具有所述第一初始值的所述增加編程信 號，對所述組非易失性存儲元件進(jìn)行編程；以及如果所述指示指示所述組非易失性存儲元件已經(jīng)經(jīng)受所述預(yù)定數(shù)目的編程循環(huán)， 那么執(zhí)行所述在所述第二周期期間，使用具有第二第一初始值的所述增加編程信 號，對所述組非易失性存儲元件進(jìn)行編程。
11. 根據(jù)權(quán)利要求4所述的方法，其進(jìn)一步包括接收編程數(shù)據(jù)的請求；響應(yīng)于所述請求而擦除所述組非易失性存儲元件； 在所述擦除之后，對所述組非易失性存儲元件進(jìn)行軟編程；以及 基于所使用的軟編程的量而設(shè)置指示符，其中如果所述指示符指示第一軟編程 量，那么使用具有所述第一初始值的所述增加編程信號來執(zhí)行所述第一周期期間的 對所述組非易失性存儲元件進(jìn)行的所述編程，且如果所述指示指示第一軟編程量， 那么使用具有第二第一初始值的所述增加編程信號來執(zhí)行所述第二周期期間的對 所述組非易失性存儲元件進(jìn)行的所述編程。
12. 根據(jù)權(quán)利要求4所述的方法，其中所述在所述第一周期期間對所述組非易失性存儲 元件進(jìn)行編程包含將編程脈沖施加到所述組非易失性存儲元件的至少一子集，直到所述編程完成為 止；以及確定所述編程脈沖是否達(dá)到閾值，如果所述編程脈沖達(dá)到所述閾值，那么所述第 一周期結(jié)束，且所述第二周期開始。
13. 根據(jù)權(quán)利要求12所述的方法，其中所述閾值是編程脈沖的預(yù)定數(shù)目。
14. 根據(jù)權(quán)利要求4所述的方法，其進(jìn)一步包括從所述組非易失性存儲元件讀取數(shù)據(jù)； 確定所述數(shù)據(jù)中存在錯誤以及確定所述錯誤是否滿足閾值等級，如果所述錯誤滿足所述閾值，那么所述第一周 期結(jié)束，且所述第二周期開始。
15. 根據(jù)權(quán)利要求14所述的方法，其中如果兩個或兩個以上位具有錯誤，那么所述錯誤滿足所述閾值。
16. 根據(jù)權(quán)利要求4所述的方法，其中所述組非易失性存儲元件是快閃存儲器元件。
17. —種用于操作非易失性存儲設(shè)備的方法，其包括接收編程數(shù)據(jù)的請求；讀取一組非易失性存儲元件的使用率指示，使用編程信號對所述組非易失性存儲元件進(jìn)行編程，所述編程信號具有開始值；如果所述使用率指示指示第一閾值使用率量，那么改變所述開始值；以及 使用具有所述初始值的所述編程信號對所述組非易失性存儲元件進(jìn)行編程。
18. 根據(jù)權(quán)利要求17所述的方法，其中所述編程信號包含一組具有升高量值的脈沖；以及 所述初始值與第一脈沖的量值有關(guān)。
19. 根據(jù)權(quán)利要求n所述的方法，其中所述組非易失性存儲元件是快閃存儲器元件。
20. 根據(jù)權(quán)利要求17所述的方法，其中所述指示存儲在所述組非易失性存儲元件中。
21. 根據(jù)權(quán)利要求n所述的方法，其中所述指示存儲在所述組非易失性存儲元件的控制器中。
22. 根據(jù)權(quán)利要求17所述的方法，其中所述指示存儲在所述組非易失性存儲元件的狀態(tài)機中；且所述使用率指示對應(yīng)于編程操作的數(shù)目。
23. 根據(jù)權(quán)利要求17所述的方法，其進(jìn)一步包括擦除所述組非易失性存儲元件-,對所述組非易失性存儲元件的至少一子集進(jìn)行軟編程；以及 基于所執(zhí)行的所述軟編程的量來設(shè)置所述指示。
24. 根據(jù)權(quán)利要求23所述的方法，其中所述指示是由一個或一個以上位表示的旗標(biāo)；以及所述設(shè)置所述指示改變所述旗標(biāo)是所述軟編程需要多于預(yù)定數(shù)目的迭代。
25. 根據(jù)權(quán)利要求n所述的方法，其進(jìn)一步包括基于所述編程步驟是否需要預(yù)定數(shù)目的迭代來設(shè)置所述指示。
26. 根據(jù)權(quán)利要求17所述的方法，其進(jìn)一步包括-接收讀取數(shù)據(jù)的請求； 確定所述數(shù)據(jù)中存在錯誤；以及 基于所述錯誤是否滿足閾值等級來設(shè)置所述指示。
27. 根據(jù)權(quán)利要求17所述的方法，其中所述改變所述開始值由降低所述開始值組成。
28. —種非易失性存儲系統(tǒng)，其包括非易失性存儲元件；以及一個或一個以上管理電路，其與所述非易失性存儲元件通信，所述一個或一個以 上管理電路接收編程數(shù)據(jù)的請求，所述一個或一個以上管理電路響應(yīng)于所述請求， 在所述非易失性存儲元件的使用率指示指示第一使用率時，使用具有第一開始值的 編程信號對所述非易失性存儲元件進(jìn)行編程，且在所述使用率指示指示第二使用率 時，使用具有第二開始值的編程信號對所述非易失性存儲元件進(jìn)行編程。
29. 根據(jù)權(quán)利要求28所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上管理電路響應(yīng)于所述請求而讀取所述使用率指示；且 所述一個或一個以上管理電路響應(yīng)于所述非易失性存儲系統(tǒng)的預(yù)界定操作而更 新所述使用率指示。
30. 根據(jù)權(quán)利要求29所述的非易失性存儲系統(tǒng)，其中所述使用率指示對應(yīng)于編程循環(huán)的數(shù)目。
31. 根據(jù)權(quán)利要求28所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上管理電路擦除所述非易失性存儲元件，并在所述擦除之后， 對所述非易失性存儲元件進(jìn)行軟編程，且如果所述軟編程需要閾值數(shù)目個迭代，那么所述一個或一個以上管理電路將所述 使用率指示從指示所述第一使用率改變成指示所述第二使用率。
32. 根據(jù)權(quán)利要求28所述的非易失性存儲系統(tǒng)，其中如果所述特定編程循環(huán)需要閾值數(shù)目個迭代，那么所述一個或一個以上管理電路 將所述使用率指示從指示所述第一使用率改變成指示所述第二使用率。
33. 根據(jù)權(quán)利要求28所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上管理電路從所述非易失性存儲元件讀取數(shù)據(jù)，并確定所述數(shù) 據(jù)中是否存在任何錯誤；且如果所述數(shù)據(jù)包含多于預(yù)定量的錯誤，那么所述一個或一個以上管理電路將所述 使用率指示從指示所述第一使用率改變成指示所述第二使用率。
34. 根據(jù)權(quán)利要求28所述的非易失性存儲系統(tǒng)，其中如果所述使用率指示指示第三使用率，那么所述一個或一個以上管理電路使用具 有第三開始值的編程信號對所述非易失性存儲元件進(jìn)行編程。
35. 根據(jù)權(quán)利要求28所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上非易失性存儲元件是非易失性存儲元件區(qū)塊。
36. 根據(jù)權(quán)利要求28所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上非易失性存儲元件是包含多個區(qū)塊的快閃存儲器裝置陣列。
37. 根據(jù)權(quán)利要求28所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上非易失性存儲元件是快閃存儲器裝置。
38. 根據(jù)權(quán)利要求28所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上管理電路包含狀態(tài)機、解碼器、讀出電路和控制器中的一者 或一者以上；且所述非易失性存儲元件是快閃存儲器裝置陣列的一部分，所述快閃存儲器裝置陣 列包含字線和位線。
39. —種非易失性存儲系統(tǒng)，其包括非易失性存儲元件；以及一個或一個以上管理電路，其與所述非易失性存儲元件通信，所述一個或一個以 上管理電路在第一組編程循環(huán)期間，使用第一開始編程信號值對所述非易失性存儲 元件進(jìn)行編程，所述一個或一個以上管理電路在第二組編程循環(huán)期間，使用第二開 始編程信號值對所述組非易失性存儲元件進(jìn)行編程，所述第一開始編程信號值與所 述第二開始編程信號值不同，所述第二組編程循環(huán)在所述第一組編程循環(huán)之后。
40. 根據(jù)權(quán)利要求39所述的非易失性存儲系統(tǒng)，其中所述第一開始編程電壓對應(yīng)于具有增加量值的一系列脈沖的第一脈沖的量值。
41. 根據(jù)權(quán)利要求39所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上管理電路確定所述第一組編程循環(huán)已經(jīng)完成，且響應(yīng)于預(yù)定 數(shù)目的編程循環(huán)被執(zhí)行，而開始所述第二組編程循環(huán)。
42. 根據(jù)權(quán)利要求39所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上管理電路確定所述第一組編程循環(huán)己經(jīng)完成，且響應(yīng)于特定 編程循環(huán)的閾值迭代數(shù)量，而開始所述第二組編程循環(huán)。
43. 根據(jù)權(quán)利要求39所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上管理電路擦除所述非易失性存儲元件；在擦除所述非易失性存儲元件之后，所述一個或一個以上管理電路對所述非易失 性存儲元件執(zhí)行軟編程；且所述一個或一個以上管理電路確定所述第一組編程循環(huán)已經(jīng)完成，且響應(yīng)于所述 軟編程的閾值迭代數(shù)量，而開始所述第二組編程循環(huán)。
44. 根據(jù)權(quán)利要求39所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上管理電路從所述非易失性存儲元件讀取數(shù)據(jù)； 所述一個或一個以上管理電路在所述數(shù)據(jù)中發(fā)現(xiàn)錯誤；且所述一個或一個以上管理電路確定所述第一組編程循環(huán)已經(jīng)完成，且響應(yīng)于所述 數(shù)據(jù)中的閾值錯誤量，而開始所述第二組編程循環(huán)。
45. 根據(jù)權(quán)利要求39所述的非易失性存儲系統(tǒng)，其中所述非易失性存儲元件包含快閃存儲器。
46. —種快閃存儲器系統(tǒng)，其包括快閃存儲器元件；以及一個或一個以上管理電路，其與所述快閃存儲器元件通信，所述一個或一個以上 管理電路使用在電壓方面隨時間而從第一電壓増加的編程信號對所述快閃元件進(jìn) 行編程，且所述一個或一個以上管理電路隨后使用在電壓方面隨時間而從第二電壓 增加的編程信號對所述快閃存儲器元件進(jìn)行編程，所述第二電壓小于所述第一電 壓。
47. 根據(jù)權(quán)利要求46所述的非易失性存儲系統(tǒng)，其中所述一個或一個以上管理電路在針對所述快閃存儲器系統(tǒng)檢測到預(yù)界定的使用 率條件之后，開始使用在電壓方面隨時間而從第二電壓增加的所述編程信號。
48. 根據(jù)權(quán)利要求47所述的非易失性存儲系統(tǒng)，其中所述預(yù)界定使用率條件通過以下操作中的任一者來檢測對編程循環(huán)進(jìn)行計數(shù)、對編程循環(huán)的迭代進(jìn)行計數(shù)、對軟編程循環(huán)的迭代進(jìn)行計數(shù)以及對錯誤進(jìn)行計數(shù)。
全文摘要
本發(fā)明揭示一種用于對非易失性存儲設(shè)備進(jìn)行編程的系統(tǒng)，其用于通過將開始編程電壓設(shè)置為用于新生零件的第一電平，且在存儲器被循環(huán)時調(diào)整所述開始編程電壓，來改進(jìn)性能。舉例來說，所述系統(tǒng)在第一周期期間，使用具有第一初始值的增加編程信號來對一組非易失性存儲元件進(jìn)行編程，且隨后在第二周期期間，使用具有第二初始值的增加編程信號來對所述組非易失性存儲元件進(jìn)行編程，其中所述第二周期在所述第一周期之后，且所述第二初始值與所述第一初始值不同。
文檔編號G11C16/10GK101213613SQ200680019739
公開日2008年7月2日 申請日期2006年5月26日 優(yōu)先權(quán)日2005年6月3日
發(fā)明者杰弗里·W·盧策 申請人:桑迪士克股份有限公司