專利名稱：半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及可改寫數(shù)據(jù)的半導(dǎo)體存儲(chǔ)裝置、順序存取的半導(dǎo)體存儲(chǔ)裝 置以及針對(duì)順序存取的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫入控制方法。
背景技術(shù)：
EEPROM、或閃速ROM等可改寫數(shù)據(jù)的半導(dǎo)體存儲(chǔ)裝置多被用作各 種電子設(shè)備的存儲(chǔ)裝置。在電子設(shè)備中，有時(shí)希望以如下方式來使用這種 半導(dǎo)體存儲(chǔ)裝置，即對(duì)滿足預(yù)先確定的數(shù)據(jù)條件的輸入數(shù)據(jù)的改寫不作 限制，但對(duì)不滿足該數(shù)據(jù)條件的輸入數(shù)據(jù)的改寫進(jìn)行限制。例如，可考慮 設(shè)定"只有在改寫數(shù)據(jù)大于半導(dǎo)體存儲(chǔ)裝置中存儲(chǔ)的數(shù)據(jù)(稱為"被改寫 數(shù)據(jù)")時(shí)才執(zhí)行改寫"的條件、或者"只有在改寫數(shù)據(jù)小于半導(dǎo)體存儲(chǔ) 裝置中存儲(chǔ)的數(shù)據(jù)(稱為"被改寫數(shù)據(jù)")時(shí)才執(zhí)行改寫"的條件。
然而，以往可改寫的半導(dǎo)體存儲(chǔ)裝置不具有限制數(shù)據(jù)的改寫的系統(tǒng)， 只要滿足用于改寫數(shù)據(jù)的規(guī)定的順序就可對(duì)存儲(chǔ)的數(shù)據(jù)進(jìn)行改寫，因此， 無法適用于如上所述數(shù)據(jù)條件下的改寫。
作為對(duì)存儲(chǔ)裝置的數(shù)據(jù)寫入進(jìn)行控制的技術(shù)，例如公知的有在存儲(chǔ)裝 置的外部設(shè)置針對(duì)存儲(chǔ)裝置的寫入禁止裝置?；蛘?，公知的還有如下技
術(shù)，即當(dāng)使用存儲(chǔ)裝置時(shí)，通過在存儲(chǔ)裝置的位于數(shù)據(jù)保存區(qū)域之后的
地址中寫入用于表示不允許對(duì)數(shù)據(jù)保存區(qū)域進(jìn)行寫入的信息來禁止對(duì)數(shù)據(jù) 保存區(qū)域進(jìn)行寫入。
此外，公知的還有對(duì)于存儲(chǔ)陣列的數(shù)據(jù)單元只允許順序存取的半導(dǎo)體
存儲(chǔ)裝置、例如EEPROM。這種半導(dǎo)體存儲(chǔ)裝置因?yàn)楸容^便宜，所以被用 作用于保持與耗材的余量或者消耗量相關(guān)的數(shù)據(jù)的存儲(chǔ)裝置。在這里，由 于耗材隨著使用而減少，因而，當(dāng)用于更新的數(shù)據(jù)、即寫入存儲(chǔ)陣列中的 數(shù)據(jù)是與耗材有關(guān)的數(shù)據(jù)時(shí)，寫入的數(shù)據(jù)的值必須是比存儲(chǔ)陣列中已保存的現(xiàn)有數(shù)據(jù)的值大的值。另一方面，當(dāng)寫入存儲(chǔ)陣列中的數(shù)據(jù)是與余量有 關(guān)的數(shù)據(jù)時(shí)，寫入的數(shù)據(jù)的值必須是比存儲(chǔ)陣列中已保存的現(xiàn)有數(shù)據(jù)的值 小的值。

發(fā)明內(nèi)容
但是，例如存在向半導(dǎo)體存儲(chǔ)裝置輸入的數(shù)據(jù)在傳輸過程中發(fā)生數(shù)據(jù) 變化的情況，在這種情況下，即便在半導(dǎo)體存儲(chǔ)裝置中正常地進(jìn)行了數(shù)據(jù) 的改寫，在半導(dǎo)體存儲(chǔ)裝置中也將存儲(chǔ)錯(cuò)誤的數(shù)據(jù)。g卩，例如在數(shù)據(jù)具有 增大的特性的情況下，有可能對(duì)半導(dǎo)體存儲(chǔ)裝置寫入了其值比現(xiàn)有數(shù)據(jù)小 的數(shù)據(jù)。這里，在為了制止或防止利用耗材的裝置受損或出故障而使用與 耗材的余量或消耗量有關(guān)的數(shù)據(jù)的情況下，當(dāng)與耗材的余量或消耗量有關(guān) 的數(shù)據(jù)向原來的增減特性相反的方向發(fā)生變化時(shí)，利用耗材的裝置有時(shí)就 會(huì)發(fā)生故障。
本發(fā)明就是為了解決上述問題而作出的，其目的在于，在半導(dǎo)體存儲(chǔ) 裝置中限制與寫入數(shù)據(jù)所具有的增減特性相反的值的數(shù)據(jù)的寫入。本發(fā)明 的目的還在于，在半導(dǎo)體存儲(chǔ)裝置中禁止不滿足規(guī)定的數(shù)據(jù)條件的輸入數(shù) 據(jù)的寫入。
為了解決上述問題，本發(fā)明的第一方面提供一種半導(dǎo)體存儲(chǔ)裝置。本 發(fā)明第一方面涉及的半導(dǎo)體存儲(chǔ)裝置包括順序存取的非易失性的存儲(chǔ)陣 列，具有規(guī)定的地址單位的寫入限制保存地址，該寫入限制保存地址保存 具有值增大的特性的數(shù)據(jù)；寫入數(shù)據(jù)保持模塊，以規(guī)定的地址單位保持應(yīng) 寫入所述寫入限制保存地址中的寫入數(shù)據(jù)；數(shù)據(jù)寫入模塊，以所述規(guī)定的
地址單位向所述寫入限制保存地址寫入所述保持的寫入數(shù)據(jù)；讀出模塊， 讀出保存于所述存儲(chǔ)陣列的所述寫入限制保存地址中的現(xiàn)有數(shù)據(jù)；判定模 塊，判定所述保持的寫入數(shù)據(jù)的值是否為比所述讀出的現(xiàn)有數(shù)據(jù)的值小的 值；以及控制部，當(dāng)所述寫入數(shù)據(jù)的值小于所述現(xiàn)有數(shù)據(jù)的值時(shí)，不執(zhí)行 由所述寫入模塊對(duì)所述存儲(chǔ)陣列的所述寫入限制保存地址進(jìn)行的所述寫入 數(shù)據(jù)的寫入。
在本發(fā)明第一方面涉及的半導(dǎo)體存儲(chǔ)裝置中，所述控制部也可以在所
述寫入數(shù)據(jù)的值為所述現(xiàn)有數(shù)據(jù)的值以上時(shí)，執(zhí)行對(duì)所述寫入限制保存地 址的所述寫入數(shù)據(jù)的寫入。
根據(jù)本發(fā)明第一方面涉及的半導(dǎo)體存儲(chǔ)裝置，判定模塊判斷所保持的 寫入數(shù)據(jù)的值是否為比讀出的現(xiàn)有數(shù)據(jù)的值小的值，當(dāng)寫入數(shù)據(jù)的值為現(xiàn) 有數(shù)據(jù)的值以上時(shí)，控制部通過寫入模塊來執(zhí)行對(duì)存儲(chǔ)陣列的寫入限制保 存地址的寫入數(shù)據(jù)的寫入。此外，當(dāng)寫入數(shù)據(jù)的值小于現(xiàn)有數(shù)據(jù)的值時(shí)， 控制部不執(zhí)行對(duì)寫入限制保存地址的寫入數(shù)據(jù)的寫入。從而，能夠限制與 值增大的寫入數(shù)據(jù)的特性相反的值的數(shù)據(jù)的寫入。
在本發(fā)明第一方面涉及的半導(dǎo)體存儲(chǔ)裝置中，也可以如下當(dāng)所述寫 入限制保存地址數(shù)為所述規(guī)定的地址單位的n倍(n為自然數(shù))時(shí)，所述 判定模塊按每個(gè)所述規(guī)定的地址單位，判定所述寫入數(shù)據(jù)的值是否小于所 述現(xiàn)有數(shù)據(jù)的值，當(dāng)在所述寫入限制保存地址的任一地址中所述寫入數(shù)據(jù) 的值小于所述現(xiàn)有數(shù)據(jù)的值時(shí)，所述控制部不對(duì)所述存儲(chǔ)陣列的所有的所 述寫入限制保存地址執(zhí)行通過所述寫入模塊的所述寫入數(shù)據(jù)的寫入。
在本發(fā)明第一方面涉及的半導(dǎo)體存儲(chǔ)裝置中，所述控制部也可以在所 有的所述寫入限制保存地址中所述寫入數(shù)據(jù)的值為所述現(xiàn)有數(shù)據(jù)的值以上 時(shí)，對(duì)所述所有的所述寫入限制保存地址執(zhí)行所述寫入數(shù)據(jù)的寫入。
在以上的情況下，當(dāng)在半導(dǎo)體存儲(chǔ)裝置中具備多個(gè)寫入限制保存地址 時(shí)，能夠在所有的限制保存地址中限制與值增大的寫入數(shù)據(jù)的特性相反的 值的數(shù)據(jù)的寫入。
在本發(fā)明第一方面涉及的半導(dǎo)體存儲(chǔ)裝置中，也可以如下每當(dāng)由所 述讀出模塊每次1個(gè)地址地讀出所述現(xiàn)有數(shù)據(jù)時(shí)，所述判定模塊從所述寫 入數(shù)據(jù)保持模塊每次1個(gè)地址地讀出所述寫入數(shù)據(jù)，并判定所述寫入數(shù)據(jù) 的值是否為比所述讀出的現(xiàn)有數(shù)據(jù)的值小的值。在此情況下，不需要用于 保存讀出的現(xiàn)有數(shù)據(jù)的結(jié)構(gòu)，就能夠判定寫入數(shù)據(jù)的值是否為比讀出的現(xiàn) 有數(shù)據(jù)的值小的值。
在本發(fā)明第一方面涉及的半導(dǎo)體存儲(chǔ)裝置中，所述判定模塊也可以利 用由所述讀出模塊每次1個(gè)地址地讀出的所述規(guī)定地址單位的現(xiàn)有數(shù)據(jù)、 和保持于所述寫入數(shù)據(jù)保持模塊中的所述規(guī)定地址單位的寫入數(shù)據(jù)，來判定所述寫入數(shù)據(jù)的值是否為比所述讀出的現(xiàn)有數(shù)據(jù)的值小的值。在此情況 下，能夠以規(guī)定的地址單位集中判定寫入數(shù)據(jù)的值是否為比讀出的現(xiàn)有數(shù) 據(jù)的值小的值。
在本發(fā)明第一方面涉及的半導(dǎo)體存儲(chǔ)裝置中，也可以在所述存儲(chǔ)陣列 的寫入限制保存地址中從最高的位依次保存數(shù)據(jù)，并且所述數(shù)據(jù)寫入模塊 從最高的位依次執(zhí)行對(duì)所述存儲(chǔ)陣列的數(shù)據(jù)寫入。在此情況下，能夠更迅 速地執(zhí)行寫入數(shù)據(jù)的值是否為比讀出的現(xiàn)有數(shù)據(jù)的值小的值的判定。
當(dāng)被寫入的數(shù)據(jù)的特性具有值減少的特性時(shí)，本發(fā)明第一方面涉及的 半導(dǎo)體存儲(chǔ)裝置也可以包括順序存取的非易失性的存儲(chǔ)陣列，具有規(guī)定 的地址單位的寫入限制保存地址，該寫入限制保存地址保存具有值減少的 特性的數(shù)據(jù)；寫入數(shù)據(jù)保持模塊，以規(guī)定的地址單位保持應(yīng)寫入所述寫入 限制保存地址中的寫入數(shù)據(jù)；數(shù)據(jù)寫入模塊，以所述規(guī)定的地址單位向所
述寫入限制保存地址寫入所述保持的寫入數(shù)據(jù)；讀出模塊，讀出保存于所 述存儲(chǔ)陣列的所述寫入限制保存地址中的現(xiàn)有數(shù)據(jù)；判定模塊，判定所述 保持的寫入數(shù)據(jù)的值是否為比所述讀出的現(xiàn)有數(shù)據(jù)的值大的值；以及控制 部，當(dāng)所述寫入數(shù)據(jù)的值為比所述現(xiàn)有數(shù)據(jù)的值大的值時(shí)，不執(zhí)行由所述 寫入模塊對(duì)所述存儲(chǔ)陣列的所述寫入限制保存地址進(jìn)行的所述寫入數(shù)據(jù)的 寫入。
此外，所述控制部也可以在所述寫入數(shù)據(jù)的值為所述現(xiàn)有數(shù)據(jù)的值以 下時(shí)，執(zhí)行對(duì)所述寫入限制保存地址的所述寫入數(shù)據(jù)的寫入。
當(dāng)被寫入的數(shù)據(jù)的特性具有值減少的特性時(shí)，本發(fā)明第一方面涉及的 半導(dǎo)體存儲(chǔ)裝置通過判定模塊來判定保持的寫入數(shù)據(jù)的值是否為比讀出的 現(xiàn)有數(shù)據(jù)的值大的值，當(dāng)寫入數(shù)據(jù)的值為現(xiàn)有數(shù)據(jù)的值以下時(shí)，控制部通 過寫入模塊來執(zhí)行對(duì)存儲(chǔ)陣列的寫入限制保存地址的寫入數(shù)據(jù)的寫入。此 外，當(dāng)寫入數(shù)據(jù)的值大于現(xiàn)有數(shù)據(jù)的值時(shí)，不執(zhí)行對(duì)寫入限制保存地址的 寫入數(shù)據(jù)的寫入，因此能夠限制與值減少的寫入數(shù)據(jù)的特性相反的值的數(shù) 據(jù)的寫入。
本發(fā)明第二方面提供一種將具有值增大的特性的數(shù)據(jù)存儲(chǔ)為可改寫的 數(shù)據(jù)的半導(dǎo)體存儲(chǔ)裝置。本發(fā)明第二方面涉及的半導(dǎo)體存儲(chǔ)裝置包括順
序存取非易失性的存儲(chǔ)陣列，該存儲(chǔ)陣列具有保存所述可改寫的數(shù)據(jù)的寫 入限制行，該寫入限制行在1行中具有8個(gè)保存1位數(shù)據(jù)的數(shù)據(jù)單元；數(shù) 據(jù)接收模塊，接收應(yīng)寫入所述存儲(chǔ)陣列的所述寫入限制行中的成倍于8位 的寫入數(shù)據(jù)；寫入數(shù)據(jù)保持模塊，保持所述接收的寫入數(shù)據(jù)中的8位的寫
入數(shù)據(jù)；數(shù)據(jù)寫入模塊，以8位單位向所述寫入限制行寫入所述保持的8 位的寫入數(shù)據(jù)；讀出模塊，讀出保存于所述存儲(chǔ)陣列的所述寫入限制行的 數(shù)據(jù)單元中的現(xiàn)有數(shù)據(jù)；判定模塊，按每8位單位的寫入數(shù)據(jù)，判定所述 寫入數(shù)據(jù)的值是否為所述讀出的現(xiàn)有數(shù)據(jù)的值以上的值；以及控制部，當(dāng) 在8位單位的寫入數(shù)據(jù)的任一個(gè)中所述寫入數(shù)據(jù)的值小于現(xiàn)有數(shù)據(jù)的值 時(shí)，不執(zhí)行由所述寫入模塊對(duì)所述寫入限制行的所有的對(duì)象數(shù)據(jù)單元進(jìn)行 的所述寫入數(shù)據(jù)的寫入。
在本發(fā)明第二方面涉及的半導(dǎo)體存儲(chǔ)裝置中，所述控制部也可以在所 有所述8位單位的寫入數(shù)據(jù)中所述寫入數(shù)據(jù)的值為所述現(xiàn)有數(shù)據(jù)的值以上 時(shí)，對(duì)所述寫入限制行的所有的對(duì)象數(shù)據(jù)單元執(zhí)行所述寫入數(shù)據(jù)的寫入。
根據(jù)本發(fā)明第二方面涉及的半導(dǎo)體存儲(chǔ)裝置，判定模塊按每8位單位 的寫入數(shù)據(jù)判定寫入數(shù)據(jù)的值是否為比讀出的現(xiàn)有數(shù)據(jù)的值小的值，當(dāng)在 所有8位單位的寫入數(shù)據(jù)中寫入數(shù)據(jù)的值為讀出的現(xiàn)有數(shù)據(jù)的值以上時(shí)， 通過寫入數(shù)據(jù)模塊對(duì)寫入限制行的所有的對(duì)象數(shù)據(jù)單元進(jìn)行寫入數(shù)據(jù)的寫 入。此外，當(dāng)在8位單位的寫入數(shù)據(jù)的任一個(gè)中寫入數(shù)據(jù)的值小于現(xiàn)有數(shù) 據(jù)的值時(shí)，控制部不執(zhí)行對(duì)寫入限制行的所有的對(duì)象數(shù)據(jù)單元的寫入數(shù)據(jù) 的寫入。從而，能夠限制與值增大的寫入數(shù)據(jù)的特性相反的值的數(shù)據(jù)的寫 入。
在本發(fā)明第二方面涉及的半導(dǎo)體存儲(chǔ)裝置中，也可以如下每當(dāng)由所 述讀出模塊每次1位地讀出所述現(xiàn)有數(shù)據(jù)時(shí)，所述判定模塊從所述寫入數(shù) 據(jù)保持模塊每次1位地讀出所述寫入數(shù)據(jù)，并判定所述寫入數(shù)據(jù)的值是否 為比所述讀出的現(xiàn)有數(shù)據(jù)的值小的值。在此情況下，不需要用于保存讀出 的現(xiàn)有數(shù)據(jù)的結(jié)構(gòu)，就能夠判定寫入數(shù)據(jù)的值是否為比讀出的現(xiàn)有數(shù)據(jù)的 值小的值。
在本發(fā)明第二方面涉及的半導(dǎo)體存儲(chǔ)裝置中，也可以如下所述判定 模塊利用由所述讀出模塊每次1位地讀出的所述成倍于8位的現(xiàn)有數(shù)據(jù)、 和保持于所述寫入數(shù)據(jù)保持模塊中的所述8位的寫入數(shù)據(jù)，來判定所述寫 入數(shù)據(jù)的值是否為比所述讀出的現(xiàn)有數(shù)據(jù)的值小的值。在此情況下，能夠 以8位單位集中判定寫入數(shù)據(jù)的值是否為比讀出的現(xiàn)有數(shù)據(jù)的值小的值。
在本發(fā)明第二方面涉及的半導(dǎo)體存儲(chǔ)裝置中，也可以在所述寫入限制 行的數(shù)據(jù)單元中，從最高的位依次保存數(shù)據(jù)，并且所述數(shù)據(jù)寫入模塊從最 高的位依次執(zhí)行對(duì)所述存儲(chǔ)陣列的數(shù)據(jù)寫入。在此情況下，能夠更迅速地 執(zhí)行寫入數(shù)據(jù)的值是否為比讀出的現(xiàn)有數(shù)據(jù)的值小的值的判定。
當(dāng)被寫入的數(shù)據(jù)的特性具有值減少的特性時(shí)，本發(fā)明第二方面涉及的 半導(dǎo)體存儲(chǔ)裝置也可以包括順序存取的非易失性的存儲(chǔ)陣列，該存儲(chǔ)陣 列具有保存所述可改寫的數(shù)據(jù)的寫入限制行，該寫入限制行在1行中具有 8個(gè)保存1位數(shù)據(jù)的數(shù)據(jù)單元；數(shù)據(jù)接收模塊，接收應(yīng)寫入所述存儲(chǔ)陣列 的所述寫入限制行中的成倍于8位的寫入數(shù)據(jù)；寫入數(shù)據(jù)保持模塊，保持 所述接收的寫入數(shù)據(jù)中的8位的寫入數(shù)據(jù)；數(shù)據(jù)寫入模塊，以8位單位向 所述寫入限制行寫入所述保持的8位的寫入數(shù)據(jù)；讀出模塊，以l位單位 讀出保存于所述存儲(chǔ)陣列的所述寫入限制行的數(shù)據(jù)單元中的現(xiàn)有數(shù)據(jù)；判
定模塊，按每8位單位的寫入數(shù)據(jù)，判定所述寫入數(shù)據(jù)的值是否為所述讀 出的現(xiàn)有數(shù)據(jù)的值以上的值；以及控制部，當(dāng)在8位單位的寫入數(shù)據(jù)的任 一個(gè)中所述寫入數(shù)據(jù)的值大于現(xiàn)有數(shù)據(jù)的值時(shí)，不執(zhí)行由所述寫入模塊對(duì) 所述寫入限制行的所有的對(duì)象數(shù)據(jù)單元進(jìn)行的所述寫入數(shù)據(jù)的寫入。
此外，所述控制部也可以在所有所述8位單位的寫入數(shù)據(jù)中所述寫入 數(shù)據(jù)的值為所述現(xiàn)有數(shù)據(jù)的值以下時(shí)，對(duì)所述寫入限制行的所有的對(duì)象數(shù) 據(jù)單元執(zhí)行所述寫入數(shù)據(jù)的寫入。
當(dāng)被寫入的數(shù)據(jù)的特性具有值減少的特性時(shí)，本發(fā)明第二方面涉及的 半導(dǎo)體存儲(chǔ)裝置通過判定模塊按每8位單位的寫入數(shù)據(jù)判定寫入數(shù)據(jù)的值 是否為比讀出的現(xiàn)有數(shù)據(jù)的值大的值，當(dāng)在所有的8位單位的寫入數(shù)據(jù)中 寫入數(shù)據(jù)的值為現(xiàn)有數(shù)據(jù)的值以下時(shí)，寫入模塊對(duì)寫入限制行的所有的對(duì) 象數(shù)據(jù)單元執(zhí)行寫入數(shù)據(jù)的寫入。此外，當(dāng)在8位單位的寫入數(shù)據(jù)的任一 個(gè)中寫入數(shù)據(jù)的值為比現(xiàn)有數(shù)據(jù)的值大的值時(shí)，控制部不執(zhí)行對(duì)寫入限制
行的所有的對(duì)象數(shù)據(jù)單元的寫入數(shù)據(jù)的寫入。從而，能夠限制與值減少的 寫入數(shù)據(jù)的特性相反的值的數(shù)據(jù)的寫入。
本發(fā)明第三方面提供一種半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)的寫入控制方法，所 述半導(dǎo)體存儲(chǔ)裝置包括具有規(guī)定的地址單位的寫入限制保存地址的非易失 性存儲(chǔ)陣列，并對(duì)存儲(chǔ)陣列以規(guī)定的地址單位寫入數(shù)據(jù)，該寫入限制保存 地址保存具有值增大的特性的數(shù)據(jù)。本發(fā)明第三方面涉及的方法讀出保存 于所述存儲(chǔ)陣列的所述寫入限制保存地址中的現(xiàn)有數(shù)據(jù)，判定寫入所述寫 入限制保存地址的寫入數(shù)據(jù)的值是否為比所述讀出的現(xiàn)有數(shù)據(jù)的值小的 值，并且，當(dāng)所述寫入數(shù)據(jù)的值小于所述現(xiàn)有數(shù)據(jù)的值時(shí)，不對(duì)所述寫入 限制保存地址以所述規(guī)定的地址單位寫入所述寫入數(shù)據(jù)。
當(dāng)被寫入的數(shù)據(jù)的特性具有值減少的特性時(shí)，本發(fā)明第三方面涉及的 方法也可以讀出保存于所述存儲(chǔ)陣列的所述寫入限制保存地址中的現(xiàn)有數(shù) 據(jù)，判定寫入所述寫入限制保存地址的寫入數(shù)據(jù)的值是否為比所述讀出的 現(xiàn)有數(shù)據(jù)的值大的值，并且，當(dāng)所述寫入數(shù)據(jù)的值為比所述現(xiàn)有數(shù)據(jù)的值 大的值時(shí)，不對(duì)所述寫入限制保存地址以所述規(guī)定的地址單位寫入所述寫 入數(shù)據(jù)。
根據(jù)本發(fā)明第三方面涉及的數(shù)據(jù)的寫入控制方法，能夠獲得與本發(fā)明 第一方面涉及的半導(dǎo)體存儲(chǔ)裝置相同的作用效果，并且本發(fā)明第三方面涉 及的數(shù)據(jù)的寫入控制方法還能夠與本發(fā)明第一方面涉及的半導(dǎo)體存儲(chǔ)裝置 同樣地以各種方式實(shí)現(xiàn)。
本發(fā)明第四方面提供一種半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)的寫入控制方法， 所述半導(dǎo)體存儲(chǔ)裝置具有被順序存取的非易失性的存儲(chǔ)陣列，該存儲(chǔ)陣列 具有保存具有值增大的特性的可改寫的數(shù)據(jù)的寫入限制行，該寫入限制行 在1行中具有8個(gè)保存1位數(shù)據(jù)的數(shù)據(jù)單元所述半導(dǎo)體存儲(chǔ)裝置以8位單 位對(duì)存儲(chǔ)陣列寫入數(shù)據(jù)。本發(fā)明第四方面涉及的方法是接收應(yīng)寫入所述存 儲(chǔ)陣列中的成倍于8位的寫入數(shù)據(jù)，保持所述接收的寫入數(shù)據(jù)中的8位的 寫入數(shù)據(jù)，讀出保存于所述存儲(chǔ)陣列的所述寫入限制行的數(shù)據(jù)單元中的現(xiàn)
有數(shù)據(jù)，按每8位單位的寫入數(shù)據(jù)來判定所述寫入數(shù)據(jù)的值是否為比所述 讀出的現(xiàn)有數(shù)據(jù)的值小的值，并且，當(dāng)在8位單位的寫入數(shù)據(jù)的任一個(gè)中
所述寫入數(shù)據(jù)的值小于所述現(xiàn)有數(shù)據(jù)的值時(shí)，不對(duì)所述寫入限制行的所有 的數(shù)據(jù)單元寫入所述寫入數(shù)據(jù)。
當(dāng)被寫入的數(shù)據(jù)的特性具有值減少的特性時(shí)，本發(fā)明第四方面涉及的 方法也可以接收應(yīng)寫入所述存儲(chǔ)陣列中的成倍于8位的寫入數(shù)據(jù)，保持所 述接收的寫入數(shù)據(jù)中的8位的寫入數(shù)據(jù)，讀出保存于所述存儲(chǔ)陣列的所述 寫入限制行的數(shù)據(jù)單元中的現(xiàn)有數(shù)據(jù)，按每8位單位的寫入數(shù)據(jù)來判定所
述寫入數(shù)據(jù)的值是否為比所述讀出的現(xiàn)有數(shù)據(jù)的值大的值，并且，當(dāng)在8
位單位的寫入數(shù)據(jù)的任一個(gè)中所述寫入數(shù)據(jù)的值大于所述現(xiàn)有數(shù)據(jù)的值 時(shí)，不對(duì)所述寫入限制行的所有的數(shù)據(jù)單元寫入所述寫入數(shù)據(jù)。
根據(jù)本發(fā)明第四方面涉及的數(shù)據(jù)的寫入控制方法，能夠獲得與本發(fā)明 第二方面涉及的半導(dǎo)體存儲(chǔ)裝置相同的作用效果，并且本發(fā)明第四方面涉 及的數(shù)據(jù)的寫入控制方法還能夠與本發(fā)明第二方面涉及的半導(dǎo)體存儲(chǔ)裝置 同樣地以各種方式實(shí)現(xiàn)。
除此之外，本發(fā)明第三以及第四方面涉及的方法還能夠以程序以及記 錄了程序的計(jì)算機(jī)可讀記錄介質(zhì)的形式實(shí)現(xiàn)。
本發(fā)明第五方面提供一種半導(dǎo)體存儲(chǔ)裝置。本發(fā)明第五方面涉及的半
導(dǎo)體存儲(chǔ)裝置包括非易失性的存儲(chǔ)陣列；以及讀寫控制器，控制向所述存 儲(chǔ)陣列的數(shù)據(jù)的寫入以及從所述存儲(chǔ)陣列的數(shù)據(jù)的讀出；所述讀寫控制器 在被請(qǐng)求對(duì)所述存儲(chǔ)陣列進(jìn)行數(shù)據(jù)的寫入時(shí)，對(duì)輸入的多位寫入數(shù)據(jù)的 值、和存儲(chǔ)于應(yīng)寫入所述多位寫入數(shù)據(jù)的多位存儲(chǔ)區(qū)域中的多位存儲(chǔ)數(shù)據(jù) 的值進(jìn)行比較，對(duì)于滿足規(guī)定的大小關(guān)系的所述多位寫入數(shù)據(jù)，執(zhí)行向所 述多位存儲(chǔ)區(qū)域的寫入，對(duì)于不滿足所述大小關(guān)系的所述多位寫入數(shù)據(jù)， 禁止向所述多位存儲(chǔ)區(qū)域的寫入。
根據(jù)本發(fā)明第五方面涉及的半導(dǎo)體存儲(chǔ)裝置，可禁止相對(duì)于存儲(chǔ)數(shù)據(jù) 不滿足規(guī)定的大小關(guān)系的寫入數(shù)據(jù)的寫入。
本發(fā)明第五方面涉及的半導(dǎo)體存儲(chǔ)裝置也可以如下構(gòu)成，即包括非
易失性的存儲(chǔ)陣列；以及讀寫控制器，控制向所述存儲(chǔ)陣列的數(shù)據(jù)的寫入 以及從所述存儲(chǔ)陣列的數(shù)據(jù)的讀出；所述讀寫控制器在被請(qǐng)求對(duì)所述存儲(chǔ) 陣列進(jìn)行數(shù)據(jù)的寫入時(shí)，對(duì)輸入的多位寫入數(shù)據(jù)的值、和存儲(chǔ)于應(yīng)寫入所 述多位寫入數(shù)據(jù)的多位存儲(chǔ)區(qū)域中的多位存儲(chǔ)數(shù)據(jù)的值從所述多位寫入數(shù) 據(jù)中的最高的位幵始以1位單位依次進(jìn)行比較，并且，當(dāng)具有判定為相對(duì) 于所述存儲(chǔ)數(shù)據(jù)的各個(gè)位的值滿足規(guī)定的大小關(guān)系的位時(shí)，對(duì)于該位以后 的位的寫入數(shù)據(jù)，執(zhí)行寫入，當(dāng)具有不滿足所述規(guī)定的大小關(guān)系的位時(shí)， 對(duì)于該位以后的位的寫入數(shù)據(jù)，禁止寫入。
根據(jù)具有上述結(jié)構(gòu)的本發(fā)明第五方面涉及的半導(dǎo)體存儲(chǔ)裝置，可在以 1位單位進(jìn)行數(shù)據(jù)的存取的半導(dǎo)體存儲(chǔ)裝置中，容易地禁止相對(duì)于存儲(chǔ)數(shù) 據(jù)不滿足規(guī)定的大小關(guān)系的寫入數(shù)據(jù)的寫入。
本發(fā)明第五方面涉及的半導(dǎo)體存儲(chǔ)裝置還能夠以對(duì)于半導(dǎo)體存儲(chǔ)裝置 的寫入控制方法、程序、以及記錄了程序的計(jì)算機(jī)可讀記錄介質(zhì)的形式實(shí) 現(xiàn)。
本發(fā)明第六方面提供一種半導(dǎo)體存儲(chǔ)裝置。本發(fā)明第六方面涉及的半 導(dǎo)體存儲(chǔ)裝置包括非易失性存儲(chǔ)陣列，保存作為與耗材的量相關(guān)的數(shù)據(jù) 的具有值增大的特性的耗材量數(shù)據(jù)；數(shù)據(jù)寫入模塊，寫入應(yīng)保存到所述存 儲(chǔ)陣列中的新耗材量數(shù)據(jù)；讀出模塊，從所述存儲(chǔ)陣列讀出已保存的現(xiàn)有 耗材量數(shù)據(jù)；以及控制部，當(dāng)所述新耗材量數(shù)據(jù)的值小于所述現(xiàn)有耗材量
數(shù)據(jù)的值時(shí)，不執(zhí)行由所述數(shù)據(jù)寫入模塊進(jìn)行的所述新耗材量數(shù)據(jù)的寫 入，當(dāng)所述新耗材量數(shù)據(jù)的值為所述現(xiàn)有耗材量數(shù)據(jù)的值以上時(shí)，執(zhí)行由 所述數(shù)據(jù)寫入模塊進(jìn)行的所述新耗材量數(shù)據(jù)的寫入。根據(jù)本發(fā)明第六方面 涉及的半導(dǎo)體存儲(chǔ)裝置，能夠獲得與本發(fā)明第一及第二方面涉及的半導(dǎo)體 存儲(chǔ)裝置相同的作用效果。
本發(fā)明第一、二、五以及六方面涉及的半導(dǎo)體存儲(chǔ)裝置也可以為了保 存與所述印刷記錄材料的量相關(guān)的信息而可裝卸地安裝在印刷裝置上并容 納印刷記錄材料的印刷記錄材料容器、即容納所述印刷記錄材料的容納部 來使用。此時(shí)，能夠提高與印刷記錄材料的量相關(guān)的信息的可靠性。
本發(fā)明第七方面提供一種印刷系統(tǒng)，其包括印刷裝置以及可裝卸地安 裝在印刷裝置上的印刷記錄材料容器，該印刷記錄材料容器具有本發(fā)明第 一、二、五、以及六方面涉及的半導(dǎo)體存儲(chǔ)裝置。在本發(fā)明第七方面涉及 的印刷系統(tǒng)中，所述印制裝置具有主機(jī)，該主機(jī)與安裝在所述印刷記錄材
料容器上的半導(dǎo)體存儲(chǔ)裝置經(jīng)由數(shù)據(jù)信號(hào)線、時(shí)鐘信號(hào)線、復(fù)位信號(hào)線、 正極電源線、以及負(fù)極電源線而總線連接，并向所述半導(dǎo)體存儲(chǔ)裝置發(fā)送 與在印刷裝置中消耗的印刷記錄材料相關(guān)的量的信息，安裝在所述印刷記 錄材料容器上的半導(dǎo)體存儲(chǔ)裝置將接收的與印刷記錄材料相關(guān)的量的信息 保存到所述存儲(chǔ)陣列中。根據(jù)本發(fā)明第六方面，每當(dāng)保存與隨著印刷而消 耗的印刷記錄材料的量相關(guān)的信息時(shí)，在半導(dǎo)體存儲(chǔ)裝置中，能夠限制與 寫入數(shù)據(jù)所具有的增減特性相反的值的數(shù)據(jù)的寫入。


圖1是示出第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置的功能性內(nèi)部結(jié)構(gòu)的框
圖2是示意性地示出第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置所具有的存儲(chǔ)
陣列的內(nèi)部結(jié)構(gòu)映射(map)的說明圖3是示出進(jìn)行第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置的讀出動(dòng)作時(shí)的復(fù) 位信號(hào)RST、外部時(shí)鐘信號(hào)SCK、數(shù)據(jù)信號(hào)SDA、地址計(jì)數(shù)器值的時(shí)間 關(guān)系的時(shí)序圖4是示出進(jìn)行第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置的寫入動(dòng)作時(shí)的復(fù) 位信號(hào)RST、外部時(shí)鐘信號(hào)SCK、數(shù)據(jù)信號(hào)SDA、地址計(jì)數(shù)器值的時(shí)間 關(guān)系的時(shí)序圖5是示出由第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置執(zhí)行寫入處理中的增 量(increment)確認(rèn)處理的處理過程的流程圖6是示出由第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置執(zhí)行寫入處理中的增 量確認(rèn)處理的處理過程的流程圖7是示出由第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置10執(zhí)行寫入處理中 的數(shù)據(jù)校驗(yàn)處理的處理過程的流程圖8是示出第一實(shí)施例中的增量確認(rèn)處理的結(jié)果的一個(gè)例子的說明
圖9是示出第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置的應(yīng)用例的說明圖10是示出第二實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置的內(nèi)部電路結(jié)構(gòu)的框
圖11是示出第二實(shí)施例中的數(shù)據(jù)寫入動(dòng)作的步驟的流程圖12是示出第三實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置的內(nèi)部電路結(jié)構(gòu)的框
圖13是示出第三實(shí)施例中的數(shù)據(jù)寫入動(dòng)作的步驟的流程圖14是示出作為第三實(shí)施例的變形例的數(shù)據(jù)寫入動(dòng)作的步驟的流程
圖15是示出作為第三實(shí)施例的變形例的數(shù)據(jù)寫入動(dòng)作的步驟的流程圖。
具體實(shí)施例方式
下面，參考附圖并基于實(shí)施例，說明本發(fā)明涉及的半導(dǎo)體存儲(chǔ)裝置以 及對(duì)半導(dǎo)體存儲(chǔ)裝置進(jìn)行的數(shù)據(jù)的寫入控制方法。
第一實(shí)施例 (半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu))
參考圖1和圖2，對(duì)第一實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)進(jìn)行說明。 圖1是示出第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置的功能性內(nèi)部結(jié)構(gòu)的框圖。 圖2是示意性地示出第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置所具有的存儲(chǔ)陣列 的內(nèi)部結(jié)構(gòu)映射的說明圖。
第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置10是沒有必要從外部輸入用于指 定存取目的地址的地址數(shù)據(jù)的順序存取方式的存儲(chǔ)裝置。半導(dǎo)體存儲(chǔ)裝置 IO包括存儲(chǔ)陣列100、地址計(jì)數(shù)器110、 IN/OUT控制器120、 ID比較器 130、讀/寫控制器140、增量控制器150、電荷泵電路160、 8位鎖存寄存 器170。這些各個(gè)電路通過總線式信號(hào)線而相連。
存儲(chǔ)陣列100包括EEPROM陣列101和掩模型ROM陣列102。 EEPROM陣列101是具有可對(duì)數(shù)據(jù)進(jìn)行電擦除、可寫入的EEPROM的特 性的存儲(chǔ)區(qū)域，在本實(shí)施例中使用的EEPROM陣列101在寫入數(shù)據(jù)時(shí)不 刪除現(xiàn)有數(shù)據(jù)而可直接寫入數(shù)據(jù)。掩模型ROM陣列102是具有在制造過 程中被寫入數(shù)據(jù)的不能進(jìn)行刪除、改寫的掩模型ROM的特性的存儲(chǔ)區(qū)域。
在存儲(chǔ)陣列100的EEPROM陣列101和掩模型ROM陣列102中具有
多個(gè)在圖2中示意性地示出的保存1比特信息的數(shù)據(jù)單元(存儲(chǔ)單元)。 在本實(shí)施例中，如圖2所示，存儲(chǔ)陣列100在1行中作為規(guī)定的地址單位 而具有8個(gè)地址(與數(shù)據(jù)的8位的量相當(dāng)?shù)牡刂?，例如在EEPROM 陣列101的一行中配置了 8個(gè)數(shù)據(jù)單元(8位)，在一列中配置了 16個(gè)數(shù) 據(jù)單元(16字)，從而能夠保存16字X8位(128位)的數(shù)據(jù)。在掩模型 ROM陣列102的一行中配置了 8個(gè)數(shù)據(jù)單元(8位)，在一列中配置了 8 個(gè)數(shù)據(jù)單元(8字)，從而能夠保存8字X8位(64位)的數(shù)據(jù)。
參考圖2對(duì)存儲(chǔ)陣列100的地址映射進(jìn)行說明。本實(shí)施例中的存儲(chǔ)陣 列100如上所述包括EEPROM陣列101和掩模型ROM陣列102。在 EEPROM陣列101的開頭3個(gè)地址(第一行的A0 A2列、3位)中保存 了用于識(shí)別各個(gè)半導(dǎo)體存儲(chǔ)裝置的識(shí)別信息(ID信息)。對(duì)于包括開頭3 個(gè)地址的第一行的寫入是被禁止的，例如在出廠后不能進(jìn)行改寫。
在圖2的例子中，在EEPROM陣列101的第9地址(08H) 第16 地址(0FH)以及第17地址(10H) 第24地址(07H)中保存了可以一 定條件下進(jìn)行改寫的16位的信息。在本實(shí)施例中，有時(shí)將由這些第9地 址 第16地址以及第17地址 第24地址構(gòu)成的行稱為寫入限制行、或者 將第9地址 第16地址以及第17地址 第24地址的每8地址稱為規(guī)定地 址單位的寫入限制保存地址。此外， 一定條件是例如在所保存的信息為與 墨水消耗量相關(guān)的信息的情況下，指寫入的數(shù)據(jù)值大于現(xiàn)有數(shù)據(jù)的值的情 況，或者，在所保存的信息為與墨水余量相關(guān)的信息的情況下，指寫入的 數(shù)據(jù)值小于現(xiàn)有數(shù)據(jù)的值的情況。
EEPROM陣列101的第25地址及其以后是被禁止寫入的讀出專用區(qū) 域，例如在出廠后不能進(jìn)行改寫。
掩模型ROM陣列102在制造存儲(chǔ)陣列時(shí)就被寫入了信息(數(shù)據(jù))，
在制造存儲(chǔ)陣列之后，即便在出廠前也不能進(jìn)行寫入。
本實(shí)施例中的存儲(chǔ)陣列100如上所述包括以8位為單位的多個(gè)行，但 各行不是獨(dú)立的數(shù)據(jù)單元列，例如通過將一條數(shù)據(jù)單元列以8位為單位進(jìn)
行折疊而實(shí)現(xiàn)。即，為了方便不過是將包含第9位的行稱為第2字節(jié)，將
包含第17位的行稱為第3字節(jié)而已。其結(jié)果是，為了對(duì)存儲(chǔ)陣列100中的
期望的地址進(jìn)行存取，需要從開頭依次進(jìn)行存取、也就是需要以順序存取 方式進(jìn)行存取，不能對(duì)在隨機(jī)存取方式的情況下可存取的期望的地址直接 進(jìn)行存取。
存儲(chǔ)陣列100中的各個(gè)數(shù)據(jù)單元與字線和位(數(shù)據(jù))線相連，通過選
擇對(duì)應(yīng)的字線(行)(施加選擇電壓)并向?qū)?yīng)的位線施加寫入電壓來向 數(shù)據(jù)單元寫入數(shù)據(jù)。此外，通過選擇對(duì)應(yīng)的字線(行)，將對(duì)應(yīng)的位線連
接到IN/OUT控制器120上，并根據(jù)有無檢測(cè)到電流來讀出數(shù)據(jù)單元的數(shù) 據(jù)(1或0)。本實(shí)施例中的規(guī)定地址單位可稱為是通過向一條字線施加 寫入電壓而可寫入的地址數(shù)(數(shù)據(jù)單元數(shù))。
列選擇電路103根據(jù)由地址計(jì)數(shù)器110計(jì)數(shù)的外部時(shí)鐘脈沖數(shù)，依次 將列(位線)連接到IN/OUT控制器120上。行選擇電路104根據(jù)由地址 計(jì)數(shù)器110計(jì)數(shù)的外部時(shí)鐘脈沖數(shù)，依次向行(字線)施加選擇電壓。 即，在本實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置10中，不對(duì)使用地址數(shù)據(jù)的存儲(chǔ) 陣列100進(jìn)行存取，而是根據(jù)由專用地址計(jì)數(shù)器110計(jì)數(shù)的時(shí)鐘脈沖數(shù)， 對(duì)期望的地址進(jìn)行存取。
地址計(jì)數(shù)器110與復(fù)位信號(hào)端子RSTT、時(shí)鐘信號(hào)端子SCKT、列選 擇電路103、行選擇電路104相連。地址計(jì)數(shù)器110通過將經(jīng)由復(fù)位信號(hào) 端子RSTT而輸入的復(fù)位信號(hào)設(shè)為0 (或者，低)來設(shè)置為初始值，在復(fù) 位信號(hào)被設(shè)為l后，與經(jīng)由外部時(shí)鐘信號(hào)端子SCKT而輸入的時(shí)鐘脈沖的 下降沿同步地對(duì)時(shí)鐘脈沖數(shù)進(jìn)行計(jì)數(shù)(增加計(jì)數(shù)器值)。用于本實(shí)施例的 地址計(jì)數(shù)器110是保存與存儲(chǔ)陣列100的一行的數(shù)據(jù)單元數(shù)(位數(shù))對(duì)應(yīng) 的8個(gè)時(shí)鐘脈沖數(shù)的8位的地址計(jì)數(shù)器。初始值只要與存儲(chǔ)陣列100的開 頭位置相關(guān)聯(lián)，可以是任意的值，通常將0用作初始值。
IN/OUT控制器120是用于向存儲(chǔ)陣列100傳送輸入到數(shù)據(jù)信號(hào)端子 SDAT上的寫入數(shù)據(jù)，或者接收從存儲(chǔ)陣列100讀出的數(shù)據(jù)并將其輸出給 數(shù)據(jù)信號(hào)端子SDAT的電路。IN/OUT控制器120與數(shù)據(jù)信號(hào)端子 SDAT、復(fù)位信號(hào)端子RSTT、存儲(chǔ)陣列100、讀/寫控制器140相連，并根據(jù)來自讀/寫控制器140的請(qǐng)求，對(duì)向存儲(chǔ)陣列100的數(shù)據(jù)傳送方向以及向
數(shù)據(jù)信號(hào)端子SDAT (與數(shù)據(jù)信號(hào)端子SDAT連接的信號(hào)線)的數(shù)據(jù)傳送 方向進(jìn)行切換控制。在從數(shù)據(jù)信號(hào)端子SDAT向IN/OUT控制器120的輸 入信號(hào)線上連接了將從數(shù)據(jù)信號(hào)端子SDAT輸入的寫入數(shù)據(jù)臨時(shí)存儲(chǔ)的8 位鎖存寄存器170。在8位鎖存寄存器170中保持從數(shù)據(jù)信號(hào)端子SDAT 經(jīng)由信號(hào)線而輸入的數(shù)據(jù)列(MSB)直至達(dá)到8位為止，并在收集到8位 時(shí)，向EEPROM陣列101寫入所保持的8位的數(shù)據(jù)。8位鎖存寄存器170 是所謂的FIFO型移位寄存器， 一旦新鎖存輸入數(shù)據(jù)的第9位，就會(huì)釋放 已鎖存的第一位數(shù)據(jù)。
IN/OUT控制器120在接通電源和進(jìn)行復(fù)位時(shí)，將對(duì)存儲(chǔ)陣列100的 數(shù)據(jù)傳送方向設(shè)定為讀出方向，并通過將8位鎖存寄存器170和IN/OUT 控制器120之間的輸入信號(hào)線設(shè)為高阻抗來禁止對(duì)數(shù)據(jù)信號(hào)端子SDAT的 數(shù)據(jù)輸入。此狀態(tài)一直維持到從讀/寫控制器140輸入寫入處理請(qǐng)求為止。 從而，在輸入復(fù)位信號(hào)后，經(jīng)由數(shù)據(jù)信號(hào)端子SDAT而輸入的數(shù)據(jù)列的開 頭4位數(shù)據(jù)不被寫入存儲(chǔ)陣列100中，另一方面保存于存儲(chǔ)陣列100的開 頭4位(其中第4位并不關(guān)心)中的數(shù)據(jù)被送給ID比較器130。其結(jié)果 是，存儲(chǔ)陣列100的開頭4位處于只讀狀態(tài)。
ID比較器130與時(shí)鐘信號(hào)端子SCKT、數(shù)據(jù)信號(hào)端子SDAT、復(fù)位信 號(hào)端子RSTT相連，判定經(jīng)由數(shù)據(jù)信號(hào)端子SDAT而輸入的輸入數(shù)據(jù)列中 包含的識(shí)別數(shù)據(jù)與保存于存儲(chǔ)陣列100 (EEPROM陣列101)中的識(shí)別數(shù) 據(jù)是否一致。詳細(xì)地說，ID比較器100取得在輸入復(fù)位信號(hào)RST之后輸 入的操作碼的開頭3位的數(shù)據(jù)，即識(shí)別數(shù)據(jù)。ID比較器130具有用于保存 輸入數(shù)據(jù)列中包含的識(shí)別數(shù)據(jù)的3位寄存器(圖中沒有示出)、和用于保 存經(jīng)由IN/OUT控制器120而從存儲(chǔ)陣列100取得的最高的3位的識(shí)別數(shù) 據(jù)的3位寄存器(圖中沒有示出)，并通過兩個(gè)寄存器的值是否一致來判 定識(shí)別數(shù)據(jù)是否一致。當(dāng)識(shí)別數(shù)據(jù)一致時(shí)，ID比較器130向讀/寫控制器 140發(fā)送存取允許信號(hào)EN。 ID比較器130 —旦被輸入復(fù)位信號(hào)RST (RST二0或低)，就清除寄存器的值。
讀/寫控制器140與IN/OUT控制器120、 ID比較器130、增量控制器150、電荷泵電路160、時(shí)鐘信號(hào)端子SCKT、數(shù)據(jù)信號(hào)端子SDAT、復(fù)位 信號(hào)端子RSTT相連。讀/寫控制器140是與輸入復(fù)位信號(hào)RST之后的第4 個(gè)時(shí)鐘信號(hào)同步確認(rèn)經(jīng)由數(shù)據(jù)信號(hào)端子SDAT而輸入的讀/寫控制信號(hào)(接 3位ID信息之后的第4位信息)，并將半導(dǎo)體存儲(chǔ)裝置10的內(nèi)部動(dòng)作切 換為寫入或讀出的某一動(dòng)作的電路。具體來說，讀/寫控制器140在從ID 比較器130輸入存取允許信號(hào)AEN并從增量控制器WEN1輸入寫入允許信 號(hào)WEN1之后，對(duì)取得的讀/寫命令進(jìn)行分析。如果是寫入命令，則讀/寫控 制器140向IN/OUT控制器120發(fā)送將總線信號(hào)線的數(shù)據(jù)傳送方向切換為 寫入方向并允許寫入的寫入允許信號(hào)WEN2，并且請(qǐng)求電荷泵電路160生 成寫入電壓。
在本實(shí)施例中，當(dāng)向?qū)懭胂拗菩兄袑懭氲膶懭霐?shù)據(jù)DI為具有值增大 (增加)的特性的數(shù)據(jù)時(shí)，判斷寫入數(shù)據(jù)DI是否為大于寫入限制行中已 保存的現(xiàn)有數(shù)據(jù)DE的值，當(dāng)寫入數(shù)據(jù)DI為具有值變小(減少)的特性的 數(shù)據(jù)時(shí)，判斷寫入數(shù)據(jù)DI是否為小于寫入限制行中已保存的現(xiàn)有數(shù)據(jù)DE 的值，由此降低或防止寫入數(shù)據(jù)DI的數(shù)據(jù)變化、以及錯(cuò)誤數(shù)據(jù)的輸入。 該功能在前者的情況下由增加控制器提供，在后者的情況下由減量控制器 提供。在本實(shí)施例中，在下面的說明中以前者為例進(jìn)行說明。
增量控制器150經(jīng)由信號(hào)線而與復(fù)位信號(hào)端子RSTT、讀/寫控制器 140、電荷泵電路160相連。增加控制器150在內(nèi)部具有4位計(jì)數(shù)器151以 及8位內(nèi)部寄存器152、 153。增加控制器150判斷向?qū)懭胂拗菩兄袑懭氲?寫入數(shù)據(jù)DI是否為大于寫入限制行中已保存的現(xiàn)有數(shù)據(jù)DE的值，而且對(duì) 寫入EEPROM陣列101中的數(shù)據(jù)是否被正確寫入(校驗(yàn)，驗(yàn)證)進(jìn)行判 斷。
增量控制器150在將寫入數(shù)據(jù)DI鎖存到8位鎖存寄存器170中的定時(shí) (timing)，從EEPROM陣列101的寫入限制行中讀出現(xiàn)有數(shù)據(jù)DE，并 將其保存到位于內(nèi)部的8位內(nèi)部寄存器152中。增量控制器150以1位單 位對(duì)讀出的現(xiàn)有數(shù)據(jù)DE和輸入8位鎖存寄存器170中的寫入數(shù)據(jù)DI進(jìn)行 比較，判定寫入數(shù)據(jù)DI是否為比現(xiàn)有數(shù)據(jù)DE大的值的數(shù)據(jù)。為了快速處 理，輸入的寫入數(shù)據(jù)最好為MSB。
當(dāng)寫入數(shù)據(jù)DI是比現(xiàn)有數(shù)據(jù)DE大的值的數(shù)據(jù)時(shí)，增量控制器150向 讀/寫控制器140輸出寫入允許信號(hào)WEN1。當(dāng)寫入限制行包括多個(gè)行時(shí)， 只有在所有的寫入限制行中寫入數(shù)據(jù)DI為比現(xiàn)有數(shù)據(jù)DE大的值的數(shù)據(jù)的 情況下，增量控制器150才輸出寫入允許信號(hào)WEN1。
在寫入數(shù)據(jù)被寫入之后，增加控制器150驗(yàn)證是否正確寫入了數(shù)據(jù)， 當(dāng)寫入數(shù)據(jù)沒有被正確寫入時(shí)，將保存在位于內(nèi)部的8位內(nèi)部寄存器152 中的現(xiàn)有數(shù)據(jù)DE寫回存儲(chǔ)陣列100中。當(dāng)對(duì)寫入數(shù)據(jù)進(jìn)行驗(yàn)證時(shí)，增加 控制器150所具有的4位計(jì)數(shù)器151從寫入備用狀態(tài)相對(duì)于外部時(shí)鐘信號(hào) 以8位的延遲，從電荷泵電路160所具有的內(nèi)部振蕩器162中接收內(nèi)部時(shí) 鐘信號(hào)來開始向上計(jì)數(shù)。由4位計(jì)數(shù)器151向上計(jì)數(shù)的計(jì)數(shù)器值被輸入列 選擇電路103、行選擇電路104中，并且剛寫入的現(xiàn)有數(shù)據(jù)DE被讀出。
電荷泵電路160是用于根據(jù)如上所述來自讀寫控制器140的請(qǐng)求信 號(hào)，向經(jīng)由列選擇電路103選中的位線提供對(duì)EEPROM陣列寫入數(shù)據(jù)時(shí) 所必需的寫入電壓的電路。電荷泵電路160具有生成電壓升壓時(shí)所需的動(dòng) 作頻率的內(nèi)部振蕩器162，通過對(duì)經(jīng)由正極電源端子VDDT得到的電壓進(jìn) 行升壓來生成必要的寫入電壓。 (讀出處理)
參考圖3對(duì)第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置10中的讀出動(dòng)作進(jìn)行 說明。圖3是示出進(jìn)行第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置的讀出動(dòng)作時(shí)的 復(fù)位信號(hào)RST、外部時(shí)鐘信號(hào)SCK、數(shù)據(jù)信號(hào)SDA、地址計(jì)數(shù)器值的時(shí) 間關(guān)系的時(shí)序圖。
在讀出動(dòng)作之前，先對(duì)基于操作碼進(jìn)行的識(shí)別信息的確認(rèn)、讀/寫命令 的確認(rèn)處理進(jìn)行說明。當(dāng)復(fù)位狀態(tài)(RST = 0或低)被解除(RST = 1或 高)時(shí)，從圖中沒有示出的主機(jī)與外部時(shí)鐘信號(hào)同步地向數(shù)據(jù)信號(hào)端子 SDAT輸入包含4位的操作碼的數(shù)據(jù)信號(hào)SDA。如圖3所示，在操作碼的 開頭3位中包含識(shí)別信息IDO、 ID1、 ID2，在開頭的第4位中包含用于確
定寫入或讀出的命令位。識(shí)別信息的比較如下執(zhí)行。
ID比較器130與復(fù)位信號(hào)RST從低切換為高之后的3個(gè)時(shí)鐘信號(hào) SCK的上升沿同步地取得輸入到數(shù)據(jù)信號(hào)端子SDAT上的數(shù)據(jù)，即取得3 位的識(shí)別信息并保存到第一3位寄存器中。與此同時(shí)，ID比較器130從通
過地址計(jì)數(shù)器IIO的計(jì)數(shù)器值OO、 01、 02指定的存儲(chǔ)陣列IOO的地址中取 得數(shù)據(jù)，即，取得保存于存儲(chǔ)陣列100中的識(shí)別信息并保存到第二 3位寄 存器中。
ID比較器130判定第一、第二寄存器中保存的識(shí)別信息是否一致，當(dāng) 識(shí)別信息不一致時(shí)，通過IN/OUT控制器120來保持8位鎖存寄存器170 和IN/OUT控制器120之間的輸入信號(hào)線的高阻抗的狀態(tài)。另一方面，當(dāng) 第一、第二寄存器中保存的識(shí)別信息一致時(shí)，ID比較器130向讀/寫控制 器140輸出存取允許信號(hào)AEN。接收了存取允許信號(hào)AEN的讀/寫控制器 140與復(fù)位信號(hào)RST從低切換位高之后的第4個(gè)時(shí)鐘信號(hào)SCK的上升沿同 步地取得送到總線信號(hào)線上的命令位，并判定是否為寫入命令。當(dāng)所取得 的命令位不是寫入命令時(shí)，讀/寫控制器140向IN/OUT控制器120輸出讀 出命令。
接收了讀出命令的IN/OUT控制器120將對(duì)于存儲(chǔ)陣列100的數(shù)據(jù)傳 送方向改為讀出方向，容許傳送數(shù)據(jù)。由于地址計(jì)數(shù)器110與時(shí)鐘信號(hào) SCK的下降沿同步地向上計(jì)數(shù)，所以輸入操作碼后的地址計(jì)數(shù)器110的計(jì) 數(shù)器值為04，從而保存于存儲(chǔ)陣列100的04H中的現(xiàn)有數(shù)據(jù)DE被讀出。 保存于存儲(chǔ)陣列中的現(xiàn)有數(shù)據(jù)DE與時(shí)鐘信號(hào)SCK的下降沿同歩并經(jīng)由 IN/OUT控制器120而依次被輸出到數(shù)據(jù)信號(hào)端子SDAT上，而且在時(shí)鐘 信號(hào)SCK的下一個(gè)下降沿到來之前的期間被保持。時(shí)鐘信號(hào)SCK—旦下 降，地址計(jì)數(shù)器110中的計(jì)數(shù)器值就增加1，其結(jié)果，保存在存儲(chǔ)陣列 100中的下一個(gè)地址(數(shù)據(jù)單元)中的現(xiàn)有數(shù)據(jù)DE被輸出到數(shù)據(jù)信號(hào)端 子SDAT上。與時(shí)鐘信號(hào)SCK同歩地重復(fù)進(jìn)行該動(dòng)作，直到到達(dá)期望的 地址為止。即，由于本實(shí)施例中的半導(dǎo)體存儲(chǔ)裝置10是順序存取型的存 儲(chǔ)裝置，所以，主機(jī)必須發(fā)出與期望讀出或?qū)懭氲牡刂穼?duì)應(yīng)數(shù)量的時(shí)鐘信 號(hào)脈沖，并將地址計(jì)數(shù)器110的計(jì)數(shù)器值增加到與規(guī)定的地址對(duì)應(yīng)的計(jì)數(shù) 器值。其結(jié)果是，從由依次增加的地址計(jì)數(shù)器110的計(jì)數(shù)器值指定的地址 與時(shí)鐘信號(hào)SCK同步地順序讀出現(xiàn)有數(shù)據(jù)DE。
本實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置10的存儲(chǔ)陣列100只有00H BFH
的地址，但地址計(jì)數(shù)器110卻向上計(jì)數(shù)到地址FFH。地址C0H FFH是虛 擬區(qū)域，在存儲(chǔ)陣列100中并不存在所對(duì)應(yīng)的地址，并且在對(duì)所述虛擬區(qū) 域進(jìn)行存取的期間，向數(shù)據(jù)信號(hào)端子SDAT輸出"0"值。當(dāng)由地址計(jì)數(shù) 器110向上計(jì)數(shù)到地址FFH時(shí)，地址返回到地址OOH處。在讀出動(dòng)作結(jié) 束后，從主機(jī)輸入0或LOW (低)的復(fù)位信號(hào)RST，半導(dǎo)體存儲(chǔ)裝置10 處于操作碼的接收等待狀態(tài)。
當(dāng)復(fù)位信號(hào)RST (:0或LOW)時(shí)，地址計(jì)數(shù)器110、 IN/OUT控制器 120、 ID比較器130、讀/寫控制器140及增量控制器150被初始化。 (寫入處理)
參考圖4對(duì)第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置10中的寫入動(dòng)作進(jìn)行 說明。圖4是示出進(jìn)行第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置的寫入動(dòng)作時(shí)的 復(fù)位信號(hào)RST、外部時(shí)鐘信號(hào)SCK、數(shù)據(jù)信號(hào)SDA、地址計(jì)數(shù)器值的時(shí) 間關(guān)系的時(shí)序圖。在本實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置10中，以行單位(8 位單位)、即以規(guī)定地址單位(8地址單位)進(jìn)行讀寫。
在通過上述的ID比較器130確認(rèn)識(shí)別信息一致之后，讀/寫控制器 140在所取得的命令位為寫入命令且從增量控制器150接收了寫入允許信 號(hào)WEN1的情況下，向IN/OUT控制器120輸出寫入允許信號(hào)WEN2。
如圖4所示，在輸入操作碼之后，向時(shí)鐘信號(hào)端子SCKT輸入4個(gè)時(shí) 鐘信號(hào)，作為偽寫時(shí)鐘，并進(jìn)入寫入備用狀態(tài)。地址計(jì)數(shù)器110與時(shí)鐘信 號(hào)SCK的下降沿同步地向上計(jì)數(shù)，因此寫入備用狀態(tài)之后的地址計(jì)數(shù)器 110的計(jì)數(shù)器值為08，從而從存儲(chǔ)陣列100的地址08H開始寫入數(shù)據(jù)。
在本實(shí)施例中，向1行8位的存儲(chǔ)陣列100中寫入16位長(zhǎng)的寫入數(shù) 據(jù)。當(dāng)進(jìn)行寫入處理時(shí)，首先，從寫入數(shù)據(jù)DI的最高的位(MSB)開始 的8位的數(shù)據(jù)與時(shí)鐘信號(hào)SCK的上升沿同步地依次被鎖存到8位鎖存寄存 器170中。此夕卜，在向IN/OUT控制器120輸入寫入允許信號(hào)WEN2之 前，與時(shí)鐘信號(hào)SCK的下降沿同步地依次向數(shù)據(jù)輸出信號(hào)線(數(shù)據(jù)信號(hào)端 子SDA)輸出存儲(chǔ)陣列IOO的第8位以后的現(xiàn)有數(shù)據(jù)。輸出到數(shù)據(jù)輸出信 號(hào)線上的現(xiàn)有數(shù)據(jù)DE被輸入增加控制器150中，并與鎖存在8位鎖存寄 存器170中的寫入數(shù)據(jù)DI —起如下述那樣用于增量控制器150判定寫入
數(shù)據(jù)DI是否為比現(xiàn)有數(shù)據(jù)DE大的值。該判斷處理在寫入備用狀態(tài)后的第
8周期的時(shí)鐘信號(hào)SCK上升之后(=1或高)進(jìn)行。
接收了寫入允許信號(hào)WEN2的IN/OUT控制器120將對(duì)于存儲(chǔ)陣列 100的數(shù)據(jù)傳送方向改為寫入方向，解除8位鎖存寄存器170和IN/OUT 控制器120之間的信號(hào)線的高阻抗設(shè)定，容許傳送數(shù)據(jù)。其結(jié)果是，向存 儲(chǔ)陣列100的各個(gè)位線傳送寫入數(shù)據(jù)DI的值(0或1)。讀/寫控制器140 在寫入備用狀態(tài)后的第8周期的時(shí)鐘信號(hào)SCK上升之后，請(qǐng)求電荷泵電路 160生成寫入電壓，所生成的寫入電壓被施加到由列選擇電路103選中的 位線上，在本實(shí)施例中是施加到所有的位線上，其結(jié)果是，保存于8位鎖 存寄存器170中的8位的數(shù)據(jù)"1"和"0"--次被寫入寫入限制行中。
第8周期的時(shí)鐘信號(hào)SCK—旦下降，地址計(jì)數(shù)器110的計(jì)數(shù)器值就增 加1，從而執(zhí)行應(yīng)寫入下一地址(8地址)中的寫入數(shù)據(jù)DI (第2字節(jié)的 數(shù)據(jù))的取得。此外，在第8周期的時(shí)鐘信號(hào)SCK下降后的時(shí)鐘為低的期 間，進(jìn)行剛寫入的現(xiàn)有數(shù)據(jù)DE與用于寫入的寫入數(shù)據(jù)DI是否一致的驗(yàn)證 處理。g卩，在時(shí)鐘為低的期間，由增加控制器150所具有的4位計(jì)數(shù)器 151向列選擇電路103以及行選擇電路104輸入用于指定剛輸入的8位的 現(xiàn)有數(shù)據(jù)DE的地址的計(jì)數(shù)器值。其結(jié)果是，從IN/OUT控制器120輸出 剛寫入的8位的現(xiàn)有數(shù)據(jù)DE，該現(xiàn)有數(shù)據(jù)DE經(jīng)由IN/OUT控制器120而 被保存到增量控制器150所具有的8位內(nèi)部寄存器153中。增量控制器 150驗(yàn)證保存于8位內(nèi)部寄存器153中的8位的現(xiàn)有數(shù)據(jù)DE和保存于8位 鎖存寄存器170中的8位的寫入數(shù)據(jù)DI是否一致。
在本實(shí)施例中，寫入數(shù)據(jù)DI是16位長(zhǎng)的數(shù)據(jù)，寫入限制行為2行 (8地址X2)，因此，當(dāng)執(zhí)行兩次上述處理之后，寫入數(shù)據(jù)DI就完成了 寫入。在完成寫入數(shù)據(jù)DI的寫入后，從主機(jī)向復(fù)位信號(hào)端子RSTT輸入 復(fù)位信號(hào)RST (二0或LOW)，從而變?yōu)椴僮鞔a的接收等待狀態(tài)，結(jié)束寫 入處理。
從主機(jī)送出的寫入數(shù)據(jù)除了與期望改寫的地址對(duì)應(yīng)的數(shù)據(jù)之外，其余 的具有與存儲(chǔ)陣列100中當(dāng)前保存的數(shù)據(jù)相同的值(0或1) 。 §卩，存儲(chǔ) 陣列100中的不被改寫的地址的數(shù)據(jù)被相同的值覆蓋。
當(dāng)復(fù)位信號(hào)RST (-O或LOW)時(shí)，地址計(jì)數(shù)器IIO、 IN/OUT控制器 120、 ID比較器130、讀/寫控制器140及增量控制器150被初始化。
增量確認(rèn)處理
參考圖5 圖8，對(duì)由第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置IO執(zhí)行的寫 入處理中的增量確認(rèn)處理、數(shù)據(jù)校驗(yàn)處理進(jìn)行說明。圖5和圖6是示出由 第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置10執(zhí)行的寫入處理中的增量 (increment)確認(rèn)處理的處理過程的流程圖。圖7是示出由第一實(shí)施例涉 及的半導(dǎo)體存儲(chǔ)裝置10執(zhí)行的寫入處理中的數(shù)據(jù)校驗(yàn)處理的處理過程的 流程圖。圖8是示出第一實(shí)施例中的增量確認(rèn)處理的結(jié)果的一個(gè)例子的說 明圖。
在寫入處理開始后，在16位(2字節(jié))長(zhǎng)的寫入數(shù)據(jù)DI中的第1字 節(jié)的寫入數(shù)據(jù)DI1被鎖存到8位鎖存寄存器170中的定時(shí)，增量控制器 150以1位單位讀出保存在存儲(chǔ)陣列100的第一寫入限制行中的對(duì)應(yīng)的現(xiàn) 有數(shù)據(jù)DE1 (步驟SIOO)。以后，將保存在第一寫入限制行中的構(gòu)成8位 的現(xiàn)有數(shù)據(jù)DE1的每一個(gè)1位的現(xiàn)有數(shù)據(jù)DE1設(shè)為現(xiàn)有數(shù)據(jù)DEln (n= 1 8)。此外，將構(gòu)成8位的寫入數(shù)據(jù)DI1的每一個(gè)1位的寫入數(shù)據(jù)DI1 設(shè)為寫入數(shù)據(jù)DIln (n=l 8)。
艮口，增量控制器150與向8位鎖存寄存器170鎖存第2字節(jié)的每個(gè)寫 入數(shù)據(jù)D12n時(shí)使用的時(shí)鐘信號(hào)SCK的下降沿同步，以1位單位讀出從 IN/OUT控制器120輸出并保存在存儲(chǔ)陣列100的第一寫入限制行中的對(duì) 應(yīng)的現(xiàn)有數(shù)據(jù)DE1。應(yīng)寫入第1字節(jié)的寫入數(shù)據(jù)的存儲(chǔ)陣列100的地址是 與第一寫入限制行對(duì)應(yīng)的8個(gè)地址，8個(gè)地址既是規(guī)定單位的地址。
增量控制器150在這次的定時(shí)讀出鎖存于8位鎖存寄存器170中的1 位的寫入數(shù)據(jù)DI1 (步驟S102)。在本實(shí)施例中，寫入數(shù)據(jù)DI從最高的 位(MSB)依次被輸入到半導(dǎo)體存儲(chǔ)裝置10中，寫入數(shù)據(jù)DIln以MSB 依次被鎖存到8位鎖存寄存器170中。
增量控制器150判斷從8位鎖存寄存器170讀出的寫入數(shù)據(jù)DIln的值 是否大于等于從存儲(chǔ)陣列100的第一寫入限制行讀出的現(xiàn)有數(shù)據(jù)DEln的
值，即DIln^DEln (步驟S104)。增量控制器150在判斷出DIln<DEln 時(shí)(步驟S104:"否")，結(jié)束本處理過程。g卩，不執(zhí)行寫入數(shù)據(jù)DI1的 寫入。在圖5中，記載了寫入數(shù)據(jù)DIln的值是否大于等于現(xiàn)有數(shù)據(jù)DEln 的值、即DIln^DEln的判斷，但也可以將該判斷置換為是否為 DIln<DEln、即寫入數(shù)據(jù)DIln的值是否小于現(xiàn)有數(shù)據(jù)DEln的值的判斷。 當(dāng)置換為DIltKDEln的判斷時(shí)，只是交換"是"、"否"的判斷而已。
當(dāng)判斷出DIln^DEln時(shí)(步驟S106:"是")，增量控制器150將 從第一寫入限制行中讀出的現(xiàn)有數(shù)據(jù)DEIln保存到內(nèi)部所具有的8位內(nèi)部 寄存器152中(步驟S106)。
增量控制器150判定是否完成了保存于第一寫入限制行中的8位的現(xiàn) 有數(shù)據(jù)DEln和保存于8位鎖存寄存器170中的8位的寫入數(shù)據(jù)DIln之間 的對(duì)比(步驟S108)，當(dāng)判定為尚未完成時(shí)(步驟S108:"否")，重 復(fù)執(zhí)行步驟S100 S106。
當(dāng)判定出保存于第一寫入限制行中的8位的現(xiàn)有數(shù)據(jù)DEln和保存于 8位鎖存寄存器170中的8位的寫入數(shù)據(jù)DIln之間的對(duì)比完成時(shí)(歩驟 S108:"是")，增量控制器150將保存于8位鎖存寄存器170中的寫入 數(shù)據(jù)DI1寫入存儲(chǔ)陣列100的第一限制行中(步驟S112)。即，DE1 — DIl，寫入數(shù)據(jù)DI1成為新的現(xiàn)有數(shù)據(jù)DE1。更詳細(xì)地說，如上所述，增 加控制器150不直接向存儲(chǔ)陣列IOO進(jìn)行寫入數(shù)據(jù)DI1的寫入，而是向讀/ 寫控制器140輸出允許將保存于8位鎖存寄存器170中的寫入數(shù)據(jù)DI1寫 入存儲(chǔ)陣列100的第一寫入限制行中的寫入允許信號(hào)WEN1，并通過接收 了寫入允許信號(hào)WEN1的讀/寫控制器140來進(jìn)行寫入。
增加控制器150進(jìn)行數(shù)據(jù)校驗(yàn)處理(步驟S112)，當(dāng)正常完成了寫入 時(shí)(步驟S114:"是")，執(zhí)行圖6的A以后的步驟。另一方面，增加 控制器150進(jìn)行數(shù)據(jù)校驗(yàn)處理(步驟S112)，當(dāng)沒有正常完成寫入時(shí)(步 驟S114:"否")，結(jié)束寫入處理。
參考圖7對(duì)數(shù)據(jù)校驗(yàn)處理進(jìn)行說明。增量控制器150從存儲(chǔ)陣列100 的第一寫入限制行中讀出剛寫入的現(xiàn)有數(shù)據(jù)DE1 (步驟S200)，并與保存 于8位鎖存寄存器170中的寫入數(shù)據(jù)DI1進(jìn)行比較(步驟S210)。具體來
說，增量控制器150在第1字節(jié)的寫入結(jié)束后的時(shí)鐘為低的期間，使用由
電荷泵電路160的內(nèi)部振蕩器162生成的內(nèi)部時(shí)鐘信號(hào)，使4位計(jì)數(shù)器 151向上計(jì)數(shù)。增量控制器150將4位計(jì)數(shù)器151的計(jì)數(shù)器值輸入到列選 擇電路103以及行選擇電路104中，從存儲(chǔ)陣列100的第一寫入限制行經(jīng) 由IN/OUT控制器120按地址的順序讀出剛寫入的8位的現(xiàn)有數(shù)據(jù)DE1， 并將其鎖存到8位內(nèi)部寄存器153中。g卩，從寫入備用狀態(tài)以8位(8個(gè) 時(shí)鐘)的延遲輸出內(nèi)部時(shí)鐘信號(hào)。
增量控制器150判定鎖存在8位內(nèi)部寄存器153中的現(xiàn)有數(shù)據(jù)DE1與 鎖存在8位鎖存寄存器170中并被用于寫入第一寫入限制行中的寫入數(shù)據(jù) DI1是否一致(步驟S204)。當(dāng)從第一寫入限制行中讀出的保存在8位內(nèi) 部寄存器153中的現(xiàn)有數(shù)據(jù)DE1與保存在8位鎖存寄存器170中的寫入數(shù) 據(jù)DI1—致時(shí)(步驟S204:"是")，增量控制器150判斷為寫入正常完 成，并結(jié)束本處理過程。
當(dāng)從第一寫入限制行中讀出的鎖存在8位內(nèi)部寄存器153中的現(xiàn)有數(shù) 據(jù)DE1與保存在8位鎖存寄存器170中的寫入數(shù)據(jù)DI1不一致時(shí)(步驟 S204:"否")，增量控制器150判斷為寫入沒有正常完成，即寫入異常 (步驟S208)。增量控制器150判定從第一寫入限制行中讀出并鎖存在8 位內(nèi)部寄存器153中的現(xiàn)有數(shù)據(jù)DE1與保存在8位內(nèi)部寄存器152中的寫 入前的現(xiàn)有數(shù)據(jù)DEl。w是否一致(步驟S210)，當(dāng)判定為DEl二DEl。w時(shí) (步驟S210:"是")，結(jié)束本處理過程。另一方面，當(dāng)判定為DE1# DEl。,d時(shí)(步驟S210:"否")，增量控制器150將保存在8位內(nèi)部寄存 器152中的寫入前的現(xiàn)有數(shù)據(jù)DEl。w寫回存儲(chǔ)陣列100的第一限制行中 (步驟S212)，并結(jié)束本處理過程。當(dāng)判定出寫入異常時(shí)，不向第二寫入 限制行進(jìn)行剩余的寫入數(shù)據(jù)DI2的寫入處理。
寫回處理在對(duì)第二寫入限制行的寫入處理周期進(jìn)行。即，在第2字節(jié) 的寫入數(shù)據(jù)DI2的寫入周期，將保存在8位寄存器中的現(xiàn)有數(shù)據(jù)DEl。w輸 入IN/OUT控制器120中，并與經(jīng)由數(shù)據(jù)信號(hào)端子SDAT輸入的數(shù)據(jù)同樣 地進(jìn)行向存儲(chǔ)陣列100的第一寫入限制行的寫入處理。其結(jié)果是，存儲(chǔ)陣 列100的第一及第二寫入限制行中的數(shù)據(jù)恢復(fù)為進(jìn)行寫入處理前的值。 返回圖6，對(duì)增量確認(rèn)處理進(jìn)行說明。當(dāng)16位長(zhǎng)的寫入數(shù)據(jù)DI中的 第1字節(jié)的寫入數(shù)據(jù)DI1的寫入正常完成時(shí)，在剩余的第2字節(jié)的寫入數(shù)
據(jù)DI2被鎖存到8位鎖存寄存器170的定時(shí)，增量控制器150以1位單位 讀出保存在存儲(chǔ)陣列100的第二寫入限制行中的對(duì)應(yīng)的現(xiàn)有數(shù)據(jù)DE2 (步 驟S116)。以后，將保存在第二寫入限制行中的構(gòu)成8位的現(xiàn)有數(shù)據(jù)DE2 的每一個(gè)l位的現(xiàn)有數(shù)據(jù)DE2設(shè)為現(xiàn)有數(shù)據(jù)DE2n (n二l 8)。此外，將 構(gòu)成8位的寫入數(shù)據(jù)DI2的每一個(gè)1位的寫入數(shù)據(jù)DI2設(shè)為寫入數(shù)據(jù)D12n (n=l 8)。
艮口，增量控制器150與向8位鎖存寄存器170鎖存第2字節(jié)的每個(gè)寫 入數(shù)據(jù)DI2時(shí)使用的時(shí)鐘信號(hào)SCK的下降沿同步，讀出從IN/OUT控制器 120輸出并保存在存儲(chǔ)陣列100的第二寫入限制行中的對(duì)應(yīng)的現(xiàn)有數(shù)據(jù) DE2。應(yīng)寫入第1字節(jié)的寫入數(shù)據(jù)的存儲(chǔ)陣列100的地址是與第二寫入限 制行對(duì)應(yīng)的8個(gè)地址，8個(gè)地址既是規(guī)定單位的地址。
增量控制器150在這次的定時(shí)讀出鎖存于8位鎖存寄存器170中的寫 入數(shù)據(jù)D12n (步驟S118)。在本實(shí)施例中，寫入數(shù)據(jù)DI從最高的位 (MSB)依次被輸入半導(dǎo)體存儲(chǔ)裝置10中，寫入數(shù)據(jù)D12n以MSB依次 被鎖存到8位鎖存寄存器170中。
增量控制器150判斷從8位鎖存寄存器170讀出的寫入數(shù)據(jù)D12n的值 是否為比從存儲(chǔ)陣列100的第一寫入限制行讀出的現(xiàn)有數(shù)據(jù)DE2n的值大 的值，艮卩D12n > DE2n (步驟S120)。增量控制器150在判斷出Dlln^ DEln時(shí)(步驟S120:"否")，結(jié)束本過程。即，不執(zhí)行寫入數(shù)據(jù)DI2 的寫入。
當(dāng)判斷出DI2n〉DE2n時(shí)(步驟S120:"是")，增量控制器150判 定是否完成了保存于第二寫入限制行中的8位的現(xiàn)有數(shù)據(jù)DE2n和保存于 8位鎖存寄存器170中的8位的寫入數(shù)據(jù)D12n之間的對(duì)比(步驟 S122)，當(dāng)判定為尚未完成時(shí)(步驟S122:"否")，重復(fù)執(zhí)行步驟 S116 S120。
當(dāng)判定出保存于第二寫入限制行中的8位的現(xiàn)有數(shù)據(jù)DE2n和保存于 8位鎖存寄存器170中的8位的寫入數(shù)據(jù)D12n之間的對(duì)比完成時(shí)(步驟
S122:"是")，增量控制器150將保存于8位鎖存寄存器170中的寫入
數(shù)據(jù)DI2寫入存儲(chǔ)陣列100的第二限制行中(步驟S124)，并結(jié)束本處理 過程。g卩，DE2—DI2，寫入數(shù)據(jù)DI2成為新的現(xiàn)有數(shù)據(jù)DE2。更詳細(xì)地 說，如上所述，增量控制器150不直接向存儲(chǔ)陣列IOO進(jìn)行寫入數(shù)據(jù)DII 的寫入，而是向讀/寫控制器140輸出允許將保存于8位鎖存寄存器170中 的寫入數(shù)據(jù)DI2寫入存儲(chǔ)陣列100的第二寫入限制行中的寫入允許信號(hào) WEN1，并通過接收了寫入允許信號(hào)WEN1的讀/寫控制器140來進(jìn)行寫 入。
參考圖8，舉例說明對(duì)存儲(chǔ)陣列100允許寫入的情況和不允許寫入的 情況。在圖8中，存儲(chǔ)陣列100的地址被表示在橫軸上，左端為最高的位 (MSB)，右端為最低的位(LMSB)。地址08 0F相當(dāng)于第一寫入限制 行，地址10 17相當(dāng)于第二寫入限制行。
*在第一例中，與第一寫入限制行對(duì)應(yīng)的寫入數(shù)據(jù)DI1與現(xiàn)有數(shù)據(jù) DE1—致，與第二寫入限制行對(duì)應(yīng)的寫入數(shù)據(jù)DI2大于現(xiàn)有數(shù)據(jù)DE2，因 此允許寫入。
*在第二例中，與第一寫入限制行對(duì)應(yīng)的寫入數(shù)據(jù)DI1與現(xiàn)有數(shù)據(jù) DE1 —致，與第二寫入限制行對(duì)應(yīng)的寫入數(shù)據(jù)DI2小于現(xiàn)有數(shù)據(jù)DE2，因 此不允許寫入。
*在第三例中，與第一寫入限制行對(duì)應(yīng)的寫入數(shù)據(jù)DI1大于現(xiàn)有數(shù) 據(jù)DE1，但與第二寫入限制行對(duì)應(yīng)的寫入數(shù)據(jù)DI2小于現(xiàn)有數(shù)據(jù)DE2，因 此不允許寫入。
*在第四例中，與第一寫入限制行對(duì)應(yīng)的寫入數(shù)據(jù)DI1小于現(xiàn)有數(shù) 據(jù)DE1 ，因此不管與第二寫入限制行對(duì)應(yīng)的寫入數(shù)據(jù)DI2和現(xiàn)有數(shù)據(jù)DE2 的大小關(guān)系如何均不允許寫入。
參考圖9，對(duì)第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置10的應(yīng)用例進(jìn)行說 明。圖9是示出第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置的應(yīng)用例的說明圖。第 一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置10被裝備在容納耗材的容器上，例如容 納作為印刷記錄材料的墨水的墨水容納體310、 311、 312上。當(dāng)將各個(gè)墨 水容納體310、 311、 312安裝到印制裝置上時(shí)，半導(dǎo)體存儲(chǔ)裝置10與印
刷裝置所具有的主機(jī)300總線連接。即，來自主機(jī)300的數(shù)據(jù)信號(hào)線
SDA、時(shí)鐘信號(hào)線SCk、復(fù)位信號(hào)線RST、正極電源線VDD、以及負(fù)極 電源線VSS均與各個(gè)墨水容納體310、 311、 312所具有的半導(dǎo)體存儲(chǔ)裝置 10相連。在該應(yīng)用例中，在半導(dǎo)體存儲(chǔ)裝置10中保存墨水余量或墨水消 耗量等與墨水量相關(guān)的信息。
如上所述，根據(jù)第一實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置10，在半導(dǎo)體存儲(chǔ) 裝置10中，只寫入值比現(xiàn)有數(shù)據(jù)DE大的寫入數(shù)據(jù)DI。從而，能夠提高 具有值增加的特性的數(shù)據(jù)的更新精度。即，當(dāng)從主機(jī)發(fā)送來的寫入數(shù)據(jù)DI 因噪音而變?yōu)楸认惹暗闹敌〉闹禃r(shí)，或者當(dāng)從主機(jī)錯(cuò)誤地發(fā)送了比先前的 值小的值時(shí)，不向半導(dǎo)體存儲(chǔ)裝置10進(jìn)行寫入。從而，當(dāng)通過耗材的消 耗量來進(jìn)行裝置的控制時(shí)，例如當(dāng)通過墨水消耗量來監(jiān)視并防止噴墨式打 印機(jī)中的墨水頭的空打時(shí)，能夠以更高的精度制止或防止由于空打而給墨 水頭帶來的損傷。
第一實(shí)施例的變形例
(1) 在上述第一實(shí)施例中，當(dāng)寫入數(shù)據(jù)DI2具有比現(xiàn)有數(shù)據(jù)DE2大 的值時(shí)，允許了對(duì)第二寫入限制行的寫入，但也可以在寫入數(shù)據(jù)DI2與現(xiàn) 有數(shù)據(jù)DE2相等時(shí)允許寫入。在此情況下，至少保存在存儲(chǔ)陣列IOO中的 與耗材的消耗量相關(guān)的數(shù)據(jù)不降低，能夠降低或防止隨著數(shù)據(jù)的降低而引 起的問題。此時(shí)，現(xiàn)有數(shù)據(jù)DE2被相同值的寫入數(shù)據(jù)DI2重寫。
(2) 在上述第一實(shí)施例中，說明了在半導(dǎo)體存儲(chǔ)裝置10中保存具有 值增加的特性的數(shù)據(jù)的情況，即記錄耗材的消耗量的情況，但在保存具有 值減少的特性的數(shù)據(jù)的情況，即記錄耗材的余量的情況下，也能夠獲得同 樣的利益。此時(shí)，代替增量控制器150，裝備用于判定寫入數(shù)據(jù)DI是否為 比現(xiàn)有數(shù)據(jù)DE小的值的數(shù)據(jù)的減量控制器即可。
(3) 在上述第一實(shí)施例中，作為應(yīng)用例，使用了墨盒，但除此之 外，調(diào)色劑盒也能夠獲得同樣的效果。此外，當(dāng)應(yīng)用于預(yù)付卡等保存貨幣 等價(jià)信息的介質(zhì)中時(shí)也能夠獲得同樣的效果。
(4) 在上述第一實(shí)施例中，在校驗(yàn)處理中使用了 4位計(jì)數(shù)器以及內(nèi) 部振蕩器162，但也可以不使用這些電路來進(jìn)行校驗(yàn)處理。即，在上述實(shí)施例中，使用鎖存于8位內(nèi)部寄存器153中的現(xiàn)有數(shù)據(jù)DE1和鎖存于8位 鎖存寄存器170中的寫入數(shù)據(jù)DI以8位單位進(jìn)行了校驗(yàn)處理，但也可以 以1位單位進(jìn)行。在此情況下，增加控制器150無需具有4位計(jì)數(shù)器151 以及8位內(nèi)部寄存器153。
具體來說，增量控制器150在第2字節(jié)的寫入數(shù)據(jù)DI2的每個(gè)位被鎖 存到8位鎖存寄存器170中的定時(shí)，從存儲(chǔ)陣列100的第一寫入限制行中 從MSB以1位單位讀出剛寫入的現(xiàn)有數(shù)據(jù)DE1。該現(xiàn)有數(shù)據(jù)DEI的讀出 例如在進(jìn)行校驗(yàn)處理時(shí)(鎖存第2字節(jié)的寫入數(shù)據(jù)DI2時(shí))可以如下進(jìn) 行，即由列選擇電路103以及行選擇電路104從地址計(jì)數(shù)器110輸入的 計(jì)數(shù)器值中減去8個(gè)計(jì)數(shù)器值，并使用減去后的計(jì)數(shù)器值來選擇存儲(chǔ)陣列 100的讀出數(shù)據(jù)即可?；蛘?，也可以由列選擇電路103以及行選擇電路 104事先存儲(chǔ)一個(gè)周期前的讀出地址，然后基于從地址計(jì)數(shù)器110輸入的 計(jì)數(shù)器值來依次選擇所存儲(chǔ)的地址。
另一方面，8位鎖存寄存器170由于是FIFO型的寄存器，因此，每 當(dāng)以1位單位鎖存第2字節(jié)的寫入數(shù)據(jù)DI2時(shí)，就會(huì)以1位單位釋放己鎖 存的寫入數(shù)據(jù)DIl。增量控制器150通過對(duì)從8位鎖存寄存器170自MSB 以1位單位釋放的第1字節(jié)的寫入數(shù)據(jù)DIl、和從存儲(chǔ)陣列100的第一寫 入限制行中自MSB以1位單位讀出的現(xiàn)有數(shù)據(jù)DEI進(jìn)行比較，能夠判定 應(yīng)寫入的寫入數(shù)據(jù)DI1是否被正確地寫入存儲(chǔ)陣列100的第一寫入限制行 中，即各個(gè)位的值是否一致。通過將該位單位的比較處理重復(fù)進(jìn)行8次， 能夠判定是否正確地寫入了第1字節(jié)的寫入數(shù)據(jù)DIl。當(dāng)寫入第一寫入限 制行中的8位的現(xiàn)有數(shù)據(jù)DEI全部都被正確地寫入時(shí)，執(zhí)行第2字節(jié)的寫 入數(shù)據(jù)DI2的增量確認(rèn)處理，然后向存儲(chǔ)陣列100的第二寫入限制行進(jìn)行 寫入數(shù)據(jù)DI2的寫入。
(5)在上述第一實(shí)施例中，進(jìn)行校驗(yàn)處理的結(jié)果，當(dāng)?shù)?字節(jié)的寫 入數(shù)據(jù)DI1沒有被正確地寫入第一寫入限制行中時(shí)，將鎖存于8位內(nèi)部寄 存器152中的寫入前的現(xiàn)有數(shù)據(jù)DEl。w寫回第一寫入限制行中，但也可以 不進(jìn)行寫回。在此情況下，也不對(duì)第二寫入限制中進(jìn)行第2字節(jié)的寫入數(shù) 據(jù)DI2的寫入，可保證后8位的值為正常寫入的值。另一方面，就前8位
的值來說，由于其是短期內(nèi)變化不是很大的值，因而，在主機(jī)一側(cè)，可通 過與上次值的確定性來避免問題。
(6)在上述第一實(shí)施例中，將16位長(zhǎng)的寫入數(shù)據(jù)為例進(jìn)行了說明，
但除此之外，也同樣能夠適用于24位長(zhǎng)、32位長(zhǎng)等、具有成倍于存儲(chǔ)陣 列100的1行的位長(zhǎng)的數(shù)據(jù)長(zhǎng)的數(shù)據(jù)，并且能夠獲得同樣的效果。 第二實(shí)施例
半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)
第二實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置是非易失性地保持存儲(chǔ)數(shù)據(jù)并以1
位單位從開頭地址順次存取的eeprom。
圖10是示出第二實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置的內(nèi)部電路結(jié)構(gòu)的框 圖。該半導(dǎo)體存儲(chǔ)裝置ioa包括存取控制器1110、讀寫控制器1120、地 址計(jì)數(shù)器1130以及存儲(chǔ)陣列1140。
存儲(chǔ)陣列1140具有規(guī)定容量、例如256位的存儲(chǔ)區(qū)域。 地址計(jì)數(shù)器1130是與輸入時(shí)鐘信號(hào)端子ckt中的時(shí)鐘信號(hào)clk同歩 地增加其計(jì)數(shù)器值的電路。更具體來說，地址計(jì)數(shù)器1130是與從讀寫控 制器1120輸出的向上計(jì)數(shù)信號(hào)cp同步地增加(向上計(jì)數(shù))其計(jì)數(shù)器值的 電路。其中，向上計(jì)數(shù)信號(hào)cp是從讀寫控制器1120輸出的時(shí)鐘信號(hào)，相 當(dāng)于內(nèi)部時(shí)鐘信號(hào)ick。此外，內(nèi)部時(shí)鐘信號(hào)ick是從控制器1110輸出 的時(shí)鐘信號(hào)，相當(dāng)于時(shí)鐘信號(hào)clk。因此，向上計(jì)數(shù)信號(hào)cp是相當(dāng)于時(shí) 鐘信號(hào)clk的時(shí)鐘信號(hào)，地址計(jì)數(shù)器1130與時(shí)鐘信號(hào)clk同步地向上計(jì) 數(shù)其計(jì)數(shù)器值。
地址計(jì)數(shù)器1130的計(jì)數(shù)器值作為指示存儲(chǔ)陣列1140的256位的存儲(chǔ) 區(qū)域位置的地址add而被輸入存儲(chǔ)陣列1140中，可通過地址計(jì)數(shù)器1130 的計(jì)數(shù)器值來指定存儲(chǔ)陣列1140中的寫入位置或讀出位置。
并且，地址計(jì)數(shù)器1130在輸入計(jì)數(shù)器復(fù)位信號(hào)crst時(shí)，將計(jì)數(shù)器 值復(fù)位為初始值。在這里，初始值只要與存儲(chǔ)陣列1140的開頭位置相關(guān) 聯(lián)，可以是任意的值，通常將0用作初始值。當(dāng)啟動(dòng)裝置時(shí)，或者開始或 結(jié)束存取(數(shù)據(jù)的讀出或?qū)懭?時(shí)，由讀寫控制器1120輸出計(jì)數(shù)器復(fù)位 信號(hào)crst。因此，地址計(jì)數(shù)器1130可通過從初始值依次向上計(jì)數(shù)的計(jì)數(shù)器值來 依次指定存儲(chǔ)陣列1140的寫入位置或讀出位置。
存取控制器1110與芯片選擇端子CST、時(shí)鐘信號(hào)端子CKT、數(shù)據(jù)信 號(hào)端子IO相連，經(jīng)由芯片選擇端子CST輸入芯片選擇信號(hào)CS井，經(jīng)由時(shí) 鐘信號(hào)端子CKT輸入時(shí)鐘信號(hào)CLK，經(jīng)由數(shù)據(jù)信號(hào)端子IO輸入或輸出數(shù) 據(jù)信號(hào)DA。輸入的時(shí)鐘信號(hào)CLK作為內(nèi)部時(shí)鐘信號(hào)而送給讀寫控制器 1120。當(dāng)數(shù)據(jù)信號(hào)DA為輸入數(shù)據(jù)信號(hào)時(shí)，作為輸入數(shù)據(jù)信號(hào)IDA而送給 讀寫控制器1120，作為寫入數(shù)據(jù)信號(hào)WDA而送給存儲(chǔ)陣列1140。當(dāng)數(shù)據(jù) 信號(hào)DA為輸出數(shù)據(jù)信號(hào)時(shí)，從存儲(chǔ)陣列1140中送出的讀出數(shù)據(jù)信號(hào) RDA作為數(shù)據(jù)信號(hào)DA而被輸出。
此外，存取控制器1110根據(jù)芯片選擇信號(hào)CS#、以及與時(shí)鐘信號(hào) CLK同歩輸入的數(shù)據(jù)信號(hào)DA，控制存取的開始及結(jié)束。具體來說，存取 控制器1110當(dāng)輸入了芯片選擇信號(hào)CS#，并且在預(yù)定的定時(shí)作為數(shù)據(jù)信 號(hào)DA而輸入了指示數(shù)據(jù)的讀出或?qū)懭氲拿顢?shù)據(jù)時(shí)，向讀寫控制器1120 和地址計(jì)數(shù)器1130送出存取允許信號(hào)AEN，并且在所指示的存取為寫入 的情況下，向讀寫控制器1120送出寫入訪問開始信號(hào)WRS，由此來控制 存取的開始。此外，存取控制器1110在芯片選擇信號(hào)CS弁的輸入結(jié)束 時(shí)，結(jié)束存取允許信號(hào)AEN的送出，并且在送出寫入訪問開始信號(hào)WRS 的情況下結(jié)束該送出，由此來控制存取的結(jié)束。
讀寫控制器1120包括控制數(shù)據(jù)的讀出的讀控制部1122、控制數(shù)據(jù)的 寫入的寫控制部1124、以及讀寫執(zhí)行部1126，該讀寫執(zhí)行部1126根據(jù)來 自讀控制部1122的指示而向存儲(chǔ)陣列1140送出讀執(zhí)行信號(hào)RD，并根據(jù) 來自寫控制部1124的指示而向存儲(chǔ)陣列1140送出讀執(zhí)行信號(hào)RD和寫執(zhí) 行信號(hào)WR。讀寫控制器1120實(shí)際控制數(shù)據(jù)的讀出或?qū)懭搿＞唧w來說，當(dāng) 從存儲(chǔ)控制器1110只輸入了存取允許信號(hào)AEN和寫入開始信號(hào)WRS中 的存取允許信號(hào)AEN時(shí)，讀控制部1122和讀寫執(zhí)行部1126進(jìn)行動(dòng)作， 向存儲(chǔ)陣列1140送出與內(nèi)部時(shí)鐘信號(hào)ICK的下降(上升)同步的讀執(zhí)行 信號(hào)RD，從而執(zhí)行數(shù)據(jù)的讀出處理。此時(shí)，包含于來自存儲(chǔ)陣列1140的 讀出數(shù)據(jù)信號(hào)RDA中的讀出數(shù)據(jù)(簡(jiǎn)稱為"讀出數(shù)據(jù)RDA")被輸入存
取控制器1110中，并經(jīng)由數(shù)據(jù)信號(hào)端子IO被輸出為輸出數(shù)據(jù)信號(hào)DA。
此外，當(dāng)從存儲(chǔ)控制器1110輸入了存取允許信號(hào)AEN和寫入訪問開始信 號(hào)WRS時(shí)，寫控制部1124和讀寫執(zhí)行部1126進(jìn)行動(dòng)作，向存儲(chǔ)陣列 1140送出與內(nèi)部時(shí)鐘信號(hào)ICK的下降(上升)同步的讀執(zhí)行信號(hào)RD和與 內(nèi)部時(shí)鐘信號(hào)ICK的上升(下降)同步的寫執(zhí)行信號(hào)WR，從而如下面所 述那樣執(zhí)行數(shù)據(jù)的讀出及寫入處理。此時(shí)，經(jīng)由數(shù)據(jù)信號(hào)端子10輸入存 取控制器1110中的數(shù)據(jù)信號(hào)DA作為寫入數(shù)據(jù)信號(hào)WDA而被送給存儲(chǔ)陣 列1110，寫入數(shù)據(jù)信號(hào)WDA所表示的數(shù)據(jù)(簡(jiǎn)稱為"寫入數(shù)據(jù) WDA")以寫入的順序被寫入存儲(chǔ)陣列1140中。
本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的特點(diǎn)在于由寫控制部1124控制的數(shù)據(jù) 的寫入動(dòng)作的部分，而由讀控制部1122控制的數(shù)據(jù)的讀出動(dòng)作的部分由 于與以往的半導(dǎo)體存儲(chǔ)裝置相同，因此，下面只對(duì)數(shù)據(jù)的寫入動(dòng)作加以說 明。
寫入動(dòng)作
作為前提，假定作為數(shù)據(jù)信號(hào)DA而經(jīng)由數(shù)據(jù)信號(hào)端子10依次輸入 的多位數(shù)據(jù)必須從最高的位(MSB)依次以l位單位輸入，存儲(chǔ)陣列1140 的存儲(chǔ)區(qū)域位置也從與最高的位相關(guān)聯(lián)的地址依次被存取。
圖11是示出第二實(shí)施例中的數(shù)據(jù)寫入動(dòng)作的步驟的流程圖。如上所 述，當(dāng)從存取控制器1110向讀寫控制器1120輸入存取允許信號(hào)AEN并 輸入寫入訪問開始信號(hào)WRS時(shí)，由寫控制部1124執(zhí)行該動(dòng)作。
當(dāng)開始了寫入動(dòng)作時(shí)，寫控制部1124首先使讀寫執(zhí)行部1126執(zhí)行數(shù) 據(jù)的讀出(步驟S1102)。例如，讀寫執(zhí)行部1126與內(nèi)部時(shí)鐘信號(hào)ICK 的下降沿同步地向存儲(chǔ)陣列1140送出讀執(zhí)行信號(hào)RD。此時(shí)，根據(jù)讀執(zhí)行 信號(hào)RD，從存儲(chǔ)陣列1140中的與地址計(jì)數(shù)器1130送出的地址信號(hào)ADD 所表示的地址值對(duì)應(yīng)的存儲(chǔ)區(qū)域位置讀出所存儲(chǔ)的數(shù)據(jù)(存儲(chǔ)數(shù)據(jù))。在 下面說明的其他的讀出處理中，也與內(nèi)部時(shí)鐘信號(hào)ICK的下降沿同步地進(jìn) 行讀執(zhí)行信號(hào)RD的送出。
然后，寫控制部1124對(duì)如上述讀出并從存儲(chǔ)陣列1140送出的讀出數(shù) 據(jù)信號(hào)RDA所表示的數(shù)據(jù)(簡(jiǎn)稱為"讀出數(shù)據(jù)")、和此時(shí)經(jīng)由數(shù)據(jù)信
號(hào)端子IO輸入并從存取控制器1110送出的輸入數(shù)據(jù)信號(hào)IDA所表示的數(shù)
據(jù)(簡(jiǎn)稱為"輸入數(shù)據(jù)")進(jìn)行比較(步驟S1104)，判斷讀出數(shù)據(jù)的值 和輸入數(shù)據(jù)的值是否一致(步驟S1106)。
當(dāng)讀出數(shù)據(jù)的值和輸入數(shù)據(jù)的值一致時(shí)(步驟S1106:"是")，寫
控制部1124使地址計(jì)數(shù)器1130的計(jì)數(shù)器值向上計(jì)數(shù)1 (步驟S1108)， 并判斷是否結(jié)束存取動(dòng)作(步驟S1110)，當(dāng)繼續(xù)進(jìn)行存取動(dòng)作時(shí)(步驟 S1110:"否")，再次使讀寫執(zhí)行部1126執(zhí)行數(shù)據(jù)的讀出(步驟 S1102)。例如，讀寫控制器1120與送出讀執(zhí)行信號(hào)RD之后的內(nèi)部時(shí)鐘 信號(hào)ICK的下一個(gè)下降沿同步地向計(jì)數(shù)器1130送出向上計(jì)數(shù)信號(hào)CP。此 時(shí)，根據(jù)向上計(jì)數(shù)信號(hào)CP，計(jì)數(shù)器1130的計(jì)數(shù)器值向上計(jì)數(shù)1。計(jì)數(shù)器 1130在與內(nèi)部時(shí)鐘信號(hào)ICK相當(dāng)?shù)南蛏嫌?jì)數(shù)信號(hào)CP的各個(gè)下降沿的定時(shí) (向上計(jì)數(shù)定時(shí))，向上計(jì)數(shù)每周期計(jì)數(shù)器值。
從而，寫控制部1124重復(fù)進(jìn)行數(shù)據(jù)的讀出處理(步驟S1102)和與輸 入數(shù)據(jù)的比較處理(步驟S1104)，直到讀出數(shù)據(jù)和輸入數(shù)據(jù)不一致(歩 驟S1106:"否")為止。
當(dāng)在上述存取動(dòng)作是否結(jié)束的判斷(步驟S1110)中判斷為結(jié)束存取 動(dòng)作時(shí)(步驟S1110:"是")，寫控制部1124復(fù)位地址計(jì)數(shù)器1130的 計(jì)數(shù)器值(步驟S1124)來結(jié)束該寫入動(dòng)作。存取動(dòng)作的結(jié)束可根據(jù)是否 輸入了芯片選擇信號(hào)ftCS或存取允許信號(hào)AEN來判斷。具體來說，如果 作為判斷對(duì)象的信號(hào)、例如存取允許信號(hào)AEN的狀態(tài)處于非激活狀態(tài)， 則能夠判斷為結(jié)束存取動(dòng)作。
另一方面，當(dāng)在上述讀出數(shù)據(jù)的值與輸入數(shù)據(jù)的值是否一致的判斷 (步驟S1106)中判斷為讀出數(shù)據(jù)的值與輸入數(shù)據(jù)的值不一致時(shí)(步驟 S1106:"否")，寫控制部1124進(jìn)一步判斷輸入數(shù)據(jù)的值是否為[1](步 驟S1112)。
當(dāng)輸入數(shù)據(jù)的值為[l]時(shí)(步驟S1112:"是")，設(shè)定寫入允許標(biāo)志 (步驟S1114)，使讀寫執(zhí)行部1126執(zhí)行作為寫入數(shù)據(jù)的輸入數(shù)據(jù)的寫入 (步驟S1116)。例如，讀寫執(zhí)行部1126與內(nèi)部時(shí)鐘信號(hào)ICK的上升沿 同步地向存儲(chǔ)陣列1140送出寫執(zhí)行信號(hào)WR。此時(shí)，輸入數(shù)據(jù)(寫入數(shù) 據(jù))被寫入存儲(chǔ)陣列1140中與地址計(jì)數(shù)器1130送出的地址信號(hào)ADD所
表示的地址值對(duì)應(yīng)的存儲(chǔ)區(qū)域位置的存儲(chǔ)區(qū)域中。
然后，寫控制部1124在下一個(gè)向上計(jì)數(shù)定時(shí)使地址計(jì)數(shù)器1130的計(jì) 數(shù)器值向上計(jì)數(shù)1 (步驟S1118)，進(jìn)而判斷是否結(jié)束存取動(dòng)作(步驟 S1120)。
當(dāng)繼續(xù)進(jìn)行存取動(dòng)作時(shí)(步驟S1120:"否")，再次執(zhí)行數(shù)據(jù)的寫
入處理(步驟S1116)以及地址的向上計(jì)數(shù)處理(步驟S1118)。另一方 面，當(dāng)結(jié)束存取動(dòng)作時(shí)(步驟S1120:"是")，解除寫入允許標(biāo)志的設(shè) 定(步驟S1122)，并復(fù)位地址計(jì)數(shù)器1130的計(jì)數(shù)器值(步驟S1124)來
結(jié)束該寫入動(dòng)作。
此外，當(dāng)在上述輸入數(shù)據(jù)的值是否為[l]的判斷(步驟S1110)中判斷 為輸入數(shù)據(jù)的值不為[l]時(shí)(歩驟S1110:"否")，寫控制部1124在存 取動(dòng)作結(jié)束之前(步驟S1128:"否")，禁止輸入數(shù)據(jù)的寫入(歩驟 S1126)，使讀寫執(zhí)行部1126停止動(dòng)作。另一方面，當(dāng)結(jié)束存取動(dòng)作時(shí)
(步驟S1128:"是")，復(fù)位地址計(jì)數(shù)器1130的計(jì)數(shù)器值(步驟 S1124)來結(jié)束該寫入動(dòng)作。
接著，對(duì)上述寫入動(dòng)作的具體例進(jìn)行說明。為了容易說明，將向4位 的存儲(chǔ)區(qū)域?qū)懭?位的二進(jìn)制數(shù)據(jù)的場(chǎng)合作為前提。例如，假定在4位的 各個(gè)存儲(chǔ)區(qū)域中存儲(chǔ)有數(shù)據(jù)[1010b]。括號(hào)[]中的[b]表示二進(jìn)制數(shù)據(jù)，在4 個(gè)[1]或
的值中，左端表示最高的位(MSB)，右端表示最低的位
(LSB)。
例如，當(dāng)輸入數(shù)據(jù)[lOlOb]從左端的最高的位依次輸入時(shí)，依次與存 儲(chǔ)數(shù)據(jù)[1010b]所對(duì)應(yīng)的位進(jìn)行比較。此時(shí)，由于輸入數(shù)據(jù)和存儲(chǔ)數(shù)據(jù)的各 個(gè)位的值相一致，所以不進(jìn)行數(shù)據(jù)的寫入。
此外，當(dāng)輸入輸入數(shù)據(jù)[1100b]時(shí)，相對(duì)于存儲(chǔ)數(shù)據(jù)[1010b]，從左第2 位的輸入數(shù)據(jù)的值為[l]，這與存儲(chǔ)數(shù)據(jù)的值
不一致，并且由于輸入數(shù)據(jù) 的值為[l]，因而輸入數(shù)據(jù)的值大于存儲(chǔ)數(shù)據(jù)的值。其結(jié)果是，設(shè)定寫入允 許標(biāo)志，并從左順序?qū)懭氲?位的[1]、第3位的
以及第4位的
，從而 4位的各個(gè)存儲(chǔ)區(qū)域中存儲(chǔ)的數(shù)據(jù)[1010b]被改寫為輸入數(shù)據(jù)[1100b]。
另外，當(dāng)輸入輸入數(shù)據(jù)[1001b]時(shí)，相對(duì)于存儲(chǔ)數(shù)據(jù)[1010b]，從左第3 位的輸入數(shù)據(jù)的值為[O]，這與存儲(chǔ)數(shù)據(jù)的值[l]不一致，但由于輸入數(shù)據(jù)的
值為[o]，因而輸入數(shù)據(jù)的值小于存儲(chǔ)數(shù)據(jù)的值。其結(jié)果是，不設(shè)定寫入允 許標(biāo)志，禁止輸入數(shù)據(jù)[1001b]的寫入。
如上所述，在第二實(shí)施例的寫入動(dòng)作中，能夠只有在作為寫入數(shù)據(jù)的 輸入數(shù)據(jù)的值大于存儲(chǔ)數(shù)據(jù)的值時(shí)，進(jìn)行數(shù)據(jù)的改寫，當(dāng)寫入數(shù)據(jù)小于存 儲(chǔ)數(shù)據(jù)時(shí)，能夠禁止寫入。由此，能夠防止預(yù)先確定的數(shù)據(jù)條件下的寫入 以外的寫入。
.在上述第二實(shí)施例的寫入動(dòng)作中，說明了當(dāng)寫入數(shù)據(jù)與存儲(chǔ)數(shù)據(jù)一致 時(shí)，不進(jìn)行輸入數(shù)據(jù)的寫入，但也可以在一致時(shí)設(shè)定寫入允許標(biāo)志來進(jìn)行 輸入數(shù)據(jù)的寫入，并禁止只有在寫入數(shù)據(jù)小于存儲(chǔ)數(shù)據(jù)時(shí)進(jìn)行數(shù)據(jù)的寫 入。
此外，在上述第二實(shí)施例的寫入動(dòng)作中，將以1位單位順序?qū)懭霐?shù)據(jù)
的場(chǎng)合作為前提進(jìn)行了說明，但也可以將n位單位的數(shù)據(jù)集中起來一次寫 入。但是，在此情況下，需要具備數(shù)據(jù)緩沖器，用于保持各位的輸入數(shù) 據(jù)，直到n位的數(shù)據(jù)全部輸入完。
但是，第二實(shí)施例的寫入動(dòng)作只有在滿足"寫入數(shù)據(jù)大于存儲(chǔ)數(shù)據(jù)" 的數(shù)據(jù)條件時(shí)，才可進(jìn)行數(shù)據(jù)的寫入。然而，當(dāng)為了縮短寫執(zhí)行信號(hào)WR 的生成時(shí)間而改變作為寫執(zhí)行信號(hào)WR的生成標(biāo)準(zhǔn)的時(shí)鐘信號(hào)CLK的定 時(shí)來進(jìn)行寫入動(dòng)作時(shí)，可能會(huì)寫入不滿足數(shù)據(jù)條件的數(shù)據(jù)。因此，下面加 以說明應(yīng)對(duì)該問題的實(shí)施例的半導(dǎo)體存儲(chǔ)裝置。
第三實(shí)施例
半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)
與第二實(shí)施例一樣，第三實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置也是非易失性
地保持存儲(chǔ)數(shù)據(jù)并以1位單位從開頭地址順次存取的EEPROM。
圖12是示出第三實(shí)施例涉及的半導(dǎo)體存儲(chǔ)裝置的內(nèi)部電路結(jié)構(gòu)的框 圖。該半導(dǎo)體存儲(chǔ)裝置20A除存取控制器1210、讀寫控制器1220、地址 計(jì)數(shù)器1230以及存儲(chǔ)陣列1240之外，還包括數(shù)據(jù)緩沖器1228和減法器 1232。
存取控制器1210、地址計(jì)數(shù)器1230以及存儲(chǔ)陣列1240與第二實(shí)施例 的半導(dǎo)體存儲(chǔ)裝置(參見圖10)的存取控制器1110、地址計(jì)數(shù)器1130以 及存儲(chǔ)陣列1140相同。
數(shù)據(jù)緩沖器1228根據(jù)從讀寫控制器1220輸入的鎖存信號(hào)DLT，鎖存 來自存取控制器1210的輸入數(shù)據(jù)信號(hào)IDA,并將鎖存數(shù)據(jù)作為寫入數(shù)據(jù) 信號(hào)WDA送給存儲(chǔ)陣列1140。
減法器1232根據(jù)來自讀寫控制器1220的減法信號(hào)DEC，將用地址計(jì) 數(shù)器1230的計(jì)數(shù)器值表示的地址("非減算地址")、或者將通過對(duì)計(jì) 數(shù)器值進(jìn)行減法運(yùn)算后的值表示的地址("減算地址")作為地址信號(hào) ADD而送給存儲(chǔ)陣列1140。
讀寫控制器1220包括讀控制部1222、寫控制部1224以及讀寫執(zhí)行部 1226，基本與第二實(shí)施例的讀寫控制器1120同樣地實(shí)際對(duì)存取(數(shù)據(jù)的 讀出或者數(shù)據(jù)的寫入)進(jìn)行控制。讀控制部1222以及讀寫執(zhí)行部1226與 第二實(shí)施例的讀控制部1122以及讀寫執(zhí)行部1126相同。
寫控制部1224通過控制地址計(jì)數(shù)器1230、讀寫執(zhí)行部1226、數(shù)據(jù)緩 沖器1228以及減法器1232的動(dòng)作，來控制后述的數(shù)據(jù)的寫入動(dòng)作。
本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的特點(diǎn)也在于由寫控制器1224控制的數(shù) 據(jù)的寫入動(dòng)作的部分，而由讀控制部1122控制的數(shù)據(jù)的寫入動(dòng)作的部分 由于與以往的半導(dǎo)體存儲(chǔ)裝置相同，因此，下面只對(duì)由寫控制器1224控 制的數(shù)據(jù)的寫入動(dòng)作加以說明。
寫入動(dòng)作
作為前提，與第二實(shí)施例中的寫入動(dòng)作的情況同樣地，假定作為數(shù)據(jù) 信號(hào)DA而經(jīng)由數(shù)據(jù)信號(hào)端子10依次輸入的多位數(shù)據(jù)必須從最高的位 (MSB)依次以1位單位輸入，存儲(chǔ)陣列1240的存儲(chǔ)區(qū)域位置也從與最 高的位相關(guān)聯(lián)的地址依次被存取。
圖13是示出第三實(shí)施例中的數(shù)據(jù)寫入動(dòng)作的步驟的流程圖。與第二 實(shí)施例的情況相同，當(dāng)從存取控制器1210向讀寫控制器1220輸入存取允 許信號(hào)AEN并輸入寫入訪問開始信號(hào)WRS時(shí)，由寫控制器1224執(zhí)行該 動(dòng)作。
當(dāng)開始了寫入動(dòng)作時(shí)，寫控制部1224首先使讀寫執(zhí)行部1226執(zhí)行數(shù) 據(jù)的讀出(步驟S1202)。例如，讀寫執(zhí)行部1226與內(nèi)部時(shí)鐘信號(hào)ICK 的下降沿同步地向存儲(chǔ)陣列1240送出讀執(zhí)行信號(hào)RD。此時(shí)，根據(jù)讀執(zhí)行 信號(hào)RD，從存儲(chǔ)陣列1240中的與地址計(jì)數(shù)器1230送出的地址信號(hào)ADD 所表示的地址值對(duì)應(yīng)的存儲(chǔ)區(qū)域位置讀出所存儲(chǔ)的數(shù)據(jù)(存儲(chǔ)數(shù)據(jù))。在 下面說明的其他的讀出處理中，也與內(nèi)部時(shí)鐘信號(hào)ICK的下降沿同步地進(jìn) 行讀執(zhí)行信號(hào)RD的送出。
然后，寫控制部1224對(duì)如上述讀出的來自存儲(chǔ)陣列1240的讀出數(shù)據(jù) 和輸入數(shù)據(jù)進(jìn)行比較(步驟S1204)，判斷讀出數(shù)據(jù)的值和輸入數(shù)據(jù)的值 是否一致(步驟S1206)。
當(dāng)讀出數(shù)據(jù)的值和輸入數(shù)據(jù)的值一致時(shí)(步驟S1206:"是")，寫 控制部1224使數(shù)據(jù)緩沖器1228鎖存輸入數(shù)據(jù)(步驟S1208)，然后使地 址計(jì)數(shù)器1130的計(jì)數(shù)器值向上計(jì)數(shù)1 (步驟S1210),進(jìn)而判斷是否結(jié)束 存取動(dòng)作(步驟S1212)，當(dāng)繼續(xù)進(jìn)行存取動(dòng)作時(shí)(步驟S1212: "否")，再次使讀寫執(zhí)行部1126執(zhí)行數(shù)據(jù)的讀出(步驟S1202)。例 如，讀寫控制器1220與由讀寫執(zhí)行部1226送出讀執(zhí)行信號(hào)RD之后的內(nèi) 部時(shí)鐘信號(hào)ICK的下一個(gè)下降沿同步地向數(shù)據(jù)緩沖器1228送出鎖存信號(hào) DLT。此時(shí)，根據(jù)鎖存信號(hào)DLT，從存取控制器1110送出的輸入數(shù)據(jù)信 號(hào)IDA所表示的數(shù)據(jù)(輸入數(shù)據(jù))被鎖存到數(shù)據(jù)緩沖器1228中。然后， 讀寫控制器1220與由讀寫執(zhí)行部1226向數(shù)據(jù)緩沖器1228送出鎖存信號(hào)之 后的內(nèi)部時(shí)鐘信號(hào)ICK的下一個(gè)下降沿同步地向計(jì)數(shù)器1230送出向上計(jì) 數(shù)信號(hào)CP。此時(shí)，根據(jù)向上計(jì)數(shù)信號(hào)CP，計(jì)數(shù)器1230的計(jì)數(shù)器值向上 計(jì)數(shù)l。數(shù)據(jù)緩沖器1228在內(nèi)部時(shí)鐘信號(hào)ICK的各個(gè)上升沿的定時(shí)(鎖存 定時(shí))，鎖存每周期輸入數(shù)據(jù)。并且，計(jì)數(shù)器1230在與內(nèi)部時(shí)鐘信號(hào) ICK相當(dāng)?shù)南蛏嫌?jì)數(shù)信號(hào)CP的各個(gè)下降沿的定時(shí)(向上計(jì)數(shù)定時(shí))，向
上計(jì)數(shù)每周期計(jì)數(shù)器值。
從而，寫控制部1224重復(fù)進(jìn)行數(shù)據(jù)的讀出處理(步驟S1202)和與輸 入數(shù)據(jù)的比較處理(步驟S1204)，直到讀出數(shù)據(jù)和輸入數(shù)據(jù)不一致(步 驟S1206:"否")為止。
當(dāng)在上述存取動(dòng)作是否結(jié)束的判斷(步驟S1212)中判斷為結(jié)束存取
動(dòng)作時(shí)(步驟S1212:"是")，寫控制部1224復(fù)位地址計(jì)數(shù)器1230的 計(jì)數(shù)器值(步驟S1250)來結(jié)束該寫入處理。存取動(dòng)作的結(jié)束可根據(jù)是否 輸入了芯片選擇信號(hào)弁CS或存取允許信號(hào)AEN來判斷。具體來說，如果 作為判斷對(duì)象的信號(hào)、例如存取允許信號(hào)AEN的狀態(tài)處于非激活狀態(tài)， 則能夠判斷為結(jié)束存取動(dòng)作。
另一方面，當(dāng)在上述讀出數(shù)據(jù)的值與輸入數(shù)據(jù)的值是否一致的判斷 (步驟S1206)中判斷為讀出數(shù)據(jù)的值與輸入數(shù)據(jù)的值不一致時(shí)(步驟 S1206:"否")，寫控制部1224進(jìn)一歩判斷輸入數(shù)據(jù)的值是否為[1](步 驟S1214)。
當(dāng)輸入數(shù)據(jù)的值為[l]時(shí)(步驟S1214:"是")，設(shè)定寫入允許標(biāo)志 (歩驟S1216)，在下一個(gè)鎖存定時(shí)，使數(shù)據(jù)緩沖器1228鎖存輸入數(shù)據(jù) (步驟S1218)，并使讀寫執(zhí)行部1226執(zhí)行數(shù)據(jù)的寫入(步驟S1220)。 例如，讀寫執(zhí)行部1226與由讀寫執(zhí)行部1226送出讀執(zhí)行信號(hào)RD之后的 內(nèi)部時(shí)鐘信號(hào)ICK的下一個(gè)上升沿同步地向數(shù)據(jù)緩沖器1228送出鎖存信 號(hào)DLT。此時(shí)，根據(jù)鎖存信號(hào)DLT，輸入數(shù)據(jù)被鎖存到數(shù)據(jù)緩沖器1228 中。此外，讀寫執(zhí)行部在送出讀執(zhí)行信號(hào)RD之后的內(nèi)部時(shí)鐘信號(hào)ICK的 下一個(gè)上升沿同步地向存儲(chǔ)陣列1240送出寫執(zhí)行信號(hào)WR。此時(shí)，輸入數(shù) 據(jù)(寫入數(shù)據(jù))被寫入存儲(chǔ)陣列1240中與地址計(jì)數(shù)器1230送出的地址信 號(hào)ADD所表示的地址值對(duì)應(yīng)的存儲(chǔ)區(qū)域位置的存儲(chǔ)區(qū)域中。
然后，寫控制部1224在下一個(gè)地址向上計(jì)數(shù)定時(shí)，使地址計(jì)數(shù)器 1230的計(jì)數(shù)器值向上計(jì)數(shù)1 (步驟S1220)。
接著，寫控制部1224使減法器1232將從地址計(jì)數(shù)器1230的計(jì)數(shù)器值 (地址值)減去[l]后的值的地址(減算地址)設(shè)定為讀出地址(步驟 S1224)，并使讀寫執(zhí)行部1226執(zhí)行數(shù)據(jù)的讀出(步驟S1226)。
然后，寫控制部1224對(duì)讀出數(shù)據(jù)和與寫入數(shù)據(jù)相當(dāng)?shù)谋绘i存在數(shù)據(jù) 緩沖器1228中的數(shù)據(jù)(鎖存數(shù)據(jù))進(jìn)行比較(步驟S1228)，判斷讀出數(shù) 據(jù)的值與鎖存數(shù)據(jù)的值是否一致(步驟S1230)。
當(dāng)讀出數(shù)據(jù)的值與鎖存數(shù)據(jù)的值一致時(shí)(步驟S1230:"是")，首
先，在下一個(gè)鎖存定時(shí)，使數(shù)據(jù)緩沖器1228鎖存輸入數(shù)據(jù)(步驟
S1232)，使減法器1232將地址計(jì)數(shù)器1230的計(jì)數(shù)器值的地址(非減算 地址)設(shè)定為寫入地址(步驟S1234)，并使讀寫執(zhí)行部1126執(zhí)行作為寫 入數(shù)據(jù)的輸入數(shù)據(jù)的寫入(步驟S1236)。
然后，寫控制部1224在下一個(gè)向上計(jì)數(shù)定時(shí)，使地址計(jì)數(shù)器1230的 計(jì)數(shù)器值向上計(jì)數(shù)1 (步驟S1238)，進(jìn)而判斷是否結(jié)束存取動(dòng)作(歩驟 S1240)。
當(dāng)繼續(xù)進(jìn)行存取動(dòng)作時(shí)(步驟S1240:"否")，再次執(zhí)行從輸入數(shù) 據(jù)的鎖存處理(步驟S1116)至地址的向上計(jì)數(shù)處理(歩驟S1238)。另 一方面，當(dāng)結(jié)束存取動(dòng)作時(shí)(步驟S1240:"是")，解除寫入允許標(biāo)志 的設(shè)定(歩驟S1242)，并復(fù)位地址計(jì)數(shù)器1230的計(jì)數(shù)器值(步驟 S1250)來結(jié)束該寫入動(dòng)作。
此外，當(dāng)在上述讀出數(shù)據(jù)的值與鎖存數(shù)據(jù)的值是否一致的判斷(步驟 S1230)中判斷為讀出數(shù)據(jù)的值與鎖存數(shù)據(jù)的值不一致時(shí)(步驟S1230: "否")，寫控制部1224解除寫入允許標(biāo)志的設(shè)定(步驟S1244)，并在 存取動(dòng)作結(jié)束之前(步驟S1248:"否")，禁止輸入數(shù)據(jù)的寫入(步驟 S1246)，使讀寫執(zhí)行部1226停止動(dòng)作。另一方面，當(dāng)結(jié)束存取動(dòng)作時(shí) (步驟S1248:"是")，復(fù)位地址計(jì)數(shù)器1230的計(jì)數(shù)器值(歩驟 S1250)來結(jié)束該寫入動(dòng)作。
接著，對(duì)上述寫入動(dòng)作的具體例進(jìn)行說明。為了容易說明，將向4位 的存儲(chǔ)區(qū)域?qū)懭?位的二進(jìn)制數(shù)據(jù)的場(chǎng)合作為前提。例如，假定在4位的 各個(gè)存儲(chǔ)區(qū)域中存儲(chǔ)有數(shù)據(jù)[1010b]。括號(hào)[]中的[b]表示二進(jìn)制數(shù)據(jù)，在4 個(gè)[1]或
的值中，左端表示最高的位(MSB)，右端表示最低的位 (LSB)。
例如，當(dāng)輸入數(shù)據(jù)(寫入數(shù)據(jù))[1100b]從左端的最高的位依次輸入 時(shí)，依次與存儲(chǔ)數(shù)據(jù)[1010b]所對(duì)應(yīng)的位進(jìn)行比較。此時(shí)，從左第2位的輸 入數(shù)據(jù)的值為[l]，這與存儲(chǔ)數(shù)據(jù)的值
不一致，并且由于輸入數(shù)據(jù)的值為 [l]，因而輸入數(shù)據(jù)的值大于存儲(chǔ)數(shù)據(jù)的值。其結(jié)果是，設(shè)定寫入允許標(biāo) 志，并順序執(zhí)行從第2位至第4位的各位的輸入數(shù)據(jù)的寫入。這里，首
先，寫入從左第2位的輸入數(shù)據(jù)，然后讀出該寫入的數(shù)據(jù)，當(dāng)讀出數(shù)據(jù)的 值為
時(shí)，由于寫入數(shù)據(jù)的值[l]沒有被寫入，因而將禁止第3位以及第4 位的寫入。
如上所述，在第三實(shí)施例的寫入動(dòng)作中，從最高的位一側(cè)依次以位單 位對(duì)作為寫入數(shù)據(jù)的輸入數(shù)據(jù)和作為存儲(chǔ)數(shù)據(jù)的存儲(chǔ)數(shù)據(jù)的大小進(jìn)行比 較，當(dāng)輸入數(shù)據(jù)更大時(shí)，允許寫入，并且在寫入該位的數(shù)據(jù)之后，檢查該 數(shù)據(jù)是否被正確地寫入。然后，當(dāng)沒有被正確寫入時(shí)，能夠解除寫入允許 來禁止以后的寫入。由此，相比于第二實(shí)施例的情況，能夠更加有力地防 止預(yù)先確定的數(shù)據(jù)條件下的寫入以外的寫入。
寫入動(dòng)作的變形例
上述第三實(shí)施例的寫入動(dòng)作將以1位單位順序執(zhí)行寫入動(dòng)作的場(chǎng)合作
為前提進(jìn)行了說明，但也可以將n單位(n為2以上的整數(shù))的數(shù)據(jù)集中 起來一次寫入。
圖14和圖15是示出作為第三實(shí)施例的變形例的數(shù)據(jù)寫入動(dòng)作的步驟 的流程圖。在該動(dòng)作中，將圖13中的步驟S1218至歩驟S1244變更為歩 驟S1302至步驟S1340，而變更處之外的處理則相同。下面只對(duì)變更的處 理進(jìn)行說明。
當(dāng)設(shè)定了寫入允許標(biāo)志時(shí)(步驟S1216)，寫控制部1224在從地址計(jì) 數(shù)器1230輸出的地址的低位n位(AO、 Al、…、An-l)的每個(gè)值均成 為[l]之前(步驟S1304:"否")，依次將輸入的輸入數(shù)據(jù)在各個(gè)定時(shí)鎖 存到數(shù)據(jù)緩沖器1228中(步驟S1302)，并在各個(gè)地址向上計(jì)數(shù)定時(shí)，使 地址計(jì)數(shù)器1230的計(jì)數(shù)器值依次向上計(jì)數(shù)(步驟S1306)。此外，當(dāng)?shù)臀?n位的地址的每個(gè)值均為[l]時(shí)(步驟S1304:"是")，使讀寫執(zhí)行部 1226集中執(zhí)行數(shù)據(jù)緩沖器1228中鎖存的n位鎖存數(shù)據(jù)的寫入(歩驟 S1308)，并在下一個(gè)地址向上計(jì)數(shù)定時(shí)，使地址計(jì)數(shù)器1230的計(jì)數(shù)器值 向上計(jì)數(shù)l (步驟S1310)。
接著，寫控制部1224使減法器1232將從地址計(jì)數(shù)器1230的計(jì)數(shù)器值 (地址值)減去[n]后的值的減算地址設(shè)定為讀出地址(步驟S1312)，并 使讀寫執(zhí)行部1226執(zhí)行數(shù)據(jù)的讀出(步驟S1314)。
然后，寫控制部1224對(duì)讀出數(shù)據(jù)和與寫入數(shù)據(jù)相當(dāng)?shù)逆i存于數(shù)據(jù)緩
沖器1228中的數(shù)據(jù)(鎖存數(shù)據(jù))進(jìn)行比較(步驟S1316)，判斷讀出數(shù)據(jù) 的值與鎖存數(shù)據(jù)的值是否一致(步驟S1318)。
當(dāng)讀出數(shù)據(jù)的值與鎖存數(shù)據(jù)的值不一致時(shí)(步驟S1318:"否")， 解除寫入允許標(biāo)志的設(shè)定(歩驟S1326)，禁止輸入數(shù)據(jù)的寫入(步驟 S1246)。另一方面，當(dāng)讀出數(shù)據(jù)的值與鎖存數(shù)據(jù)的值一致時(shí)(步驟 S1318:"是")，在從地址計(jì)數(shù)器1230輸出的低位n位的讀出地址的每 個(gè)值均成為[l]之前(步驟S1320:"否")，重復(fù)進(jìn)行地址的向上計(jì)數(shù)處 理(步驟S1322)、輸入數(shù)據(jù)的鎖存處理(步驟S1324)、讀出地址的設(shè) 定處理(步驟S1312)、數(shù)據(jù)的讀出處理(步驟S1314)、與鎖存數(shù)據(jù)的 比較處理(步驟S1316)以及判斷處理(步驟S1318)。另一方面，當(dāng)?shù)?位n位的讀出地址的每個(gè)值均成為[l]時(shí)(步驟S1320:"是")，使減法 器1232將用地址計(jì)數(shù)器1230的計(jì)數(shù)器值表示的非減算地址設(shè)定為寫入地 址(歩驟S1328)，并使讀寫執(zhí)行部1126集中執(zhí)行數(shù)據(jù)鎖存器1228中鎖 存的n位鎖存數(shù)據(jù)的寫入(步驟S1330)。
接著，寫控制部1224在低位n位的寫入地址的每個(gè)位值均成為[l]之 前(步驟S1332:"否")，在各個(gè)地址向上計(jì)數(shù)定時(shí)，使地址計(jì)數(shù)器 1230的計(jì)數(shù)器值向上計(jì)數(shù)1 (步驟S1334)，而且在存取動(dòng)作沒有結(jié)束時(shí) (步驟S1336:"否")，在對(duì)應(yīng)的鎖存定時(shí)將輸入數(shù)據(jù)鎖存到數(shù)據(jù)鎖存 器1228中(歩驟S1338)。當(dāng)?shù)臀籲位的寫入地址的每個(gè)位值均成為[l]時(shí) (步驟S1332:"是")，使讀寫執(zhí)行部1126集中執(zhí)行數(shù)據(jù)鎖存器1228 中鎖存的n位鎖存數(shù)據(jù)的寫入(步驟S1330)。
然后，當(dāng)結(jié)束存取動(dòng)作時(shí)(步驟S1336:"是")，解除寫入允許標(biāo) 志的設(shè)定(步驟S1340)，禁止輸入數(shù)據(jù)的寫入(步驟S1246)。
以上說明的寫入動(dòng)作能夠?qū)位的數(shù)據(jù)集中寫入。
第二以及第三實(shí)施例的變形例
(1) 在上述第二及第三實(shí)施例中，將存儲(chǔ)陣列的容量設(shè)為256位來 進(jìn)行了說明，但不限于此，可根據(jù)應(yīng)保存的數(shù)據(jù)量進(jìn)行適當(dāng)?shù)淖兏?br> (2) 在上述第二及第三實(shí)施例中，將在寫入數(shù)據(jù)大于存儲(chǔ)數(shù)據(jù)時(shí)允 許寫入并在寫入數(shù)據(jù)小于存儲(chǔ)數(shù)據(jù)時(shí)禁止寫入的場(chǎng)合為例進(jìn)行了說明，但 也可以在寫入數(shù)據(jù)小于存儲(chǔ)數(shù)據(jù)時(shí)允許寫入，在寫入數(shù)據(jù)大于存儲(chǔ)數(shù)據(jù)時(shí) 禁止寫入。
(3)在上述第二及第三實(shí)施例中，作為半導(dǎo)體存儲(chǔ)裝置使用
EEPROM進(jìn)行了說明，但只要是可進(jìn)行改寫并能將保存數(shù)據(jù)非易失性地維 持的存儲(chǔ)裝置的話，不局限于EEPROM，也可以是以多位單位進(jìn)行讀出或 寫入的存儲(chǔ)裝置。
以上，基于幾個(gè)實(shí)施例對(duì)本發(fā)明進(jìn)行了說明，但上述的發(fā)明的實(shí)施方 式是用于容易理解本發(fā)明的，并不用來限定本發(fā)明。本發(fā)明可在不脫離其 宗旨以及權(quán)利要求的范圍進(jìn)行變更和改進(jìn)，同時(shí)不用說本發(fā)明中包含了其 等價(jià)物。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，包括順序存取的非易失性的存儲(chǔ)陣列，具有規(guī)定的地址單位的寫入限制保存地址，該寫入限制保存地址保存具有值增大的特性的數(shù)據(jù)；寫入數(shù)據(jù)保持模塊，以規(guī)定的地址單位保持應(yīng)寫入所述寫入限制保存地址中的寫入數(shù)據(jù)；數(shù)據(jù)寫入模塊，以所述規(guī)定的地址單位向所述寫入限制保存地址寫入所述保持的寫入數(shù)據(jù)；讀出模塊，讀出保存于所述存儲(chǔ)陣列的所述寫入限制保存地址中的現(xiàn)有數(shù)據(jù)；判定模塊，判定所述保持的寫入數(shù)據(jù)的值是否為所述讀出的現(xiàn)有數(shù)據(jù)的值以上的值；以及控制部，當(dāng)所述寫入數(shù)據(jù)的值小于所述現(xiàn)有數(shù)據(jù)的值時(shí)，不執(zhí)行由所述寫入模塊對(duì)所述存儲(chǔ)陣列的所述寫入限制保存地址進(jìn)行的所述寫入數(shù)據(jù)的寫入。
2. 如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中，當(dāng)所述寫入數(shù)據(jù)的值為所述現(xiàn)有數(shù)據(jù)的值以上時(shí)，所述控制部執(zhí)行對(duì) 所述寫入限制保存地址的所述寫入數(shù)據(jù)的寫入。
3. 如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中，當(dāng)所述寫入限制保存地址數(shù)為所述規(guī)定的地址單位的n倍(n為自然 數(shù))時(shí)，所述判定模塊按每個(gè)所述規(guī)定的地址單位，判定所述寫入數(shù)據(jù)的值是 否小于所述現(xiàn)有數(shù)據(jù)的值，當(dāng)在所述寫入限制保存地址的任一地址中所述寫入數(shù)據(jù)的值小于所述 現(xiàn)有數(shù)據(jù)的值時(shí)，所述控制部不執(zhí)行對(duì)所述所有的寫入限制保存地址的所 述寫入數(shù)據(jù)的寫入。
4. 如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)裝置，其中，當(dāng)在所有的所述寫入限制保存地址中所述現(xiàn)有數(shù)據(jù)的值為所述寫入數(shù) 據(jù)的值以上時(shí)，所述控制部通過所述寫入模塊對(duì)所述存儲(chǔ)陣列的所有的所 述寫入限制保存地址執(zhí)行所述寫入數(shù)據(jù)的寫入。
5. 如權(quán)利要求1至4中任一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其中， 每當(dāng)由所述讀出模塊每次1個(gè)地址地讀出所述現(xiàn)有數(shù)據(jù)時(shí)，所述判定模塊從所述寫入數(shù)據(jù)保持模塊每次1個(gè)地址地讀出所述寫入數(shù)據(jù)，并判定 所述寫入數(shù)據(jù)的值是否為比所述讀出的現(xiàn)有數(shù)據(jù)的值小的值。
6. 如權(quán)利要求1至4中任一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其中，所述判定模塊利用由所述讀出模塊每次1個(gè)地址地讀出的所述規(guī)定地 址單位的現(xiàn)有數(shù)據(jù)、和保持于所述寫入數(shù)據(jù)保持模塊中的所述規(guī)定地址單 位的寫入數(shù)據(jù)，來判定所述寫入數(shù)據(jù)的值是否為比所述讀出的現(xiàn)有數(shù)據(jù)的 值小的值。
7. 如權(quán)利要求1至6中任一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其中， 在所述存儲(chǔ)陣列的寫入限制保持地址中，從最高的位依次保存數(shù)據(jù)， 所述數(shù)據(jù)寫入模塊從最高的位依次執(zhí)行對(duì)所述存儲(chǔ)陣列的數(shù)據(jù)寫入。
8. —種半導(dǎo)體存儲(chǔ)裝置，包括順序存取的非易失性的存儲(chǔ)陣列，具有規(guī)定的地址單位的寫入限制保存地址，該寫入限制保存地址保存具有值減少的特性的數(shù)據(jù)；寫入數(shù)據(jù)保持模塊，以規(guī)定的地址單位保持應(yīng)寫入所述寫入限制保存地址中的寫入數(shù)據(jù)；數(shù)據(jù)寫入模塊，以所述規(guī)定的地址單位向所述寫入限制保存地址寫入所述保持的寫入數(shù)據(jù)；讀出模塊，讀出保存于所述存儲(chǔ)陣列的所述寫入限制保存地址中的現(xiàn)有數(shù)據(jù)；判定模塊，判定所述保持的寫入數(shù)據(jù)的值是否為所述讀出的現(xiàn)有數(shù)據(jù) 的值以下的值；以及控制部，當(dāng)所述寫入數(shù)據(jù)的值大于所述現(xiàn)有數(shù)據(jù)的值時(shí)，不執(zhí)行由所 述寫入模塊對(duì)所述存儲(chǔ)陣列的所述寫入限制保存地址進(jìn)行的所述寫入數(shù)據(jù) 的寫入。
9. 如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，其中， 當(dāng)所述寫入數(shù)據(jù)的值為所述現(xiàn)有數(shù)據(jù)的值以下時(shí)，所述控制部執(zhí)行對(duì) 所述寫入限制保存地址的所述寫入數(shù)據(jù)的寫入。
10. —種半導(dǎo)體存儲(chǔ)裝置，將具有值增大的特性的數(shù)據(jù)作為可改寫的 數(shù)據(jù)而存儲(chǔ)，包括順序存取的非易失性的存儲(chǔ)陣列，該存儲(chǔ)陣列具有保存所述可改寫的 數(shù)據(jù)的寫入限制行，該寫入限制行在1行中具有8個(gè)保存1位數(shù)據(jù)的數(shù)據(jù) 單元；數(shù)據(jù)接收模塊，接收應(yīng)寫入所述存儲(chǔ)陣列的所述寫入限制行中的成倍于8位的寫入數(shù)據(jù)；寫入數(shù)據(jù)保持模塊，保持所述接收的寫入數(shù)據(jù)中的8位的寫入數(shù)據(jù)； 數(shù)據(jù)寫入模塊，以8位單位向所述寫入限制行寫入所述保持的8位的寫入數(shù)據(jù)；讀出模塊，讀出保存于所述存儲(chǔ)陣列的所述寫入限制行的數(shù)據(jù)單元中的現(xiàn)有數(shù)據(jù)；判定模塊，按每8位單位的寫入數(shù)據(jù)，判定所述寫入數(shù)據(jù)的值是否為 所述讀出的現(xiàn)有數(shù)據(jù)的值以上的值；以及控制部，當(dāng)在8位單位的寫入數(shù)據(jù)的任一個(gè)中所述寫入數(shù)據(jù)的值小于 現(xiàn)有數(shù)據(jù)的值時(shí)，不執(zhí)行由所述寫入模塊對(duì)所述寫入限制行的所有的對(duì)象 數(shù)據(jù)單元進(jìn)行的所述寫入數(shù)據(jù)的寫入。
11. 如權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)裝置，其中，當(dāng)在所有所述8位單位的寫入數(shù)據(jù)中所述寫入數(shù)據(jù)的值為所述現(xiàn)有數(shù) 據(jù)的值以上時(shí)，所述控制部對(duì)所述寫入限制行的所有的對(duì)象數(shù)據(jù)單元執(zhí)行 所述寫入數(shù)據(jù)的寫入。
12. 如權(quán)利要求10或ll所述的半導(dǎo)體存儲(chǔ)裝置，其中， 每當(dāng)由所述讀出模塊每次1位地讀出所述現(xiàn)有數(shù)據(jù)時(shí)，所述判定模塊從所述寫入數(shù)據(jù)保持模塊每次1位地讀出所述寫入數(shù)據(jù)，并判定所述寫入 數(shù)據(jù)的值是否為比所述讀出的現(xiàn)有數(shù)據(jù)的值小的值。
13. 如權(quán)利要求10或11所述的半導(dǎo)體存儲(chǔ)裝置，其中， 所述判定模塊利用由所述讀出模塊每次1位地讀出的所述成倍于8位 的現(xiàn)有數(shù)據(jù)、和保持于所述寫入數(shù)據(jù)保持模塊中的所述8位的寫入數(shù)據(jù)， 來判定所述寫入數(shù)據(jù)的值是否為比所述讀出的現(xiàn)有數(shù)據(jù)的值小的值。
14. 如權(quán)利要求10至13中任一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其中，在所述寫入限制行的數(shù)據(jù)單元中，從最高的位依次保存數(shù)據(jù)， 所述數(shù)據(jù)寫入模塊從最高的位依次執(zhí)行對(duì)所述存儲(chǔ)陣列的數(shù)據(jù)寫入。
15. —種半導(dǎo)體存儲(chǔ)裝置，將具有值減少的特性的數(shù)據(jù)作為可改寫的數(shù)據(jù)而存儲(chǔ)，包括順序存取的非易失性的存儲(chǔ)陣列，該存儲(chǔ)陣列具有保存所述可改寫的數(shù)據(jù)的寫入限制行，該寫入限制行在1行中具有8個(gè)保存1位數(shù)據(jù)的數(shù)據(jù) 單元；數(shù)據(jù)接收模塊，接收應(yīng)寫入所述存儲(chǔ)陣列的所述寫入限制行中的成倍 于8位的寫入數(shù)據(jù)；寫入數(shù)據(jù)保持模塊，保持所述接收的寫入數(shù)據(jù)中的8位的寫入數(shù)據(jù)；數(shù)據(jù)寫入模塊，以8位單位向所述寫入限制行寫入所述保持的8位的 寫入數(shù)據(jù)；讀出模塊，讀出保存于所述存儲(chǔ)陣列的所述寫入限制行的數(shù)據(jù)單元中 的現(xiàn)有數(shù)據(jù)；判定模塊，按每8位單位的寫入數(shù)據(jù)，判定所述寫入數(shù)據(jù)的值是否為 所述讀出的現(xiàn)有數(shù)據(jù)的值以下的值；以及控制部，當(dāng)在8位單位的寫入數(shù)據(jù)的任一個(gè)中所述寫入數(shù)據(jù)的值大于 所述現(xiàn)有數(shù)據(jù)的值時(shí)，不執(zhí)行由所述寫入模塊對(duì)所述寫入限制行的所有的 對(duì)象數(shù)據(jù)單元進(jìn)行的所述寫入數(shù)據(jù)的寫入。
16. 如權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)裝置，其中，當(dāng)在所有所述8位單位的寫入數(shù)據(jù)中所述寫入數(shù)據(jù)的值為所述現(xiàn)有數(shù) 據(jù)的值以下時(shí)，所述控制部對(duì)所述寫入限制行的所有的對(duì)象數(shù)據(jù)單元執(zhí)行 所述寫入數(shù)據(jù)的寫入。
17. —種半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)的寫入控制方法，所述半導(dǎo)體存儲(chǔ) 裝置包括具有規(guī)定的地址單位的寫入限制保存地址的非易失性存儲(chǔ)陣列， 并以規(guī)定的地址單位對(duì)存儲(chǔ)陣列寫入數(shù)據(jù)，該寫入限制保存地址保存具有 值增大的特性的數(shù)據(jù)，所述方法執(zhí)行如下步驟讀出保存于所述存儲(chǔ)陣列的所述寫入限制保存地址中的現(xiàn)有數(shù)據(jù)， 判定寫入所述寫入限制保存地址的寫入數(shù)據(jù)的值是否為比所述讀出的現(xiàn)有數(shù)據(jù)的值小的值，當(dāng)所述寫入數(shù)據(jù)的值小于所述現(xiàn)有數(shù)據(jù)的值時(shí)，不對(duì)所述寫入限制保存地址以所述規(guī)定的地址單位寫入所述寫入數(shù)據(jù)。
18. —種半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)的寫入控制方法，所述半導(dǎo)體存儲(chǔ) 裝置包括具有規(guī)定的地址單位的寫入限制保存地址的非易失性存儲(chǔ)陣列， 并以規(guī)定的地址單位對(duì)存儲(chǔ)陣列寫入數(shù)據(jù)，該寫入限制保存地址保存具有 值減少的特性的數(shù)據(jù)，所述方法執(zhí)行如下步驟讀出保存于所述存儲(chǔ)陣列的所述寫入限制保存地址中的現(xiàn)有數(shù)據(jù)， 判定寫入所述寫入限制保存地址的寫入數(shù)據(jù)的值是否為比所述讀出的現(xiàn)有數(shù)據(jù)的值大的值，當(dāng)所述寫入數(shù)據(jù)的值為比所述現(xiàn)有數(shù)據(jù)的值大的值時(shí)，不對(duì)所述寫入限制保存地址以所述規(guī)定的地址單位寫入所述寫入數(shù)據(jù)。
19. 一種半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)的寫入控制方法，所述半,體存儲(chǔ) 裝置具有被順序存取的非易失性的存儲(chǔ)陣列，該存儲(chǔ)陣列具有保存具有值 增大的特性的可改寫的數(shù)據(jù)的寫入限制行，該寫入限制行在1行中具有8 個(gè)保存1位數(shù)據(jù)的數(shù)據(jù)單元，所述半導(dǎo)體存儲(chǔ)裝置以8位單位對(duì)存儲(chǔ)陣列 寫入數(shù)據(jù)，所述方法執(zhí)行如下步驟接收應(yīng)寫入所述存儲(chǔ)陣列中的成倍于8位的寫入數(shù)據(jù)， 保持所述接收的寫入數(shù)據(jù)中的8位的寫入數(shù)據(jù)，讀出保存于所述存儲(chǔ)陣列的所述寫入限制行的數(shù)據(jù)單元中的現(xiàn)有數(shù)據(jù)，按每8位單位的寫入數(shù)據(jù)，判定所述寫入數(shù)據(jù)的值是否為比所述讀出 的現(xiàn)有數(shù)據(jù)的值小的值，當(dāng)在8位單位的寫入數(shù)據(jù)的任一個(gè)中所述寫入數(shù)據(jù)的值小于所述現(xiàn)有數(shù)據(jù)的值時(shí)，不對(duì)所述寫入限制行的所有的數(shù)據(jù)單元寫入所述寫入數(shù)據(jù)。
20. —種半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)的寫入控制方法，所述半導(dǎo)體存儲(chǔ)裝置具有被順序存取的非易失性的存儲(chǔ)陣列，該存儲(chǔ)陣列具有保存具有值 減少的特性的可改寫的數(shù)據(jù)的寫入限制行，該寫入限制行在1行中具有8個(gè)保存l位數(shù)據(jù)的數(shù)據(jù)單元，所述半導(dǎo)體存儲(chǔ)裝置以8位單位對(duì)存儲(chǔ)陣列寫入數(shù)據(jù)，所述方法執(zhí)行如下步驟接收應(yīng)寫入所述存儲(chǔ)陣列中的成倍于8位的寫入數(shù)據(jù)， 保持所述接收的寫入數(shù)據(jù)中的8位的寫入數(shù)據(jù)，讀出保存于所述存儲(chǔ)陣列的所述寫入限制行的數(shù)據(jù)單元中的現(xiàn)有數(shù)據(jù)，按每8位單位的寫入數(shù)據(jù)，判定所述寫入數(shù)據(jù)的值是否為比所述讀出的現(xiàn)有數(shù)據(jù)的值大的值，當(dāng)在8位單位的寫入數(shù)據(jù)的任一個(gè)中所述寫入數(shù)據(jù)的值為比所述現(xiàn)有 數(shù)據(jù)的值大的值時(shí)，不對(duì)所述寫入限制行的所有的數(shù)據(jù)單元寫入所述寫入 數(shù)據(jù)。
21.—種半導(dǎo)體存儲(chǔ)裝置，包括非易失性的存儲(chǔ)陣列；以及讀寫控制器，控制向所述存儲(chǔ)陣列的數(shù)據(jù)的寫入以及從所述存儲(chǔ)陣列 的數(shù)據(jù)的讀出；所述讀寫控制器在被請(qǐng)求對(duì)所述存儲(chǔ)陣列進(jìn)行數(shù)據(jù)的寫入時(shí)，對(duì)輸入 的多位寫入數(shù)據(jù)的值、和存儲(chǔ)于應(yīng)寫入所述多位寫入數(shù)據(jù)的多位存儲(chǔ)區(qū)域 中的多位存儲(chǔ)數(shù)據(jù)的值進(jìn)行比較，對(duì)于相對(duì)于所述存儲(chǔ)數(shù)據(jù)的值滿足規(guī)定 的大小關(guān)系的所述多位寫入數(shù)據(jù)，執(zhí)行向所述多位存儲(chǔ)區(qū)域的寫入，對(duì)于 不滿足所述大小關(guān)系的所述多位寫入數(shù)據(jù)，禁止向所述多位存儲(chǔ)區(qū)域的寫 入。
22.—種半導(dǎo)體存儲(chǔ)裝置，包括 非易失性的存儲(chǔ)陣列；以及讀寫控制器，控制向所述存儲(chǔ)陣列的數(shù)據(jù)的寫入以及從所述存儲(chǔ)陣列 的數(shù)據(jù)的讀出；所述讀寫控制器在被請(qǐng)求對(duì)所述存儲(chǔ)陣列進(jìn)行數(shù)據(jù)的寫入時(shí)，對(duì)輸入 的多位寫入數(shù)據(jù)的值、和存儲(chǔ)于應(yīng)寫入所述多位寫入數(shù)據(jù)的多位存儲(chǔ)區(qū)域 中的多位存儲(chǔ)數(shù)據(jù)的值從所述多位寫入數(shù)據(jù)中的最高的位開始以1位為單 位依次進(jìn)行比較，并且當(dāng)具有判定為相對(duì)于所述存儲(chǔ)數(shù)據(jù)的各個(gè)位的值滿 足規(guī)定的大小關(guān)系的位時(shí)，對(duì)于該位以后的位的寫入數(shù)據(jù)，執(zhí)行寫入，當(dāng) 具有不滿足所述規(guī)定的大小關(guān)系的位時(shí)，對(duì)于該位以后的位的寫入數(shù)據(jù)， 禁止寫入。
23. —種半導(dǎo)體存儲(chǔ)裝置的寫入控制方法，所述半導(dǎo)體存儲(chǔ)裝置具有 非易失性的存儲(chǔ)陣列，所述寫入控制方法執(zhí)行如下步驟接收對(duì)所述存儲(chǔ)陣列的數(shù)據(jù)寫入請(qǐng)求，對(duì)輸入的多位寫入數(shù)據(jù)的值、和存儲(chǔ)于應(yīng)寫入所述多位寫入數(shù)據(jù)的多 位存儲(chǔ)區(qū)域中的多位存儲(chǔ)數(shù)據(jù)的值進(jìn)行比較，對(duì)于相對(duì)于所述存儲(chǔ)數(shù)據(jù)的值滿足規(guī)定的大小關(guān)系的所述多位寫入數(shù) 據(jù)，執(zhí)行向所述多位存儲(chǔ)區(qū)域的寫入，對(duì)于不滿足所述大小關(guān)系的所述多 位寫入數(shù)據(jù)，禁止向所述多位存儲(chǔ)區(qū)域的寫入。
24. —種半導(dǎo)體存儲(chǔ)裝置的寫入控制方法，所述半導(dǎo)體存儲(chǔ)裝置具有 非易失性的存儲(chǔ)陣列，所述寫入控制方法執(zhí)行如下歩驟接收對(duì)所述存儲(chǔ)陣列的數(shù)據(jù)寫入請(qǐng)求，對(duì)輸入的多位寫入數(shù)據(jù)的值、和存儲(chǔ)于應(yīng)寫入所述多位寫入數(shù)據(jù)的多 位存儲(chǔ)區(qū)域中的多位存儲(chǔ)數(shù)據(jù)的值從所述多位寫入數(shù)據(jù)中的最高的位開始 以l位為單位依次進(jìn)行比較，當(dāng)具有判定為相對(duì)于所述存儲(chǔ)數(shù)據(jù)的各個(gè)位的值滿足規(guī)定的大小關(guān)系 的位時(shí)，對(duì)于該位以后的位的寫入數(shù)據(jù)，執(zhí)行寫入，當(dāng)具有不滿足所述規(guī) 定的大小關(guān)系的位時(shí)，對(duì)于該位以后的位的寫入數(shù)據(jù)，禁止寫入。
25. —種計(jì)算機(jī)可讀介質(zhì)，保存用于對(duì)具有非易失性存儲(chǔ)陣列的半導(dǎo) 體存儲(chǔ)裝置的寫入進(jìn)行控制的計(jì)算機(jī)程序，所述計(jì)算機(jī)程序使計(jì)算機(jī)執(zhí)行 下述的功能接收對(duì)所述存儲(chǔ)陣列的數(shù)據(jù)寫入請(qǐng)求；對(duì)輸入的多位寫入數(shù)據(jù)的值、和存儲(chǔ)于應(yīng)寫入所述多位寫入數(shù)據(jù)的多位存儲(chǔ)區(qū)域中的多位存儲(chǔ)數(shù)據(jù)的值進(jìn)行比較；對(duì)于相對(duì)于所述存儲(chǔ)數(shù)據(jù)的值滿足規(guī)定的大小關(guān)系的所述多位寫入數(shù) 據(jù)，執(zhí)行向所述多位存儲(chǔ)區(qū)域的寫入，對(duì)于不滿足所述大小關(guān)系的所述多 位寫入數(shù)據(jù)，禁止向所述多位存儲(chǔ)區(qū)域的寫入。
26. —種計(jì)算機(jī)可讀介質(zhì)，保存用于對(duì)具有非易失性存儲(chǔ)陣列的半導(dǎo) 體存儲(chǔ)裝置的寫入進(jìn)行控制的計(jì)算機(jī)程序，所述計(jì)算機(jī)程序使計(jì)算機(jī)執(zhí)行 下述的功能接收對(duì)所述存儲(chǔ)陣列的數(shù)據(jù)寫入請(qǐng)求；對(duì)輸入的多位寫入數(shù)據(jù)的值、和存儲(chǔ)于應(yīng)寫入所述多位寫入數(shù)據(jù)的多 位存儲(chǔ)區(qū)域中的多位存儲(chǔ)數(shù)據(jù)的值從所述多位寫入數(shù)據(jù)中的最高的位開始 以l位為單位依次進(jìn)行比較；當(dāng)具有判定為相對(duì)于所述存儲(chǔ)數(shù)據(jù)的各個(gè)位的值滿足規(guī)定的大小關(guān)系 的位時(shí)，對(duì)于該位以后的位的寫入數(shù)據(jù)，執(zhí)行寫入，當(dāng)具有不滿足所述規(guī) 定的大小關(guān)系的位時(shí)，對(duì)于該位以后的位的寫入數(shù)據(jù)，禁止寫入。
27. —種印刷記錄材料容器，可裝卸地安裝在印刷裝置上，并容納印刷記錄材料，其包括容納所述印刷記錄材料的容納部；以及保存與所述印刷記錄材料的量相關(guān)的信息的、權(quán)利要求1至16、 21 以及22中任一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置。
28. —種半導(dǎo)體存儲(chǔ)裝置，包括非易失性的存儲(chǔ)陣列，保存作為與耗材的量相關(guān)的數(shù)據(jù)的具有值增大的特性的耗材量數(shù)據(jù)；數(shù)據(jù)寫入模塊，寫入應(yīng)保存到所述存儲(chǔ)陣列中的新耗材量數(shù)據(jù)； 讀出模塊，從所述存儲(chǔ)陣列讀出已保存的現(xiàn)有耗材量數(shù)據(jù)；以及 控制部，當(dāng)所述新耗材量數(shù)據(jù)的值小于所述現(xiàn)有耗材量數(shù)據(jù)的值時(shí)，不執(zhí)行由所述數(shù)據(jù)寫入模塊進(jìn)行的所述新耗材量數(shù)據(jù)的寫入，當(dāng)所述新耗材量數(shù)據(jù)的值為所述現(xiàn)有耗材量數(shù)據(jù)的值以上時(shí)，執(zhí)行由所述數(shù)據(jù)寫入模塊進(jìn)行的所述新耗材量數(shù)據(jù)的寫入。
29. —種印刷記錄材料容器，可裝卸地安裝在印刷裝置上，并容納印 刷記錄材料，其包括容納所述印刷記錄材料的容納部；以及保存與所述印刷記錄材料的量相關(guān)的信息的、權(quán)利要求28所述的半 導(dǎo)體存儲(chǔ)裝置。
30. —種印刷系統(tǒng)，包括印刷裝置以及可裝卸地安裝在印刷裝置上的權(quán)利要求27或29所述的印刷記錄材料容器，所述印刷裝置具有主機(jī)，該主機(jī)與安裝在所述印刷記錄材料容器上的 半導(dǎo)體存儲(chǔ)裝置經(jīng)由數(shù)據(jù)信號(hào)線、時(shí)鐘信號(hào)線、復(fù)位信號(hào)線、正極電源 線、以及負(fù)極電源線而總線連接，并向所述半導(dǎo)體存儲(chǔ)裝置發(fā)送與在印刷 裝置中消耗的印刷記錄材料相關(guān)的量的信息，安裝在所述印刷記錄材料容器上的半導(dǎo)體存儲(chǔ)裝置將接收的與印刷記 錄材料相關(guān)的量的信息保存到所述存儲(chǔ)陣列中。
全文摘要
當(dāng)輸入的寫入數(shù)據(jù)為存儲(chǔ)陣列(100)的現(xiàn)有數(shù)據(jù)的值以上的值時(shí)，半導(dǎo)體存儲(chǔ)裝置(10)允許對(duì)存儲(chǔ)陣列(100)寫入所輸入的寫入數(shù)據(jù)。具體來說，增量控制器(150)從存儲(chǔ)陣列(100)中讀出現(xiàn)有數(shù)據(jù)，并與鎖存于8位鎖存寄存器(170)中的寫入數(shù)據(jù)進(jìn)行比較。當(dāng)寫入數(shù)據(jù)的值為現(xiàn)有數(shù)據(jù)的值以上時(shí)，增量控制器(150)向讀/寫控制器(140)輸出寫入允許信號(hào)(WEN1)，對(duì)存儲(chǔ)陣列(100)執(zhí)行鎖存于8位鎖存寄存器(170)中的寫入數(shù)據(jù)的寫入。
文檔編號(hào)G11C16/02GK101189682SQ200680019325
公開日2008年5月28日 申請(qǐng)日期2006年5月26日 優(yōu)先權(quán)日2005年5月30日
發(fā)明者大塚榮太郎, 朝內(nèi)升 申請(qǐng)人:精工愛普生株式會(huì)社