專利名稱：嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系為一種嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，尤指一種在不同模式上使嵌入式存儲(chǔ)器進(jìn)入相對(duì)應(yīng)省電模式的裝置。
背景技術(shù)：
特殊應(yīng)用集成電路(application specific integrated circuits；ASICs)被廣泛用于不同的電子元件及其完整的記憶系統(tǒng)，一般有兩種方式以測(cè)試在集成電路內(nèi)的嵌入式存儲(chǔ)器，第一種方法使用外部測(cè)試設(shè)備連接集成電路外接腳位及產(chǎn)生不同的測(cè)試圖案以測(cè)試嵌入式存儲(chǔ)器，假如從存儲(chǔ)器系統(tǒng)所讀取資料和寫入資料不相符，則存儲(chǔ)器系統(tǒng)被認(rèn)為有缺陷，使用額外測(cè)試設(shè)備需要每一個(gè)嵌入式記憶模式連接一或多額外可存取腳位，因此會(huì)增加線路負(fù)荷及腳位數(shù)目。
第二種方法系為了測(cè)試嵌入式存儲(chǔ)器包含一內(nèi)建自我測(cè)試單元(built-inself-test unit；BIST)于集成電路內(nèi)，當(dāng)集成電路接收電源或當(dāng)從一額外訊號(hào)的觸發(fā)時(shí)，該內(nèi)建自我測(cè)試單元就會(huì)啟動(dòng)及藉實(shí)施一測(cè)試圖案以測(cè)試該嵌入式存儲(chǔ)器及從該嵌入式存儲(chǔ)器比較所實(shí)施測(cè)試圖案到資料讀取，基于比較，內(nèi)建自我測(cè)試單元設(shè)定一額外可利用腳位去指示是否有錯(cuò)誤被檢知，這近乎同時(shí)減少用于測(cè)試時(shí)所需要的額外連接數(shù)量及允許多個(gè)存儲(chǔ)器模組進(jìn)行測(cè)試，因此可減少測(cè)試時(shí)間。
將內(nèi)建自我測(cè)試單元或其電路內(nèi)嵌至集成電路的技術(shù)已有許多專利前案被揭露，如美國(guó)專利第6,226,211號(hào)「具有內(nèi)建自我測(cè)試電路的合并存儲(chǔ)器邏輯半導(dǎo)體裝置(Merged memory-logic semiconductor device having a built-in self testcircuit)」，系揭露一種實(shí)現(xiàn)在單一半導(dǎo)體裝置的一存儲(chǔ)器及一邏輯電路合并于該存儲(chǔ)器邏輯半導(dǎo)體裝置的技術(shù)。又，如美國(guó)專利第6,226,764B1號(hào)「集成電路記憶裝置包含內(nèi)壓電壓產(chǎn)生電路及內(nèi)建自我測(cè)試電路方法(Integrated circuit memorydevices including internal stress voltage generating circuits and methods forbuilt-in self test)」，其系揭露一種集成電路記憶裝置的內(nèi)建自我測(cè)試電路及方法。
再，如美國(guó)專利第6,668,347B1號(hào)「嵌入式存儲(chǔ)器的內(nèi)建自我測(cè)試電路(Built-in self-testing for embedded memory)」，系揭露一種嵌入式存儲(chǔ)器的內(nèi)建自我測(cè)試電路。
在傳統(tǒng)嵌入式存儲(chǔ)器只有考慮到在正常工作模式下的省電方式，控制訊號(hào)只在正常工作模式下停止嵌入存儲(chǔ)器的工作，以節(jié)省功率消耗，但是隨著測(cè)試時(shí)的功率消耗越來(lái)越受到重視，傳統(tǒng)的方式系無(wú)法同時(shí)依不同的模式(正常工作模式、掃描測(cè)試及存儲(chǔ)器自我測(cè)試)節(jié)省嵌入式存儲(chǔ)器的功率消耗。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種依不同工作模式(正常工作模式、掃描測(cè)試及存儲(chǔ)器自我測(cè)試)節(jié)省嵌入式存儲(chǔ)器功率消耗的嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置。
為實(shí)現(xiàn)上述目的，本發(fā)明采取以下設(shè)計(jì)方案一種嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，用以控制一嵌入式記憶單元進(jìn)行省電，其包括一存儲(chǔ)器致能單元，系接收一外部控制訊號(hào)及一掃描模式的一選擇訊號(hào)，且輸出一致能訊號(hào)至該嵌入式記憶單元的一致能輸入端；一存儲(chǔ)器時(shí)脈控制單元，系接收一時(shí)脈訊號(hào)及該掃描模式的一選擇反向訊號(hào)，且輸出一存儲(chǔ)器時(shí)脈訊號(hào)至該嵌入式記憶單元的一存儲(chǔ)器的一時(shí)脈輸入端；一自我測(cè)試電路控制單元，系接收一自我測(cè)試選擇訊號(hào)、該掃描模式的一選擇訊號(hào)、一掃描模式控制訊號(hào)及該時(shí)脈訊號(hào)，且輸出一自我測(cè)試電路時(shí)脈訊號(hào)至該嵌入式記憶單元的一存儲(chǔ)器自我測(cè)試電路；及一掃描旁路電路控制單元，系接收該時(shí)脈訊號(hào)及該掃描模式的選擇訊號(hào)，且輸出一旁路時(shí)脈訊號(hào)至該嵌入式記憶單元的一掃描旁路電路。
一種單埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，包括一第一時(shí)間脈沖門單元，接收一控制訊號(hào)及一時(shí)脈訊號(hào)；一嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，系電性連結(jié)于該第一時(shí)間脈沖門單元，用以接收從該第一時(shí)間脈沖門單元所輸出的一時(shí)脈訊號(hào)；及一嵌入式記憶單元，系電性連結(jié)于該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，用以接收從該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置所輸出的復(fù)數(shù)個(gè)控制訊號(hào)，使得該嵌入式記憶單元根據(jù)該些控制訊號(hào)分別進(jìn)入不同型式的一省電模式。
一種雙埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，包括一第四時(shí)間脈沖門單元，接收一控制訊號(hào)及一時(shí)脈訊號(hào)；一第五時(shí)間脈沖門單元，接收該控制訊號(hào)及該時(shí)脈訊號(hào)；一嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，系電性連結(jié)于該第四時(shí)間脈沖門單元及第五時(shí)間脈沖門單元，用以接收從該第四時(shí)間脈沖門單元及該第五時(shí)間脈沖門單元所輸出的一第一時(shí)脈訊號(hào)及一第二時(shí)脈訊號(hào)；及一嵌入式記憶單元，系電性連結(jié)于該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，用以接收從該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置所輸出的復(fù)數(shù)個(gè)控制訊號(hào)，使得該嵌入式記憶單元根據(jù)該些控制訊號(hào)分別進(jìn)入不同型式的一省電模式。
為了能更進(jìn)一步了解本發(fā)明為達(dá)成既定目的所采取的技術(shù)、手段及功效，請(qǐng)參閱以下有關(guān)本發(fā)明的詳細(xì)說(shuō)明與附圖，相信本發(fā)明的目的、特征與特點(diǎn)，當(dāng)可由此得一深入且具體的了解，然而所附圖式僅提供參考與說(shuō)明用，并非用來(lái)對(duì)本發(fā)明加以限制。
本發(fā)明的優(yōu)點(diǎn)是解決了習(xí)知的嵌入式存儲(chǔ)器僅有在正常模式時(shí)才能省電而在其他工作模式中無(wú)法省電的問(wèn)題；節(jié)省功率消耗。


圖1-A 為本發(fā)明的嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置示意圖；圖1-B 為自我測(cè)試電路控制單元的內(nèi)部示意圖；圖1-C 為時(shí)間脈沖門單元的內(nèi)部示意圖；圖2為本發(fā)明的單埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)示意圖；圖3為本發(fā)明的雙埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)。
具體實(shí)施例方式
圖1-A所示為本發(fā)明嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置示意圖，其中該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置10包括一存儲(chǔ)器致能單元100，系接收一外部控制訊號(hào)1000及一掃描模式的一選擇訊號(hào)1002，且輸出一致能訊號(hào)1004至一嵌入式記憶單元12的一存儲(chǔ)器120的一致能輸入端1200，其中上述該存儲(chǔ)器致能單元100系為一或門，該嵌入式記憶單元12進(jìn)一步包括一存儲(chǔ)器120、一存儲(chǔ)器自我測(cè)試電路122及一掃描旁路電路124，該存儲(chǔ)器自我測(cè)試電路122系電性連結(jié)于該存儲(chǔ)器120及該掃描旁路電路124，該存儲(chǔ)器120可為一靜態(tài)隨取存儲(chǔ)器或一動(dòng)態(tài)隨取存儲(chǔ)器；一存儲(chǔ)器時(shí)脈控制單元102，用以系接收一時(shí)脈訊號(hào)1020及該掃描模式的一選擇反向訊號(hào)1022，且輸出一存儲(chǔ)器時(shí)脈訊號(hào)1024至該嵌入式記憶單元12的該存儲(chǔ)器120的一時(shí)脈輸入端1202，而該存儲(chǔ)器時(shí)脈控制單元102為一與門；一自我測(cè)試電路控制單元104，系接收一自我測(cè)試選擇訊號(hào)1040、該掃描模式的一選擇訊號(hào)1042、一掃描模式的控制訊號(hào)1044及該時(shí)脈訊號(hào)1020，且輸出一自我測(cè)試電路時(shí)脈訊號(hào)1046至該嵌入式記憶單元12的該存儲(chǔ)器自我測(cè)試電路122；一掃描旁路電路控制單元106，系接收該時(shí)脈訊號(hào)1020及該掃描模式的選擇訊號(hào)1042，且輸出一旁路時(shí)脈訊號(hào)1060至該嵌入式記憶單元12的該掃描旁路電路124，其中該掃描旁路電路控制單元為一與門。
請(qǐng)參考圖1-B，圖1-B系為自我測(cè)試電路控制單元的內(nèi)部示意圖，該自我測(cè)試電路控制單元104包括一或門1041及一時(shí)間脈沖門單元1043，其中該或門1041接收該自我測(cè)試選擇訊號(hào)1040及該掃描模式的選擇訊號(hào)1042，該時(shí)間脈沖門單元1043接收該非門1041所產(chǎn)生的一輸出控制訊號(hào)10410、該掃描模式的控制訊號(hào)1044及該時(shí)脈訊號(hào)1020，的后輸出該自我測(cè)試電路時(shí)脈訊號(hào)至該嵌入式記憶單元的該存儲(chǔ)器自我測(cè)試電路。請(qǐng)參考圖1-C，其系為時(shí)間脈沖門單元的內(nèi)部示意圖，該時(shí)間脈沖門單元1043進(jìn)一步包括一或門10430，用以接收該或門1041的輸出控制訊號(hào)10410及該掃描模式的控制訊號(hào)1044；一門鎖電路10432，該門鎖電路10432的一資料輸入端電性連結(jié)于該或門10430的一輸出端及透過(guò)一致能輸入端接收該時(shí)脈訊號(hào)1020，其中該門鎖電路10432系為D型電路所組成者，且該門鎖電路10432為低電位觸發(fā)動(dòng)作；一與門10434，系電性連結(jié)于該門鎖電路10432的一輸出端及接收該時(shí)脈訊號(hào)1020。
請(qǐng)參考圖2，圖2系為本發(fā)明的單埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)示意圖，包括一第一時(shí)間脈沖門單元20，接收一控制訊號(hào)2000及一時(shí)脈訊號(hào)2002；該第一時(shí)間脈沖門單元20包括一第一或門，系接收該控制訊號(hào)2000及該時(shí)脈訊號(hào)2002；一第一門鎖電路，該第一門鎖電路的一資料輸出端電性連結(jié)于該或門的一輸出端，其中該第一門鎖電路系為D型電路所組成者；一第一與門，系電性連結(jié)于該第一門鎖電路的一輸出端及一時(shí)脈輸入端，其中該第一時(shí)間脈沖門單元20的內(nèi)部邏輯電路示意圖請(qǐng)參考圖1-C所示者，該第一或門、該第一門鎖電路及該第一與門的邏輯電路及其電路運(yùn)作，實(shí)質(zhì)上等同于圖1-C所示的該或門、該門鎖電路及該與門。
一嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置22，系電性連結(jié)于該第一時(shí)間脈沖門單元20，用以接收從該第一時(shí)間脈沖門單元20的輸出訊號(hào)206；及一嵌入式記憶單元24，系電性連結(jié)于該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，用以接收從該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置22所輸出的復(fù)數(shù)個(gè)控制訊號(hào)，使得該嵌入式記憶單元24根據(jù)該些控制訊號(hào)分別進(jìn)入不同型式的一省電模式，該嵌入式記憶單元24進(jìn)一步包括一存儲(chǔ)器240、一存儲(chǔ)器自我測(cè)試電路242及一掃描旁路電路244，該存儲(chǔ)器自我測(cè)試電路242系電性連結(jié)于該存儲(chǔ)器240及該掃描旁路電路244，該存儲(chǔ)器240為一靜態(tài)隨取存儲(chǔ)器或一動(dòng)態(tài)隨取存儲(chǔ)器，該省電模式系分別為正常工作模式、一掃描模式及一自我測(cè)試模式。
該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置22進(jìn)一步包括一第一第二或門220，系接收該控制訊號(hào)2000及一掃描模式的一選擇訊號(hào)2200，且輸出一致能訊號(hào)2204至該嵌入式記憶單元24的該存儲(chǔ)器240的一致能輸入端2400；一第二與門222，系接收該第一時(shí)間脈沖門單元20的輸出訊號(hào)206及該掃描模式的一選擇反向訊號(hào)2220，且輸出一系統(tǒng)時(shí)脈訊號(hào)2222至該嵌入式記憶單元24的該存儲(chǔ)器240的一存儲(chǔ)器時(shí)脈輸入端2402。
一第三或門226，系接收該掃描模式的該選擇訊號(hào)2200及一自我測(cè)試選擇訊號(hào)2260，且輸出一輸出控制訊號(hào)；一第二時(shí)間脈沖門單元224，系接收該第三或門226的該輸出控制訊號(hào)、一掃描模式控制訊號(hào)2240及該時(shí)脈訊號(hào)2002，且輸出一自我測(cè)試訊號(hào)2242至該嵌入式記憶單元24的該存儲(chǔ)器自我測(cè)試電路242的一自我測(cè)試時(shí)脈輸入端2420，其中該第二時(shí)間脈沖門單元224進(jìn)一步包括一第四或門，系接收該自我測(cè)試選擇訊號(hào)及該掃描模式的選擇訊號(hào)；一第二門鎖電路，該第二門鎖電路的一資料輸出端電性連結(jié)于該第四或門的輸出端，其中該第二門鎖電路系為D型電路所組成者；及一第四與門，系電性連結(jié)于該第二門鎖電路的一輸出端及一時(shí)脈輸入端，該第二時(shí)間脈沖門單元224的內(nèi)部示意圖請(qǐng)參考圖1-C所示者，該第四或門、該第二門鎖電路及該第四與門的邏輯電路及其電路運(yùn)作，實(shí)質(zhì)上等同于圖1-C所示的該或門、該門鎖電路及該與門。
一第三與門228，系接收該時(shí)脈訊號(hào)2002及該掃描模式的選擇訊號(hào)2200，且輸出一時(shí)脈控制訊號(hào)2280至該嵌入式記憶單元24的該掃描旁路電路244的一掃描旁路輸入端2440。
請(qǐng)參考圖3，系為本發(fā)明的雙埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，系包括一第四時(shí)間脈沖門單元30，接收一控制訊號(hào)3000及一時(shí)脈訊號(hào)3002；一第五時(shí)間脈沖門單元32，接收該控制訊號(hào)3000及一時(shí)脈訊號(hào)3008；其中該第四時(shí)間脈沖門單元系進(jìn)一步包括一第五或門，系接收該控制訊號(hào)及一第一時(shí)脈；一第三門鎖電路，該第三門鎖電路的一資料輸出端電性連結(jié)于該第五或門的一輸出端；及一第五與門，系電性連結(jié)于該第三門鎖電路的一輸出端及一時(shí)脈輸入端；其中該第五時(shí)間脈沖門單元系進(jìn)一步包括一第六或門，系接收該控制訊號(hào)及一第二時(shí)脈；一第四門鎖電路，該第四門鎖電路的一資料輸出端電性連結(jié)于該第六或門的一輸出端；及一第六與門，系電性連結(jié)于該第四門鎖電路的一輸出端及一時(shí)脈輸入端。上面所述的第三門鎖電路及第四門鎖系為D型電路所組成者，該第四時(shí)間脈沖門單元30及該第五時(shí)間脈沖門單元32的內(nèi)部方塊圖請(qǐng)參考圖1-C所示者，該第五或門、該第三門鎖電路、該第五與門、該第六或門、該第四門鎖電路及該第六與門的邏輯電路及其電路運(yùn)作，實(shí)質(zhì)上等同于圖1-C所示的該或門、該門鎖電路及該與門。
一嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置34，系電性連結(jié)于該第四時(shí)間脈沖門單元30及該第五時(shí)間脈沖門單元32，用以接收從該第四時(shí)間脈沖門單元30所輸出的一第一時(shí)脈訊號(hào)302及該第五時(shí)間脈沖門單元32一第二時(shí)脈訊號(hào)320；其中該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置34系進(jìn)一步包括一第七或門340，系接收該控制訊號(hào)3000及一掃描模式的一選擇訊號(hào)3402，且輸出一致能訊號(hào)3400至該嵌入式記憶單元36的一存儲(chǔ)器360的一存儲(chǔ)器致能輸入端3600；一第七與門341，系接收該第四時(shí)間脈沖門單元30所輸出的第一時(shí)脈訊號(hào)302及該掃描模式的一選擇反向訊號(hào)3004，且輸出一第一系統(tǒng)時(shí)脈訊號(hào)3410至該嵌入式記憶單元36的該存儲(chǔ)器360的一第一時(shí)脈訊號(hào)端3602。
一多工器342，系接收該第七與門341輸出的第一系統(tǒng)時(shí)脈訊號(hào)控制訊號(hào)3410及該第五時(shí)間脈沖門單元32所輸出的第二時(shí)脈訊號(hào)320；一第八與門343，系接收該多工器342的輸出訊號(hào)3420及該掃描模式的該選擇反向訊號(hào)3004，且輸出一第二系統(tǒng)時(shí)脈訊號(hào)3430至該嵌入式記憶單元36的該存儲(chǔ)器360的一第二時(shí)脈訊號(hào)端3604；一第八或門344，系接收一自我測(cè)試選擇訊號(hào)3440及該掃描模式的選擇訊號(hào)3402，其中該自我測(cè)試選擇訊號(hào)3440亦電性連結(jié)于該多工器的一致能輸入端，用以致能該多工器342的動(dòng)作；一第三時(shí)間脈沖門單元345，系接收該第八或門344的輸出控制訊號(hào)3442、一掃描模式的控制訊號(hào)3006及該多工器342的輸出訊號(hào)3420，且輸出一自我測(cè)試訊號(hào)3450至該嵌入式記憶單元36的一存儲(chǔ)器自我測(cè)試電路362的一自我測(cè)試時(shí)脈輸入端3620。
一第九與門346，系接收該時(shí)脈訊號(hào)3002及該掃描模式的選擇訊號(hào)3402且輸出一旁路時(shí)脈訊號(hào)至該嵌入式記憶單元的一掃描旁路電路。一嵌入式記憶單元36，系電性連結(jié)于該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置34，用以接收從該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置34所輸出的復(fù)數(shù)個(gè)控制訊號(hào)，使得該嵌入式記憶單元36根據(jù)該些控制訊號(hào)分別進(jìn)入不同型式的一省電模式，其中該省電模式系分別為正常工作模式、一掃描模式及一自我測(cè)試模式，該第三時(shí)脈單元345進(jìn)一步包括一第九或門，系接收該控制訊號(hào)及一第一時(shí)脈及一第二時(shí)脈；一第五門鎖電路，該第五門鎖電路的一資料輸出端電性連結(jié)于該第九或門的一輸出端；一第十與門，系電性連結(jié)于該第五門鎖電路的一輸出端及一時(shí)脈輸入端。
在進(jìn)行雙埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電的架構(gòu)中，于自我測(cè)試時(shí)，因?yàn)閮蓚€(gè)時(shí)間脈沖門單元(第一時(shí)間脈沖門單元及第二時(shí)間脈沖門單元)所輸出的訊號(hào)為非同步，故利用多工器使其作同步的動(dòng)作，但在正常模式時(shí)這兩個(gè)時(shí)間脈沖門的輸出訊號(hào)用是不同步的，所以多工器系用以選擇是在自我測(cè)試模式或是在正常模式。
嵌入式存儲(chǔ)器不僅要在正常工作模式下省電，包括存儲(chǔ)器自我測(cè)試模式及掃描測(cè)試模式也要省電，本發(fā)明系可依工作模式將嵌入式存儲(chǔ)器的控制電路區(qū)域分成(嵌入式存儲(chǔ)器、自我測(cè)試電路及掃描旁路電路)，并依不同的工作模式定嵌入式存儲(chǔ)器是否工作以節(jié)省功率消耗。
權(quán)利要求
1.一種嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，用以控制一嵌入式記憶單元進(jìn)行省電，其特征在于，包括一存儲(chǔ)器致能單元，系接收一外部控制訊號(hào)及一掃描模式的一選擇訊號(hào)，且輸出一致能訊號(hào)至該嵌入式記憶單元的一致能輸入端；一存儲(chǔ)器時(shí)脈控制單元，系接收一時(shí)脈訊號(hào)及該掃描模式的一選擇反向訊號(hào)，且輸出一存儲(chǔ)器時(shí)脈訊號(hào)至該嵌入式記憶單元的一存儲(chǔ)器的一時(shí)脈輸入端；一自我測(cè)試電路控制單元，系接收一自我測(cè)試選擇訊號(hào)、該掃描模式的一選擇訊號(hào)、一掃描模式控制訊號(hào)及該時(shí)脈訊號(hào)，且輸出一自我測(cè)試電路時(shí)脈訊號(hào)至該嵌入式記憶單元的一存儲(chǔ)器自我測(cè)試電路；及一掃描旁路電路控制單元，系接收該時(shí)脈訊號(hào)及該掃描模式的選擇訊號(hào)，且輸出一旁路時(shí)脈訊號(hào)至該嵌入式記憶單元的一掃描旁路電路。
2.根據(jù)權(quán)利要求1所述的嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，其特征在于其中該存儲(chǔ)器自我測(cè)試電路系電性連結(jié)于該存儲(chǔ)器及該掃描旁路電路。
3.根據(jù)權(quán)利要求1所述的嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，其特征在于其中該存儲(chǔ)器系為一靜態(tài)隨取存儲(chǔ)器或一動(dòng)態(tài)隨取存儲(chǔ)器。
4.根據(jù)權(quán)利要求1所述的嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，其特征在于其中該存儲(chǔ)器致能單元系為一或門。
5.根據(jù)權(quán)利要求1所述的嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，其特征在于其中該存儲(chǔ)器時(shí)脈控制單元系為一與門。
6.根據(jù)權(quán)利要求1所述的嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，其特征在于其中該自我測(cè)試電路控制單元系包括一非門及一時(shí)間脈沖門單元。
7.根據(jù)權(quán)利要求6所述的嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，其特征在于其中該時(shí)間脈沖門單元進(jìn)一步包括一或門，系接收一自我測(cè)試選擇訊號(hào)及該掃描模式的選擇訊號(hào)；一門鎖電路，該門鎖電路的一資料輸出端電性連結(jié)于該或門的一輸出端；及一與門，系電性連結(jié)于該門鎖電路的一輸出端及一時(shí)脈輸入端。
8.根據(jù)權(quán)利要求7所述的嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，其特征在于其中該門鎖電路系為D型電路所組成者。
9.根據(jù)權(quán)利要求1所述的嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，其特征在于其中該掃描旁路電路控制單元系為一與門。
10.一種單埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于包括一第一時(shí)間脈沖門單元，接收一控制訊號(hào)及一時(shí)脈訊號(hào)；一嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，系電性連結(jié)于該第一時(shí)間脈沖門單元，用以接收從該第一時(shí)間脈沖門單元所輸出的一時(shí)脈訊號(hào)；及一嵌入式記憶單元，系電性連結(jié)于該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，用以接收從該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置所輸出的復(fù)數(shù)個(gè)控制訊號(hào)，使得該嵌入式記憶單元根據(jù)該些控制訊號(hào)分別進(jìn)入不同型式的一省電模式。
11.根據(jù)權(quán)利要求10所述的單埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于其中該第一時(shí)間脈沖門單元進(jìn)一步包括一第一或門，系接收該控制訊號(hào)及該時(shí)脈訊號(hào)；一第一門鎖電路，該第一門鎖電路的一資料輸出端電性連結(jié)于該第一或門的一輸出端；及一第一與門，系電性連結(jié)于該第一門鎖電路的一輸出端及一時(shí)脈輸入端。
12.根據(jù)權(quán)利要求11所述的單埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于其中該第一門鎖電路系為D型電路所組成者。
13.根據(jù)權(quán)利要求10所述的單埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于其中該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置進(jìn)一步包括一第二或門，系接收該控制訊號(hào)及一掃描模式的一選擇訊號(hào)，且輸出一致能訊號(hào)至該嵌入式記憶單元的一存儲(chǔ)器致能端；一第二與門，系接收該第一時(shí)間脈沖門單元的輸出訊號(hào)及該掃描模式的一選擇反向訊號(hào)，且輸出一系統(tǒng)時(shí)脈訊號(hào)至該嵌入式記憶單元的一存儲(chǔ)器；一第三或門，系接收該掃描模式的該選擇訊號(hào)及一自我測(cè)試選擇訊號(hào)，且輸出一輸出控制訊號(hào)；一第二時(shí)間脈沖門單元，系接收該第三或門的該輸出控制訊號(hào)、一掃描模式控制訊號(hào)及該時(shí)脈訊號(hào)，且輸出一自我測(cè)試訊號(hào)至該嵌入式記憶單元的一存儲(chǔ)器自我測(cè)試電路；及一第三與門，系接收該時(shí)脈訊號(hào)及該掃描模式的選擇訊號(hào)，且輸出一旁路時(shí)脈訊號(hào)至該嵌入式記憶單元的一掃描旁路電路。
14.根據(jù)權(quán)利要求13所述的單埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于其中該第二時(shí)間脈沖門單元進(jìn)一步包括一第四或門，系接收該自我測(cè)試選擇訊號(hào)及該掃描模式的選擇訊號(hào)；一第二門鎖電路，該第二門鎖電路的一資料輸出端電性連結(jié)于該第四或門的輸出端；及一第四與門，系電性連結(jié)于該第二門鎖電路的一輸出端及一時(shí)脈輸入端。
15.根據(jù)權(quán)利要求14所述的單埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于其中該第二門鎖電路系為D型電路所組成者。
16.根據(jù)權(quán)利要求13所述的單埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于其中該存儲(chǔ)器自我測(cè)試電路系電性連結(jié)于該存儲(chǔ)器及該掃描旁路電路。
17.根據(jù)權(quán)利要求13所述的單埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于其中該存儲(chǔ)器系為一靜態(tài)隨取存儲(chǔ)器或一動(dòng)態(tài)隨取存儲(chǔ)器。
18.一種雙埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于，包括一第四時(shí)間脈沖門單元，接收一控制訊號(hào)及一時(shí)脈訊號(hào)；一第五時(shí)間脈沖門單元，接收該控制訊號(hào)及該時(shí)脈訊號(hào)；一嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，系電性連結(jié)于該第四時(shí)間脈沖門單元及第五時(shí)間脈沖門單元，用以接收從該第四時(shí)間脈沖門單元及該第五時(shí)間脈沖門單元所輸出的一第一時(shí)脈訊號(hào)及一第二時(shí)脈訊號(hào)；及一嵌入式記憶單元，系電性連結(jié)于該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，用以接收從該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置所輸出的復(fù)數(shù)個(gè)控制訊號(hào)，使得該嵌入式記憶單元根據(jù)該些控制訊號(hào)分別進(jìn)入不同型式的一省電模式。
19.根據(jù)權(quán)利要求18所述的雙埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于，其中該第四時(shí)間脈沖門單元系進(jìn)一步包括一第五或門，系接收該控制訊號(hào)及一第一時(shí)脈；一第三門鎖電路，該第三門鎖電路的一資料輸出端電性連結(jié)于該第五或門的一輸出端；及一第五與門，系電性連結(jié)于該第三門鎖電路的一輸出端及一時(shí)脈輸入端。
20.根據(jù)權(quán)利要求19所述的雙埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于其中該第三門鎖電路系為D型電路所組成者。
21.根據(jù)權(quán)利要求18所述的雙埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于其中該第五時(shí)間脈沖門單元系進(jìn)一步包括一第六或門，系接收該控制訊號(hào)及一第二時(shí)脈；一第四門鎖電路，該第四門鎖電路的一資料輸出端電性連結(jié)于該第六或門的一輸出端；及一第六與門，系電性連結(jié)于該第四門鎖電路的一輸出端及一時(shí)脈輸入端。
22.根據(jù)權(quán)利要求21所述的雙埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于其中該第四門鎖電路系為D型電路所組成者。
23.根據(jù)權(quán)利要求18所述的雙埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于其中該嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置進(jìn)一步包括一第七或門，系接收該控制訊號(hào)及一掃描模式的一選擇訊號(hào)，且輸出一致能訊號(hào)至該嵌入式記憶單元的一存儲(chǔ)器的一存儲(chǔ)器致能端；一第七與門，系接收該第四時(shí)間脈沖門單元的輸出訊號(hào)及該掃描模式的反向訊號(hào)，且輸出一第一系統(tǒng)時(shí)脈訊號(hào)至該嵌入式記憶單元的該存儲(chǔ)器的一第一時(shí)脈訊號(hào)端；一多工器，系接收該第七與門的輸出控制訊號(hào)及該第五時(shí)間脈沖門單元的輸出訊號(hào)；一第八與門，系接收該多工器的輸出訊號(hào)及該掃描模式的一反向選擇訊號(hào)，且輸出一第二系統(tǒng)時(shí)脈訊號(hào)至該嵌入式記憶單元的該存儲(chǔ)器的一第二時(shí)脈訊號(hào)端；一第八或門，系接收一自我測(cè)試選擇訊號(hào)及該掃描模式的選擇訊號(hào)，其中該自我測(cè)試選擇訊號(hào)亦電性連結(jié)于該多工器的一致能輸入端，用以致能該多工器；一第三時(shí)間脈沖門單元，系接收該第八或門的輸出控制訊號(hào)、一掃描模式控制訊號(hào)及該多工器的輸出訊號(hào)，且輸出一自我測(cè)試訊號(hào)至該嵌入式記憶單元的一存儲(chǔ)器自我測(cè)試電路的一自我測(cè)試時(shí)脈輸入端；及一第九與門，系接收該第一時(shí)脈及該掃描模式的選擇訊號(hào)，且輸出一旁路時(shí)脈訊號(hào)至該嵌入式記憶單元的一掃描旁路電路。
24.根據(jù)權(quán)利要求23所述的雙埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于其中該第三時(shí)間脈沖門系進(jìn)一步包括一第九或門，系接收該控制訊號(hào)、該第一時(shí)脈及該第二時(shí)脈；一第五門鎖電路，該第五門鎖電路的一資料輸出端電性連結(jié)于該第九或門的一輸出端；及一第十與門，系電性連結(jié)于該第五門鎖電路的一輸出端及一時(shí)脈輸入端。
25.根據(jù)權(quán)利要求24所述的雙埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于其中該第五門鎖電路系為D型電路所組成者。
26.根據(jù)權(quán)利要求23所述的雙埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于其中該存儲(chǔ)器系電性連結(jié)于該存儲(chǔ)器自我測(cè)試電路及該掃描旁路電路。
27.根據(jù)權(quán)利要求23所述的雙埠型的嵌入式存儲(chǔ)器工作導(dǎo)向省電架構(gòu)，其特征在于其中該存儲(chǔ)器系為一靜態(tài)隨取存儲(chǔ)器或一動(dòng)態(tài)隨取存儲(chǔ)器。
全文摘要
本發(fā)明公開(kāi)了一種嵌入式存儲(chǔ)器工作導(dǎo)向省電裝置，包括一存儲(chǔ)器致能單元，系接收一外部控制訊號(hào)及一掃描模式的一選擇訊號(hào)，且輸出一致能訊號(hào)至該嵌入式記憶單元的一致能輸入端；一存儲(chǔ)器時(shí)脈控制單元，系接收一時(shí)脈訊號(hào)及該掃描模式的一選擇反向訊號(hào)，且輸出一存儲(chǔ)器時(shí)脈訊號(hào)至該嵌入式記憶單元的一存儲(chǔ)器的一時(shí)脈輸入端；一自我測(cè)試電路控制單元，系接收一自我測(cè)試選擇訊號(hào)、該掃描模式的一選擇訊號(hào)、一掃描模式控制訊號(hào)及該時(shí)脈訊號(hào)，且輸出一自我測(cè)試電路時(shí)脈訊號(hào)至該嵌入式記憶單元的一存儲(chǔ)器自我測(cè)試電路；及一掃描旁路電路控制單元，系接收該時(shí)脈訊號(hào)及該掃描模式的選擇訊號(hào)，且輸出一旁路時(shí)脈訊號(hào)至該嵌入式記憶單元的一掃描旁路電路。
文檔編號(hào)G11C7/00GK1941209SQ200510105250
公開(kāi)日2007年4月4日 申請(qǐng)日期2005年9月28日 優(yōu)先權(quán)日2005年9月28日
發(fā)明者鐘智皓 申請(qǐng)人:揚(yáng)智科技股份有限公司