專利名稱：存儲器的保護電路以及使用此保護電路的存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種采用外部高壓電源以進行編程操作的存儲器，特別是涉及一種通過共用管腳接收外部高壓電源以進行編程操作的存儲器的保護電路以及使用此保護電路的存儲器。
背景技術(shù)：
半導(dǎo)體存儲器(memory)，例如一次可編程(OTP)存儲器、多次可編程(MTP)存儲器或電可編程只讀存儲器(EPROM)等，通常采用外部高壓電源以進行編程操作。而存儲器集成電路(IC)化之后，用以接收此外部高壓電源的管腳(pin)一般會與存儲器的其它輸入/輸出(I/O)管腳共用一個管腳，例如與重置(reset)或測試(test)這類信號極少變動的管腳共用。
寫入用的外部高壓電源通過上述的共用管腳以及寫入電路(writecircuit)連接到存儲器的位線(bit lines)，以便利用高壓電源將數(shù)據(jù)通過寫入電路寫入存儲器的存儲單元(memory cells)陣列。然而，因為接收外部高壓電源的共用管腳與存儲器的位線之間存在有大的寄生電容(parasiticcapacitor)，故在存儲器正常工作(例如讀取數(shù)據(jù))時，若有干擾信號從這根共用管腳進入，則會通過寄生電容耦合到位線，造成存儲器讀出數(shù)據(jù)錯誤。這就使存儲器IC的管腳抗電磁干擾能力大大地降低。
若接收外部高壓電源的管腳是與重置或測試這類信號極少變動的管腳共用，還可通過外接大電容來避免干擾信號從共用管腳進入所造成抗電磁干擾能力的降低。但是，若重置或測試這類信號亦會高速變動，或是接收外部高壓電源的管腳是與其它較高速變動的信號共用一個管腳時，則無法通過外接大電容來避免共用管腳造成抗電磁干擾能力的降低。

發(fā)明內(nèi)容
本發(fā)明的目的在于當(dāng)存儲器在正常操作狀態(tài)時利用保護電路隔離共用管腳(其為外部高壓電源與其它輸入/輸出所共用)與寫入電路，從而大幅提高此共用管腳的抗電磁干擾能力。
本發(fā)明提出一種通過共用管腳接收外部高壓電源以進行編程操作的存儲器的保護電路，其中存儲器包括共用管腳、寫入電路以及存儲單元陣列，共用管腳為外部高壓電源與其它輸入/輸出所共用，寫入電路接收外部高壓電源以編程存儲單元陣列。保護電路連接于共用管腳以及寫入電路之間，且當(dāng)存儲器在正常操作狀態(tài)時，保護電路斷開，而當(dāng)存儲器在編程操作狀態(tài)時，保護電路導(dǎo)通使寫入電路通過共用管腳與保護電路接收外部高壓電源。
本發(fā)明另提出一種使用上述保護電路的存儲器。存儲器包括共用管腳、保護電路、寫入電路以及存儲單元陣列。其中，共用管腳為外部高壓電源與其它輸入/輸出所共用，存儲單元陣列用以儲存數(shù)據(jù)，以及保護電路連接于共用管腳以及寫入電路之間。當(dāng)存儲器在正常操作狀態(tài)時，保護電路斷開，而當(dāng)存儲器在編程操作狀態(tài)時，保護電路導(dǎo)通使寫入電路通過共用管腳與保護電路接收外部高壓電源。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實施，以下以本發(fā)明的較佳實施例并配合附圖詳細(xì)說明如后。


圖1是依據(jù)本發(fā)明一較佳實施例所示的存儲器的電路方框圖。
圖2是依據(jù)本發(fā)明另一較佳實施例所示的存儲器的電路方框圖。
主要元件標(biāo)記說明10、20存儲器11、211～21n保護電路12、22緩沖器13、23寫入電路
14位線選擇電路15存儲單元陣列16讀出放大器 PIN共用管腳K1、K2、K11～Kn1、K12～Kn2開關(guān)Cp寄生電容具體實施方式
以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的保護電路以及存儲器其特征及其功效，詳細(xì)說明如后。
圖1是依據(jù)本發(fā)明一較佳實施例所示的存儲器的電路方框圖。請參照圖1，存儲器10包括保護電路11、緩沖器12、寫入電路13、位線選擇電路14、存儲單元陣列15、讀出放大器16以及共用管腳PIN。其中，共用管腳PIN為外部高壓電源與其它輸入/輸出(例如測試信號)所共用，其與緩沖器12皆連接至保護電路11的輸入端，而保護電路11的輸出端連接至寫入電路13。寫入電路13連接至位線選擇電路14與讀出放大器16，而位線選擇電路14通過N條位線連接至存儲單元陣列15。
保護電路11包括第一開關(guān)K1與第二開關(guān)K2，其中第一開關(guān)K1的第一端連接至保護電路11的輸入端，第一開關(guān)K1的第二端連接至第二開關(guān)K2的第一端以及保護電路11的輸出端，而第二開關(guān)K2的第二端接地。換言之，第一開關(guān)K1與第二開關(guān)K2串聯(lián)連接于保護電路11的輸入端與接地之間，而第一開關(guān)K1與第二開關(guān)K2的共用節(jié)點連接至保護電路11的輸出端。
當(dāng)存儲器10在編程操作(或?qū)懭?狀態(tài)時，保護電路11導(dǎo)通，即第一開關(guān)K1導(dǎo)通且第二開關(guān)K2斷開。此時，寫入用的外部高壓電源經(jīng)過共用管腳PIN輸入存儲器10，再經(jīng)過保護電路11而提供給寫入電路13作為寫入數(shù)據(jù)所需的電源。然后，寫入電路13通過位線選擇電路14選擇相應(yīng)的位線，以便將數(shù)據(jù)寫入存儲單元陣列15中相應(yīng)的存儲單元。同一時間，與外部高壓電源共用管腳的其它輸入/輸出信號不工作，緩沖器12到共用管腳PIN的輸出為高阻。
當(dāng)存儲器10在正常操作狀態(tài)(例如讀取數(shù)據(jù))時，寫入電路13輸出高阻抗，而讀出放大器16通過位線選擇電路14探測相應(yīng)的位線上的電壓變化，以便自存儲單元陣列15中相應(yīng)的存儲單元讀出數(shù)據(jù)。此時若有靜電放電(ESD)或電快速瞬變(EFT)之類的干擾信號通過寄生電容Cp耦合到位線，將會造成讀出放大器16探測到錯誤的電壓變化而使讀出數(shù)據(jù)錯誤。所以，本發(fā)明即利用保護電路11隔離共用管腳PIN(和緩沖器12)與寫入電路13來避免共用管腳PIN造成抗電磁干擾能力的降低。這時候保護電路11需斷開，即第一開關(guān)K1斷開且第二開關(guān)K2導(dǎo)通，這樣一來，即使外部干擾信號瞬間通過斷開的第一開關(guān)K1，也會被導(dǎo)通接地的開關(guān)K2迅速釋放到地。同樣地，同一時間其它輸入/輸出亦會通過共用管腳PIN與緩沖器12傳送。
圖2是依據(jù)本發(fā)明另一較佳實施例所示的存儲器的電路方框圖。請參照圖2，存儲器20與圖1所示的存儲器10實質(zhì)上相同，差別在存儲器20的保護電路是由多個存儲器10中的保護電路11串聯(lián)連接所組成，從而隔離與保護的效果更好。在存儲器20的保護電路中，例如第n級保護電路具有輸入端與輸出端，且包括第一開關(guān)Kn1與第二開關(guān)Kn2串聯(lián)連接于輸入端與接地之間，而第一開關(guān)Kn1與第二開關(guān)Kn2的共用節(jié)點連接至輸出端。然后，每一級保護電路211～21n串聯(lián)連接，形成級連的保護電路。
其中，當(dāng)存儲器20在正常操作狀態(tài)時，保護電路211～21n的第一開關(guān)K11～Kn1斷開且第二開關(guān)K12～Kn2導(dǎo)通，而當(dāng)存儲器20在編程操作狀態(tài)時，保護電路211～21n的第一開關(guān)K11～Kn1導(dǎo)通且第二開關(guān)K12～Kn2斷開。
綜上所述，本發(fā)明提出一種存儲器的保護電路以及使用此保護電路的存儲器，當(dāng)存儲器在正常操作狀態(tài)時利用保護電路隔離共用管腳(其為外部高壓電源與其它輸入/輸出所共用)與寫入電路，從而大幅提高此共用管腳的抗電磁干擾能力。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述披露的結(jié)構(gòu)及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種通過共用管腳接收外部高壓電源以進行編程操作的存儲器的保護電路，其中存儲器包括共用管腳、寫入電路以及存儲單元陣列，共用管腳為外部高壓電源與其它輸入/輸出所共用，寫入電路接收外部高壓電源以編程存儲單元陣列，其特征在于所述保護電路連接于共用管腳以及寫入電路之間，且當(dāng)存儲器在正常操作狀態(tài)時，保護電路斷開，而當(dāng)存儲器在編程操作狀態(tài)時，保護電路導(dǎo)通使寫入電路通過共用管腳與保護電路接收外部高壓電源。
2.根據(jù)權(quán)利要求1所述的保護電路，其特征在于存儲器還包括緩沖器，連接至共用管腳以及保護電路，用以在存儲器于正常操作狀態(tài)時暫存其它輸入/輸出。
3.根據(jù)權(quán)利要求1所述的保護電路，其特征在于所述保護電路包括第一開關(guān)，具有第一端與第二端，其中第一開關(guān)的第一端連接至共用管腳；以及第二開關(guān)，具有第一端與第二端，其中第二開關(guān)的第一端連接至第一開關(guān)的第二端以及寫入電路，且第二開關(guān)的第二端接地，其中，當(dāng)存儲器在正常操作狀態(tài)時，第一開關(guān)斷開且第二開關(guān)導(dǎo)通，而當(dāng)存儲器在編程操作狀態(tài)時，第一開關(guān)導(dǎo)通且第二開關(guān)斷開。
4.根據(jù)權(quán)利要求1所述的保護電路，其特征在于所述保護電路包括M級保護電路，其中每一級保護電路具有輸入端與輸出端，而每一級保護電路包括第一開關(guān)與第二開關(guān)串聯(lián)連接于輸入端與接地之間，且第一開關(guān)與第二開關(guān)的共用節(jié)點連接至輸出端，其中，第1級保護電路的輸入端連接至共用管腳，第i級保護電路的輸出端連接至第i+1級保護電路的輸入端，以及第M級保護電路的輸出端連接至寫入電路，其中1≤i＜M且i與M為整數(shù)，其中，當(dāng)存儲器在正常操作狀態(tài)時，每一級保護電路的第一開關(guān)斷開且第二開關(guān)導(dǎo)通，而當(dāng)存儲器在編程操作狀態(tài)時，每一級保護電路的第一開關(guān)導(dǎo)通且第二開關(guān)斷開。
5.一種通過共用管腳接收外部高壓電源以進行編程操作的存儲器，其特征在于所述存儲器包括共用管腳，為外部高壓電源與其它輸入/輸出所共用；存儲單元陣列，用以儲存數(shù)據(jù)；寫入電路，當(dāng)存儲器在編程操作狀態(tài)時，接收外部高壓電源以編程存儲單元陣列；以及保護電路，連接于共用管腳以及寫入電路之間，且當(dāng)存儲器在正常操作狀態(tài)時，保護電路斷開，而當(dāng)存儲器在編程操作狀態(tài)時，保護電路導(dǎo)通使寫入電路通過共用管腳與保護電路接收外部高壓電源。
6.根據(jù)權(quán)利要求5所述的存儲器，其特征在于存儲器還包括緩沖器，連接至共用管腳以及保護電路，用以在存儲器于正常操作狀態(tài)時暫存其它輸入/輸出。
7.根據(jù)權(quán)利要求5所述的存儲器，其特征在于所述保護電路包括第一開關(guān)，具有第一端與第二端，其中第一開關(guān)的第一端連接至共用管腳；以及第二開關(guān)，具有第一端與第二端，其中第二開關(guān)的第一端連接至第一開關(guān)的第二端以及寫入電路，且第二開關(guān)的第二端接地，其中，當(dāng)存儲器在正常操作狀態(tài)時，第一開關(guān)斷開且第二開關(guān)導(dǎo)通，而當(dāng)存儲器在編程操作狀態(tài)時，第一開關(guān)導(dǎo)通且第二開關(guān)斷開。
8.根據(jù)權(quán)利要求5所述的存儲器，其特征在于所述保護電路包括M級保護電路，其中每一級保護電路具有輸入端與輸出端，而每一級保護電路包括第一開關(guān)與第二開關(guān)串聯(lián)連接于輸入端與接地之間，且第一開關(guān)與第二開關(guān)的共用節(jié)點連接至輸出端，其中，第1級保護電路的輸入端連接至共用管腳，第i級保護電路的輸出端連接至第i+1級保護電路的輸入端，以及第M級保護電路的輸出端連接至寫入電路，其中1≤i＜M且i與M為整數(shù)，其中，當(dāng)存儲器在正常操作狀態(tài)時，每一級保護電路的第一開關(guān)斷開且第二開關(guān)導(dǎo)通，而當(dāng)存儲器在編程操作狀態(tài)時，每一級保護電路的第一開關(guān)導(dǎo)通且第二開關(guān)斷開。
全文摘要
一種通過共用管腳接收外部高壓電源以進行編程操作的存儲器的保護電路以及使用此保護電路的存儲器，其中存儲器包括共用管腳、寫入電路以及存儲單元陣列，共用管腳為外部高壓電源與其它輸入/輸出所共用，寫入電路接收外部高壓電源以編程存儲單元陣列。根據(jù)本發(fā)明的保護電路連接于共用管腳以及寫入電路之間，且當(dāng)存儲器在正常操作狀態(tài)時，保護電路斷開，而當(dāng)存儲器在編程操作狀態(tài)時，保護電路導(dǎo)通使寫入電路通過共用管腳與保護電路接收外部高壓電源。
文檔編號G11C7/24GK1937079SQ20051010492
公開日2007年3月28日 申請日期2005年9月22日 優(yōu)先權(quán)日2005年9月22日
發(fā)明者朱秉浚 申請人:中穎電子(上海)有限公司