專利名稱：帶充電補償結構的存儲器選擇性預充電電路的制作方法
技術領域：
本發(fā)明主要涉及到低功耗存儲器的設計領域，特指一種帶充電補償結構的存儲器選 擇性預充電電路。
背景技術：
隨著集成電路的密度和工作頻率按照摩爾定律所描述的那樣持續(xù)增長，低功耗系統(tǒng) 的設計成為了設計者們所關注的焦點。在微處理器特別是SoC (系統(tǒng)集成芯片)中，由于 存儲器占據了芯片功耗的很大部分，因此低功耗存儲器的設計技術對集成電路發(fā)展具有 重要意義。而隨著高性能處理器中嵌入式存儲器的大量使用，對存儲器的速度、面積和 功耗三個方面的性能都有很高要求。而由于這三個參數之間的相互約束關系，存儲器低 功耗技術往往會引起速度和面積的開銷。因此，以較低的開銷換取低功耗性能是存儲器 低功耗技術的設計難點。
對于存儲器芯片，功耗的來源可以分為三個方面存儲器單元陣列、譯碼器和外圍 電路。其中存儲單元陣列的功耗是存儲器功耗的主要來源。對一個/7行加列的存儲器，
其結構如圖1所示，功耗可以用以下公式近似表示 尸二 ^dz)^dz)
=(附C +附("—)+ ((" + w)C^e^^/) + (G"r^/)
其中厶w是被選中單元的等價有效電流，它是一個讀或者寫操作中流過存儲單元的總 電荷與讀寫周期的比值，厶w是不工作單元數據維持電流，Kw是內部電源電壓，C見是每 個譯碼器的等價輸出負載，^是外圍電路的總負載，/是工作頻率。
在現今的芯片內嵌入式存儲器中，為了實現高速低功耗的目的，存儲單元陣列多是 采用動態(tài)預充電結構。因此，存儲器單元陣列的功耗主要是對存儲單元陣列中位線電容 的充放電功耗。其功耗的估算公式如下；
尸，=附x^x;=
其中，歷是一次讀取操作中需要被充放電的位線數目，C是每個位線的等價有效電 容，K/是電源電壓，/是工作頻率。由公式可以看出，對于確定了制造工藝、容量及性 能要求的存儲器，要想降低存儲陣列的工作功耗，只能夠通過減少參與充放電過程的位 線數目歷來實現。
選擇性預充電結構如圖2所示，圖中電路10是存儲單元陣列，電路20是選擇性位 線預充電單元，電路30是輸出驅動電路。在選擇性位線預充電單元中，PM0S管4,是傳 統(tǒng)的預充電管，l的源端連接著電源，漏端連接著內部電路，恭受預充電信號/^控制， 當/^為低電平時預充電管導通，開始對電路充電，當/^為高電平時預充電管關斷，切 斷從電源到內部電路的通路。醒OS管l到iiU是位線選擇管，位線選擇管的數量根據存 儲器陣列組織形式的不同而不同，可以是兩個到多個。每個位線選擇管的一端連接存儲 陣列中的位線，另一端連接預充電管l的漏端和輸出驅動電路中的反相器輸入端。位線 選擇管由列譯碼器的譯碼結果信號&到^控制。當存儲器進入預充電階段時，/^為低 電平，同時列譯碼器進行譯碼工作，當列譯碼器完成譯碼后對應信號&到&中的一個會 由低電平跳變到高電平，此時相應位線選擇管被打開，將其連接的位線和預充電管l連 通，預充電管i^開始對該位線進行充電。當存儲器完成預充電過程后進入讀數據階段， /^跳變?yōu)楦唠娖綄㈩A充電管#-關斷，同時，在預充電階段被打開的位線選擇管保持導通 狀態(tài)，存儲陣列中根據存儲單元存儲的內容對位線進行放電或是不放電操作。如果位線 被放電則位線為低電平，因此輸出驅動電路中的反相器輸入端為低電平，從而在輸出端 輸出高電平的"l"信號；如果位線不放電則保持為預充電階段的高電平狀態(tài)，因此輸出 驅動電路中的反相器輸入端為高電平，從而在輸出端輸出低電平的"O"信號。電路的工 作時序如圖3所示。
在圖2的電路結構中，通過16選1的位線選擇單元可以將參與充放電的位線數減少 到普通結構的1/16，從而將存儲單元陣列的工作功耗減少到只有原來的1/16左右?？梢?選擇性預充電結構具有非常明顯的功耗優(yōu)化效果。但是，從工作時序圖中可以看出，這 種結構為了保證位線能正確預充電，會給數據讀取時間帶來近于一倍的開銷U/^t)， 這對于高速存儲器顯然是不可接受的。

發(fā)明內容
本發(fā)明要解決的問題就在于針對現有技術存在的技術問題，本發(fā)明提供一種結構 簡單、能夠大大縮短位線充電階段的時間開銷，從而提高了存儲器數據讀取速度的帶充 電補償結構的存儲器選擇性預充電電路。
為解決上述技術問題，本發(fā)明提出的解決方案為 一種帶充電補償結構的存儲器選 擇性預充電電路，其特征在于它包括選擇性預充電單元、充電補償單元以及輸出驅動 單元，所述選擇性預充電單元包括預充電管l和兩個或兩個以上的位線選擇管C，充電 補償單元包括充電補償管ifc和第二反相器inv2，充電補償管《,的源端連接著電源，漏端
連接著內部電路，充電補償管i受預充電信號/^控制，每個位線選擇管C的一端連接
存儲陣列中的位線，另一端連接于預充電管乾,和充電補償管ifc的漏端以及充電補償單元 的第二反相器inv2、輸出驅動單元的第一反相器inv,的輸入端，充電補償管Jfc的源端連 接著電源，漏端連接著內部電路，ifc管受第二反相器inv2的輸出端控制，第二反相器inv2 的輸入端與預充電管趙,和充電補償管ifc的漏端連接。
所述充電補償單元與一等效電容G相連。
與現有技術相比，本發(fā)明的優(yōu)點就在于
1、 由于本發(fā)明采用了充電補償結構電路，與普通的選擇性預充電結構相比，可以大 大縮短位線充電階段的時間開銷&從而提高了存儲器的數據讀取速度。
2、 通過位線選擇管控制位線的充電過程，不參與數據讀取的位線電容不進行充放電 操作，從而避免了讀取數據時的功耗浪費。3、 引入充電補償電路，既保證預充電的正確性又縮短充電階段的時間開銷。


圖1是存儲器結構框圖及功耗來源示意圖； 圖2是已有選擇性預充電結構電路示意圖； 圖3是已有選擇性預充電電路的工作時序示意圖； 圖4是本發(fā)明的結構框架示意圖； 圖5是本發(fā)明的具體電路示意圖； 圖6是本發(fā)明的工作流程示意圖 圖7是本發(fā)明電路的工作時序示意圖。
具體實施例方式
以下將結合附圖和具體實施例對本發(fā)明做進一步詳細說明。
如圖4和圖5所示，本發(fā)明帶充電補償結構的存儲器選擇性預充電電路是在傳統(tǒng)的 選擇性預充電結構基礎上另增設了一充電補償單元，它包括選擇性預充電單元、充電補 償單元以及輸出驅動單元，所述選擇性預充電單元包括預充電管4,和兩個或兩個以上的 位線選擇管脫,，充電補償單元包括充電補償管ifc和第二反相器inv2，預充電管i^的源 端連接著電源，漏端連接著內部電路，預充電管4;受預充電信號/^控制，每個位線選 擇管C的一端連接存儲陣列中的位線，另一端連接于預充電管l和充電補償管#^的漏 端以及充電補償單元的第二反相器inv2、輸出驅動單元的第一反相器inw的輸入端，充
電補償管乾,的源端連接著電源，漏端連接著內部電路，ifc管受第二反相器inv2的輸出端 控制，第二反相器irw2的輸入端與預充電管i/w和充電補償管ifc的漏端連接。
如圖5所示，是本發(fā)明在一個16選1的位線選擇結構中的應用實例，其中電路10 是存儲單元陣列，w到^是存儲陣列字線，電容G^到Gw表示每根存儲陣列位線的等效 電容。電路20是本發(fā)明提出的帶充電補償結構的選擇性預充電電路。其中NMOS管l到 l采用傳統(tǒng)的位線選擇管，根據列譯碼器的結果選通相應位線，電容G是該結構的電路 等效電容。電路30是輸出驅動單元的電路。
在電路中，PMOS管l是傳統(tǒng)的預充電管，# 的源端連接著電源，漏端連接著內部 電路，l受預充電信號/^控制，當為/^為低電平時預充電管導通，開始對電路充電， 當為/^為高電平時預充電管關斷，切斷從電源到內部電路的通路。醒OS管iL到必w是 位線選擇管，位線選擇管的數量根據存儲器陣列組織形式的不同而不同，可以是兩個到 多個。每個位線選擇管的一端連接存儲陣列中的位線，另一端連接預充電管l和充電補 償管ifc的漏端以及充電補償電路的反相器inv2和輸出驅動電路中的反相器irm的輸入 端。位線選擇管由列譯碼器的譯碼結果信號&到Sw控制。充電補償管Jfc及其驅動反相 器inv2是本發(fā)明提出的創(chuàng)新性結構，ifc的連接方式與4;大致相同，源端連接著電源，漏 端連接著內部電路，但i/w管受反相器inv2的輸出端控制，反相器inv2的輸入端與預充電 管l和充電補償管i/w的漏端連接。因此，在存儲器預充電階段，反相器inv2的輸入端 被充電到高電平，其輸出的低電平可將充電補償管4,打開，進而使得在預充電管l被關 斷后充電補償管i/w仍然可以對內部電路充電。
本發(fā)明的操作流程圖6所示，電路中各信號的時序關系如圖7所示，其中&和^分 別是列譯碼器和行譯碼器譯碼后選中的字線和位線選擇信號，6k是被選中位線的等效電 容。如圖6所示，該電路的操作流程可分為三個階段
1. 預充電管(l)開啟階段(時序圖中的")在預充電操作開始時，預充電信號 (D下跳到低電平使預充電管(4》開啟對電路等效電容(O進行預充電。此時存
儲器的行譯碼器和列譯碼器對地址進行譯碼操作，存儲陣列中的字線(》0和位線選擇信 號(&)都保持為低電平。由于(&)為低電平，所以位線選擇管關閉，位線在此階段并 沒有被預充電。
2. 位線預充電階段(時序圖中的")列譯碼器先于行譯碼器G時間產生結果。此 時，根據列譯碼器結果，相應位線選擇信號(&)產生上跳，其上跳沿將相應的位線選擇 管U》開啟，使預充電電路和所選中的位線連接。同時，預充電信號(D保持為低，
預充電管(l)繼續(xù)導通并和充電補償管(ifc) —起對位線等效電容充電。而未被位線 選擇信號選中的位線則不進行充電操作。
3.預充電管(i/w)關閉階段(時序圖中的")行譯碼器完成譯碼操作，相應字線 (W)上跳選通存儲單元。同時，預充電信號(D上跳到高電平將預充電管(4》關 閉。此時，如果存儲單元存儲的是"l"信號，則存儲單元的NM0S管將位線與地線連通， 開始對位線等效電容(Gw)放電。由于存儲單元的M10S管驅動能力大于充電補償管(乾》， 所以位線將被放電到低電平，輸出驅動反相器(inv》輸出"1"信號；如果存儲單元存 儲的是"0"信號，則位線與地線沒有連接通路，由充電補償管(Jfc)繼續(xù)對位線充電到 電源電壓，輸出驅動反相器(inVl)保持輸出"0"信號。
權利要求
1、一種帶充電補償結構的存儲器選擇性預充電電路，其特征在于它包括選擇性預充電單元、充電補償單元以及輸出驅動單元，所述選擇性預充電單元包括預充電管Mp1和兩個或兩個以上的位線選擇管Mni，充電補償單元包括充電補償管Mp2和第二反相器inv2，充電補償管Mp1的源端連接著電源，漏端連接著內部電路，充電補償管Mp1受預充電信號Fpre控制，每個位線選擇管Mni的一端連接存儲陣列中的位線，另一端連接于預充電管Mp1和充電補償管Mp2的漏端以及充電補償單元的第二反相器inv2、輸出驅動單元的第一反相器inv1的輸入端，充電補償管Mp2的源端連接著電源，漏端連接著內部電路，Mp2管受第二反相器inv2的輸出端控制，第二反相器inv2的輸入端與預充電管Mp1和充電補償管Mp2的漏端連接。
2、 根據權利要求1所述的帶充電補償結構的存儲器選擇性預充電電路，其特征在于 所述充電補償單元與一等效電容^相連。
全文摘要
本發(fā)明公開了一種帶充電補償結構的存儲器選擇性預充電電路，它的選擇性預充電單元包括預充電管M_p1和兩個或兩個以上的位線選擇管M_pi，充電補償單元包括充電補償管M_p2和第二反相器inv₂，預充電管M_p1的源端連接電源，漏端連接內部電路，預充電管M_p1受預充電信號F_pre控制，每個位線選擇管M_ni的一端連接存儲陣列中的位線，另一端連接于預充電管M_p1和充電補償管M_p2的漏端以及充電補償單元的第二反相器inv₂、輸出驅動單元的第一反相器inv₁的輸入端，充電補償管M_p2的源端連接電源，漏端連接內部電路，M_p2管受第二反相器inv₂的輸出端控制，第二反相器inv₂的輸入端與預充電管M_p1和充電補償管M_p2的漏端連接。本發(fā)明結構簡單、能縮短位線充電階段的時間開銷，提高存儲器數據讀取速度。
文檔編號G11C7/12GK101110260SQ200710035330
公開日2008年1月23日 申請日期2007年7月10日 優(yōu)先權日2007年7月10日
發(fā)明者樂大珩, 婷 劉, 征 劉, 喻仁峰, 張民選, 李少青, 王東林, 董蘭飛, 鵬 賀, 趙振宇, 陳吉華, 陳怒興, 雷建武, 馬劍武, 高紹全 申請人:中國人民解放軍國防科學技術大學