專利名稱：非易失性存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體存儲器件和非易失性存儲裝置，特別地涉及一種可有效地應用于非易失性存儲裝置，例如具有多存儲體(bank)配置的非易失性存儲器的技術(shù)。
背景技術(shù)：
作為本發(fā)明人討論的技術(shù)，已知有一種類似的非易失性存儲器，例如閃存等，其中每一個都包括多個存儲單元的存儲器陣列被分成多個存儲體，其各自具有解碼器、數(shù)據(jù)緩沖器等，并且每個存儲體獨立地執(zhí)行存儲操作，例如擦除、寫、讀等。已知有多種技術(shù)用于提高具有這種多存儲體配置的存儲器的數(shù)據(jù)寫/讀量等。
例如，已知有一種技術(shù)，其中在具有多存儲體配置的非易失性存儲器中，以寫指令命令和寫開始地址作為起始點輸入寫處理區(qū)號碼(write processing region number)，之后寫處理區(qū)號碼順序地接受寫數(shù)據(jù)和寫開始命令，并且進一步在相應于一個寫處理區(qū)的寫數(shù)據(jù)被鎖存到一個存儲體之后，響應寫開始命令開始向每個存儲單元的寫入，且一個存儲體的鎖存操作可以和另一個存儲體的向每個存儲單元的寫入平行地進行(參考專利文獻1(日本未經(jīng)審查專利公開No.2003-223792))。
還有一種已知的技術(shù)，其中在具有多存儲體配置的非易失性存儲器中，每個存儲體具有一個存儲部分和兩個緩沖部分，其能夠分別將信息存儲在存儲部分的存取單元(access units)上，借此能夠控制交錯操作(interleave operation)，該交錯操作響應存儲操作的指令在存儲體的一個緩沖部分與存儲部分之間轉(zhuǎn)移數(shù)據(jù)，與該轉(zhuǎn)移平行地，在存儲體的另一個緩沖部分與外部之間進行數(shù)據(jù)轉(zhuǎn)移，從而通過在交錯操作中使存儲部分與緩沖部分的數(shù)據(jù)轉(zhuǎn)移和緩沖部分與外部之間的數(shù)據(jù)轉(zhuǎn)移平行進行而實現(xiàn)存取速度的提高(參考專利文獻2(日本未經(jīng)審查專利公開No.2003-31787))。本技術(shù)目的是連續(xù)地讀取與同一字行相聯(lián)系的不同頁，也就是，存儲在存儲單元內(nèi)的以多種形式分組的數(shù)據(jù)，其不能夠在一次讀取操作中同時被讀。
進一步，已知有一種技術(shù)，其中在具有多個配置有多個存儲體和一個存儲控制器的非易失性存儲芯片的存儲系統(tǒng)中，存儲控制器能夠選擇性地向非易失性存儲芯片的多個存儲體給出同時寫操作或交錯寫操作指令，并且在同時寫操作中，比寫設(shè)置時間間隔長得多的寫操作能夠完全被平行化，而在交錯寫操作中，寫設(shè)置之后的寫操作能夠被平行化，從而與另一個存儲體的寫操作重疊(參考專利文獻3(國際專利公開No.03/060722，小冊子頁))。

發(fā)明內(nèi)容
此時，本發(fā)明人已經(jīng)討論了上述用于每個具有多存儲體配置的非易失性存儲裝置的技術(shù)。結(jié)果，揭示了如下內(nèi)容。
例如，當數(shù)據(jù)從存儲器陣列讀出到外部時，發(fā)出一個讀地址設(shè)置命令(read address set command)從而設(shè)定一個讀地址。當發(fā)出讀開始命令時，執(zhí)行從存儲器陣列向其相應數(shù)據(jù)緩沖器(內(nèi)部緩沖器)的讀出。然后，等完成讀出之后，從數(shù)據(jù)緩沖器發(fā)出讀命令，借此執(zhí)行向外部的讀出。也就是說，在執(zhí)行從存儲器陣列向數(shù)據(jù)緩沖器的讀操作的同時，不可能輸入下一個命令和將數(shù)據(jù)緩沖器內(nèi)的數(shù)據(jù)輸出到外部。
盡管有一個存儲體正在執(zhí)行從存儲器陣列向其相應數(shù)據(jù)緩沖器的讀操作，但不可能將相應于每個不活動存儲體的數(shù)據(jù)緩沖器內(nèi)的數(shù)據(jù)輸出到外部。因此，在讀出大容量數(shù)據(jù)時，在從存儲器陣列向數(shù)據(jù)緩沖器的讀操作期間經(jīng)常發(fā)生鎖存時間。
其發(fā)生是因為，在比較非易失性存儲器的讀操作和寫操作時，讀操作比寫操作相對快速，因此較少有要求使從存儲器陣列向數(shù)據(jù)緩沖器的讀操作占用的暫時開支降低。
因此，本發(fā)明的一個目的是提供一種技術(shù)，其在具有多存儲體配置的非易失性存儲裝置中能夠減少上述的開支，提高讀取高容量數(shù)據(jù)時的輸出量。
本發(fā)明上述的、其它的目標和創(chuàng)新特征從本專利說明書的敘述以及附圖中將變得顯而易見。
下面簡要解釋本專利申請中討論的本發(fā)明幾個典型實例的概要根據(jù)本發(fā)明的非易失性存儲裝置是一種具有多存儲體配置的非易失性存儲裝置，例如閃存，并且具有一個裝置，其能夠從外部輸入指定了第一存儲體的讀命令，并且在第一存儲體執(zhí)行從每個存儲單元向其相應內(nèi)部緩沖器的讀操作的同時從外部輸入指定了第二存儲體的讀命令。
另外，根據(jù)本發(fā)明的非易失性存儲裝置具有一個裝置，其能夠從外部輸入指定了第二存儲體的讀命令，并且在第二存儲體執(zhí)行從每個存儲單元向其相應內(nèi)部緩沖器的讀操作的同時從外部輸入指定了第一存儲體的緩沖器讀命令，借此執(zhí)行從第一存儲體的內(nèi)部緩沖器向外部的讀出。
進一步，根據(jù)本發(fā)明的非易失性存儲裝置具有一個裝置，其能夠在第一存儲體執(zhí)行從每個存儲單元向其相應內(nèi)部緩沖器的讀操作的同時從外部輸入指定了第二存儲體的寫命令。
下面將簡要解釋由本專利申請中公開的本發(fā)明一個典型實例所獲得的有利效應因為在連續(xù)多次發(fā)出讀命令時，外部只能獲得第一存取時間，所以能夠大大提高高容量數(shù)據(jù)的讀出量。


圖1是顯示根據(jù)本發(fā)明一個實施例的非易失性存儲裝置配置的框圖；圖2是圖解根據(jù)本發(fā)明一個實施例的非易失性存儲裝置中的一級(one-stage)命令緩沖器中一頁高速緩存(cache)讀操作的時限圖；圖3是顯示根據(jù)本發(fā)明一個實施例的非易失性存儲裝置中的一級命令緩沖器中一頁高速緩存讀操作的時限圖；圖4是描述根據(jù)本發(fā)明一個實施例的非易失性存儲裝置中的一級命令緩沖器中一頁高速緩存讀操作的時限圖；圖5是顯示根據(jù)本發(fā)明一個實施例的非易失性存儲裝置中的一頁高速緩存讀結(jié)束操作的時限圖；圖6是顯示根據(jù)本發(fā)明一個實施例的非易失性存儲裝置中的一級命令緩沖器中二頁高速緩存讀操作的時限圖；圖7是顯示根據(jù)本發(fā)明一個實施例的非易失性存儲裝置中的一級命令緩沖器中二頁高速緩存讀操作的時限圖；圖8是描述根據(jù)本發(fā)明一個實施例的非易失性存儲裝置中的一級命令緩沖器中二頁高速緩存讀操作的時限圖；圖9是顯示根據(jù)本發(fā)明一個實施例的非易失性存儲裝置中的一級命令緩沖器中二頁高速緩存讀操作的時限圖；圖10是描述根據(jù)本發(fā)明一個實施例的非易失性存儲裝置中的二頁高速緩存讀結(jié)束操作的時限圖；圖11是顯示根據(jù)本發(fā)明一個實施例的非易失性存儲裝置中的二級命令緩沖器中一頁高速緩存讀操作的時限圖；圖12是圖解根據(jù)本發(fā)明一個實施例的非易失性存儲裝置中的二級命令緩沖器中一頁高速緩存讀操作的時限圖；圖13是顯示根據(jù)本發(fā)明一個實施例的非易失性存儲裝置中的二級命令緩沖器中二頁高速緩存讀操作的時限圖；圖14是描述根據(jù)本發(fā)明一個實施例的非易失性存儲裝置中的二級命令緩沖器中二頁高速緩存讀操作的時限圖；圖15是顯示根據(jù)本發(fā)明一個實施例的非易失性存儲裝置中的二級命令緩沖器中二頁高速緩存讀操作的時限圖。
具體實施例方式
下文將參考附圖詳細說明本發(fā)明的優(yōu)選實施例。順便提及，原則上在所有描述優(yōu)選實施例的附圖中，相同的部件或元件給以相同的指代數(shù)字，因此省略了其重復的解釋。
圖1是顯示根據(jù)本發(fā)明一個實施例的非易失性存儲裝置配置的框圖，圖2-4分別是顯示在根據(jù)本發(fā)明一個實施例的非易失性存儲裝置中一級命令緩沖器中一頁高速緩存讀操作的時限圖，圖5是顯示一頁高速緩存讀結(jié)束操作的時限圖，圖6-9分別是一級命令緩沖器中二頁高速緩存讀操作的時限圖，圖10是描述二頁高速緩存讀結(jié)束操作的時限圖，圖11-12分別是顯示二級命令緩沖器中一頁高速緩存讀操作的時限圖，而圖13-15分別是顯示二級命令緩沖器中二頁高速緩存讀操作的時限圖。
首先參考圖1解釋根據(jù)本實施例的非易失性存儲裝置配置的一個實施。順便提及，本發(fā)明并不僅限于如下。然而，本實施例以4存儲體配置為例加以說明。
根據(jù)本實施例的非易失性存儲裝置被配置成，例如，一個閃存，并且包括四個存儲體BK0，BK1，BK2和BK3，其分別包括含有多個非易失性存儲單元的存儲器陣列10a，10b，10C和10d，X解碼器11a，11b，11c和11d，讀出放大器12a，12b，12c和12d，數(shù)據(jù)緩沖器13a，13b，13c和13d，Y選通(gating)/Y解碼器14a，14b，14c和14d等；一個控制器18，其包括一個MPU 15，一個ROM 16，一個命令解碼器(包括命令緩沖器)17等，并且其根據(jù)外部命令例如讀/編程/擦除等控制閃存的操作；一個存儲體/X選擇器19；一個頁地址緩沖器20；一個列地址計數(shù)器21；一個控制信號緩沖器22；一個多路復用器23；一個電源(電泵(charge pump))24等。該非易失性存儲裝置通過已知的半導體制造技術(shù)在一個半導體上形成。
在本閃存中，控制信號，例如芯片使能信號(chip enablesignal)/CE，讀使能信號/RE，寫使能信號/WE，命令鎖存使能信號CLE，地址鎖存使能信號ALE，重置信號/RES等，通過外部終端輸入到控制信號緩沖器22中?？刂菩盘柧彌_器22的輸出被輸入到控制器18?？刂破?8通過外部終端輸出就緒/忙碌信號R/B。輸入/輸出信號I/O通過外部終端從和向多路復用器23輸入/輸出。多路復用器23的輸出被輸入到控制器18，頁地址緩沖器20和列地址計數(shù)器21?？刂破?8的輸出被輸出到電源24和存儲體/X選擇器19。頁地址緩沖器20的輸出被輸入到控制器18。存儲體/X選擇器19的輸出被輸入到X解碼器11a，11b，11c和11d，以及Y選通/Y解碼器14a，14b，14c和14d。列地址控制器21的輸出被輸入到Y(jié)選通/Y解碼器14a，14b，14c和14d。多路復用器23通過內(nèi)部數(shù)據(jù)總線連接Y選通/Y解碼器14a，14b，14c和14d。在存儲體BK0，BK1，BK2和BK3內(nèi)部，Y選通/Y解碼器14a，14b，14c和14d與數(shù)據(jù)緩沖器13a，13b，13c和13d，數(shù)據(jù)緩沖器13a，13b，13c和13d與讀出放大器12a，12b，12c和12d分別彼此相連。電源電壓VCC和VSS通過外部終端施加于閃存。
在閃存中，存儲器陣列10a，10b，10c和10d分別包括多個電可擦除及可編程的非易失性存儲單元，它們位于字行與位行相交的點處并且分成四個存儲體BK0，BK1，BK2和BK3。存儲體BK0，BK1，BK2和BK3能夠分別獨立地執(zhí)行存儲操作，例如寫/讀等。
存儲器陣列10a，10b，10c和10d中的任意存儲單元通過X解碼器11a，11b，11c和11d和Y選通/Y解碼器14a，14b，14c和14d分別加以選擇。數(shù)據(jù)的寫/讀通過讀出放大器12a，12b，12c和12d，數(shù)據(jù)緩沖器13a，13b，13c和13d，Y選通/Y解碼器14a，14b，14c和14d和多路復用器23在所選存儲器單元上執(zhí)行。一旦讀/寫，便通過頁地址緩沖器20和存儲體/X選擇器19確定所選存儲器單元的地址，也就是X地址(行地址)，同時通過列地址計數(shù)器21確定Y地址(列地址)。存儲體BK0，BK1，BK2和BK3通過存儲體/X選擇器19加以選擇。
數(shù)據(jù)寫/讀時，對時限信號等的發(fā)生的控制通過控制器18加以控制。命令解碼器17包括一級或二級或多級命令緩沖器，并解碼通過輸入/輸出終端I/O和多路復用器23輸入的每個命令。控制器18根據(jù)相應于被解碼命令的指令執(zhí)行各種存儲操作。例如，即將在下面解釋的頁高速緩存讀操作通過控制器18加以控制和執(zhí)行。
下面將參考圖2-4說明根據(jù)本實施例的非易失性存儲裝置中一級命令緩沖器中的一頁高速緩存讀操作。圖2-4分別是顯示按照圖2到圖3和圖3到圖4的時間序列連續(xù)操作的時限圖。在圖2-15中，I/O表示通過輸入/輸出終端I/O輸入/輸出的數(shù)據(jù)信號。BK0-BK3分別表示各個存儲體的操作狀態(tài)，且本信號水平低的周期表示各個存儲體BK0，BK1，BK2和BK3正在執(zhí)行將數(shù)據(jù)通過讀出放大器12a，12b，12c和12d從存儲器陣列10a，10b，10c和10d讀出到數(shù)據(jù)緩沖器13a，13b，13c和13d。R/B表示從控制器18輸出就緒/忙碌信號。就緒/忙碌信號能夠具有3種狀態(tài)(1)是否接受下一命令，(2)是否完成根據(jù)前一命令的內(nèi)部操作，(3)是否有可以獲得的命令緩沖器。就緒/忙碌信號R/B是否響應了指示3種狀態(tài)中任何之一的輸出，能夠根據(jù)命令加以轉(zhuǎn)換，并借此加以確定。
盡管并不限于此，但是本實施例的解釋假定，當就緒/忙碌信號R/B的水平較高，即就緒R，其表示已經(jīng)完成根據(jù)前一命令的內(nèi)部操作的狀態(tài)，或者可以獲得命令緩沖器并且能夠接收下一命令的狀態(tài)。當就緒/忙碌信號R/B的水平較低，即相反為忙碌B，其表示還沒有完成根據(jù)前一命令的內(nèi)部操作的狀態(tài)，或者由于沒有可以獲得的命令緩沖器且不能接收下一命令的狀態(tài)。
因為在圖2所示的(1)期間，就緒/忙碌R/B是就緒且命令可以輸入，所以從輸入/輸出終端I/O為存儲體BK0輸入讀地址B0以便輸入讀開始命令RM。為此，在存儲體BK0開始從存儲器陣列10a向數(shù)據(jù)緩沖器13a的讀操作。在數(shù)據(jù)從存儲器陣列讀出到數(shù)據(jù)緩沖器期間，就緒/忙碌信號R/B通常為忙碌，因此不能夠接受下一個命令。
在(2)期間，就緒/忙碌信號變成忙碌，因為正在進行例如芯片內(nèi)每個狀態(tài)寄存器的設(shè)置處理，換言之，只占用一個短的時期，直到命令解碼器讀出存儲在命令緩沖器的一個命令從而命令緩沖器中產(chǎn)生空閑為止。在例如芯片內(nèi)的每個狀態(tài)寄存器的設(shè)置處理完成之后，就緒/忙碌信號R/B立即變成就緒，因此能夠接受隨后的命令。
因為在(3)期間就緒/忙碌R/B是就緒且命令可以輸入，所以從輸入/輸出終端I/O為存儲體BK1輸入讀地址B1以便輸入下一個讀開始命令RM。此時，在存儲體BK0正在執(zhí)行前一命令的將數(shù)據(jù)從存儲器陣列10a讀出到數(shù)據(jù)緩沖器13a的操作。盡管存儲體BK0正在執(zhí)行讀操作，且在先前技術(shù)中不能輸入地址/數(shù)據(jù)/命令等，但是在本實施例中能夠接受向另一個存儲體的讀命令，因為就緒/忙碌信號R/B是就緒。
因為在(3)期間為存儲體BK1輸入了讀開始命令，且命令緩沖器高速緩存(cache)(從中取入)該命令，所以在(4)期間不能夠高速緩存(取入)下一個命令。在本實施例中，命令的高速緩存最多能夠進行一次，因為命令緩沖器是一級的。因此，就緒/忙碌信號R/B為忙碌，直到先前輸入了讀地址的存儲體BK0處的從存儲器陣列10a向數(shù)據(jù)緩沖器13a的讀操作結(jié)束為止。
因為在(5)期間，存儲體BK0中數(shù)據(jù)從存儲器陣列10a向數(shù)據(jù)緩沖器13a的讀出已經(jīng)完成，所以自動地開始已經(jīng)高速緩存在命令緩沖器中的存儲體BK1的讀命令，從而執(zhí)行從存儲器陣列10b向數(shù)據(jù)緩沖器13b的讀出。因為命令緩沖器能夠和存儲體BK1的讀出同時獲得，所以就緒/忙碌信號R/B變成就緒。也就是說，就緒/忙碌信號R/B變成就緒的事實，意味著在高速緩存操作時已經(jīng)完成了先前輸入的讀命令。當響應就緒/忙碌信號R/B變成就緒，從輸入/輸出終端I/O為存儲體BK0輸入讀地址B0并借此輸入緩沖器讀命令RB時，數(shù)據(jù)Dout通過Y選通/Y解碼器14a、多路復用器23和輸入/輸出終端I/O從存儲體BK0的數(shù)據(jù)緩沖器13a輸出到外部。在本實施例中，數(shù)據(jù)從數(shù)據(jù)緩沖器輸出到外部的時期被解釋成比從存儲器陣列讀出到數(shù)據(jù)緩沖器要長。在圖2的(5)期間，例如，在數(shù)據(jù)從存儲體BK0的數(shù)據(jù)緩沖器13a輸出到外部期間，從存儲體BK1的存儲器陣列10b向數(shù)據(jù)緩沖器13b的讀出結(jié)束。
一頁高速緩存讀操作進行到圖3。在完成數(shù)據(jù)從存儲體BK0的數(shù)據(jù)緩沖器13a向外部的讀出之后，從輸入/輸出終端I/O為存儲體BK2輸入讀地址B2從而在(6)期間輸入下一個讀開始命令RM。為此，在存儲體BK2開始從存儲器陣列10c向數(shù)據(jù)緩沖器13c的讀操作。
在(7)期間，就緒/忙碌信號R/B僅在短的時間周期內(nèi)變成忙碌，其方式類似于周期(2)。在例如芯片內(nèi)的每個狀態(tài)寄存器的設(shè)置完成之后，就緒/忙碌信號R/B立即變成就緒，因此能夠接受下一個命令。
當響應就緒/忙碌信號R/B變成就緒，從輸入/輸出終端I/O為存儲體BK1輸入讀地址B1從而輸入緩沖器讀命令RB時，在(8)期間，數(shù)據(jù)Dout通過Y選通/Y解碼器14b、多路復用器23和輸入/輸出終端I/O從存儲體BK1的數(shù)據(jù)緩沖器13b輸出到外部。
在(9)期間，在完成數(shù)據(jù)從存儲體BK1的數(shù)據(jù)緩沖器13b向外部的讀出之后，從輸入/輸出終端I/O為存儲體BK3輸入讀地址B3從而輸入下一個讀開始命令RM。為此，在存儲體BK3開始從存儲器陣列10d向數(shù)據(jù)緩沖器13d的讀操作。
在(10)期間，就緒/忙碌信號R/B僅在短的時間周期內(nèi)變成忙碌，其方式類似于周期(2)和(7)。在例如芯片內(nèi)的每個狀態(tài)寄存器的設(shè)置完成之后，就緒/忙碌信號R/B立即變成就緒，因此能夠接受下一個命令。
當響應就緒/忙碌信號R/B變成就緒，從輸入/輸出終端I/O為存儲體BK2輸入讀地址B2從而輸入緩沖器讀命令RB時，在(11)期間，數(shù)據(jù)Dout通過Y選通/Y解碼器14c、多路復用器23和輸入/輸出終端I/O從存儲體BK2的數(shù)據(jù)緩沖器13c輸出到外部。
一頁高速緩存讀操作進行到圖4。在完成數(shù)據(jù)從存儲體BK2的數(shù)據(jù)緩沖器13c向外部的讀出之后，從輸入/輸出終端I/O為存儲體BK0輸入讀地址B0從而在(12)期間輸入下一個讀開始命令RM。為此，在存儲體BK0開始從存儲器陣列10a向數(shù)據(jù)緩沖器13a的讀操作。
在(13)期間，就緒/忙碌信號R/B僅在短的時間周期內(nèi)變成忙碌，其方式類似于周期(2)、(7)和(10)。在例如芯片內(nèi)的每個狀態(tài)寄存器的設(shè)置完成之后，就緒/忙碌信號R/B立即變成就緒，因此能夠接受下一個命令。
當響應就緒/忙碌信號R/B變成就緒，從輸入/輸出終端I/O為存儲體BK3輸入讀地址B3從而輸入緩沖器讀命令RB時，在(14)期間，數(shù)據(jù)Dout通過Y選通/Y解碼器14d、多路復用器23和輸入/輸出終端I/O從存儲體BK3的數(shù)據(jù)緩沖器13d輸出到外部。
在(15)期間，在完成數(shù)據(jù)從存儲體BK3的數(shù)據(jù)緩沖器13d向外部的讀出之后，從輸入/輸出終端I/O為存儲體BK1輸入讀地址B1從而輸入下一個讀開始命令RM。為此，在存儲體BK1開始從存儲器陣列10b向數(shù)據(jù)緩沖器13b的讀操作。
在(16)期間，就緒/忙碌信號R/B僅在短的時間周期內(nèi)變成忙碌，其方式類似于周期(2)、(7)、(10)和(13)。在例如芯片內(nèi)的每個狀態(tài)寄存器的設(shè)置完成之后，就緒/忙碌信號R/B立即變成就緒，因此能夠接受下一個命令。
當響應就緒/忙碌信號R/B變成就緒，從輸入/輸出終端I/O為存儲體BK0輸入讀地址B0從而輸入緩沖器讀命令RB時，在(17)期間，數(shù)據(jù)Dout通過Y選通/Y解碼器14a、多路復用器23和輸入/輸出終端I/O從存儲體BK0的數(shù)據(jù)緩沖器13a輸出到外部。
隨后以類似方式，在從存儲器陣列10a，10b，10c和10d向數(shù)據(jù)緩沖器13a，13b，13c和13d進行讀出同時切換存儲體BK0，BK1，BK2和BK3期間，從已經(jīng)完成了向外部讀出的其它存儲體的數(shù)據(jù)緩沖器輸出數(shù)據(jù)并輸入下一個地址/命令。
在本實施例中，盡管在附圖中沒有顯示，但是當就緒/忙碌信號R/B處于高水平時，也就是，就緒R，這意味著基于前一命令的內(nèi)部操作已經(jīng)完成，命令緩沖器可以獲得，并且能夠接受下一個命令。因此，因為就緒/忙碌信號R/B為就緒，即使在(5)期間，從存儲體BK1的存儲器陣列10b向數(shù)據(jù)緩沖器13b的讀出尚未完成，例如，在(6)期間也可能向存儲體BK2輸入讀地址和輸入讀開始命令RM。在這種情況下，在從存儲體BK1的存儲器陣列10b向其數(shù)據(jù)緩沖器13b的操作完成之后，自動地開始從存儲體BK2的存儲器陣列10c向其數(shù)據(jù)緩沖器13c的讀出。在此情況下，當從存儲體BK1的存儲器陣列10b向數(shù)據(jù)緩沖器13b的讀出完成且命令高速緩存中出現(xiàn)空閑時，就緒/忙碌信號R/B成為就緒。
下面將參考圖5解釋如何結(jié)束一頁高速緩存讀取。因為在數(shù)據(jù)讀取結(jié)束時不輸入存儲器讀命令，所以先前輸入命令完成的時限不能通過就緒/忙碌信號R/B加以確定。因此，如圖5所示，準備一個結(jié)束命令END并根據(jù)結(jié)束命令END輸出內(nèi)部操作狀態(tài)作為就緒/忙碌信號R/B(圖5中A指示的部分)。
當為存儲體BK2輸入讀地址B2以便輸入緩沖器讀命令RB，且數(shù)據(jù)Dout從存儲體BK2的數(shù)據(jù)緩沖器13c輸出到外部在較早前已經(jīng)結(jié)束時，例如在圖3的(11)期間，隨后輸入結(jié)束命令END。結(jié)果，確定處存儲體BK3是否已經(jīng)完成從存儲器陣列10d向數(shù)據(jù)緩沖器13d的讀出。也就是說，當從輸入/輸出終端I/O輸入結(jié)束命令END時，就緒/忙碌信號R/B變成忙碌(圖5中A指示的部分)，此時并沒有完成內(nèi)部操作。當內(nèi)部操作完成時，就緒/忙碌信號R/B變成就緒。隨著就緒/忙碌信號R/B變成就緒，在存儲體BK3使能將數(shù)據(jù)Dout從數(shù)據(jù)緩沖器13d讀出到外部。
因此，根據(jù)本實施例的非易失性存儲裝置，當讀取這種需要占據(jù)多個頁的高容量數(shù)據(jù)時，從外部可看到的存儲器陣列讀出到數(shù)據(jù)緩沖器所用的時間僅和處理第一讀命令的時間相等。因為外部不能夠看到隨后的第二次，所以能夠提高輸出量。
下面將參考圖6-9說明根據(jù)本發(fā)明的非易失性存儲裝置中一級命令緩沖器中的二頁高速緩存讀操作。圖6-9分別是在四存儲體配置中高速緩存相應于兩頁的地址和讀命令時的時限圖。根據(jù)前一實施例，同時執(zhí)行讀操作的存儲體數(shù)目是一個，而根據(jù)本實施例，同時執(zhí)行讀操作的存儲體數(shù)目是兩個。順便提及，圖6-9分別是顯示按照圖6到圖7、圖7到圖8和圖8到圖9的時間序列連續(xù)操作的時限圖。
因為在圖6所示的(1)期間，就緒/忙碌R/B是就緒且命令可以輸入，所以從輸入/輸出終端I/O為存儲體BK0輸入讀地址B0并為BK1輸入讀地址B1，以便輸入讀開始命令RM。為此，在存儲體BK0和BK1開始從存儲器陣列10a和10b向數(shù)據(jù)緩沖器13a和13b的讀操作。在數(shù)據(jù)從存儲器陣列讀出到數(shù)據(jù)緩沖器期間，就緒/忙碌信號R/B通常為忙碌，因此不能夠接受下一個命令。
在(2)期間，就緒/忙碌信號變成忙碌，因為正在進行例如芯片內(nèi)的每個狀態(tài)寄存器的設(shè)置處理，換言之，只占用一個短的時期，直到命令解碼器讀出存儲在命令緩沖器的一個命令從而命令緩沖器中產(chǎn)生空閑為止。在例如芯片內(nèi)每個狀態(tài)寄存器的設(shè)置處理完成之后，就緒/忙碌信號R/B立即變成就緒，因此能夠接受下一的命令。
因為在(3)期間就緒/忙碌R/B是就緒且命令可以輸入，所以從輸入/輸出終端I/O為存儲體BK2輸入讀地址B2并為存儲體BK3輸入讀地址B3以便輸入下一個讀開始命令RM。此時，在存儲體BK0和BK1正在執(zhí)行前一命令的將數(shù)據(jù)從存儲器陣列10a和10b讀出到數(shù)據(jù)緩沖器13a和13b的操作。
因為在(3)期間為存儲體BK2和BK3輸入了讀開始命令，且命令緩沖器高速緩存(取入)該命令，所以在(4)期間不能高速緩存(取入)下一個命令。在本實施例中，命令的高速緩存最多能夠進行一次，因為命令緩沖器是一級的。因此，就緒/忙碌信號R/B為忙碌，直到先前輸入了讀地址的存儲體BK0和BK1處的從存儲器陣列10a和10b向數(shù)據(jù)緩沖器13a和13b的讀操作結(jié)束為止。
因為在(5)期間，存儲體BK0和BK1中數(shù)據(jù)從存儲器陣列10a和10b向數(shù)據(jù)緩沖器13a和13b的讀出已經(jīng)完成，所以自動地開始已經(jīng)高速緩存在命令緩沖器中的存儲體BK2和BK3的讀命令，從而執(zhí)行從存儲器陣列10c和10d向數(shù)據(jù)緩沖器13c和13d的讀出。因為命令緩沖器能夠和存儲體BK2和BK3的讀出同時獲得，所以就緒/忙碌信號R/B變成就緒。當響應就緒/忙碌信號R/B變成就緒，從輸入/輸出終端I/O為存儲體BK0輸入讀地址B0并借此輸入緩沖器讀命令RB時，數(shù)據(jù)Dout通過Y選通/Y解碼器14a、多路復用器23和輸入/輸出終端I/O從存儲體BK0的數(shù)據(jù)緩沖器13a輸出到外部。
二頁高速緩存讀操作進行到圖7。在(6)期間，當從輸入/輸出終端I/O為存儲體BK1輸入讀地址B1從而輸入緩沖器讀命令RB時，數(shù)據(jù)Dout通過Y選通/Y解碼器14b、多路復用器23和輸入/輸出終端I/O從存儲體BK1的數(shù)據(jù)緩沖器13b輸出到外部。
在(7)期間，在完成數(shù)據(jù)從存儲體BK1的數(shù)據(jù)緩沖器13b向外部的讀出之后，從輸入/輸出終端I/O為存儲體BK0輸入讀地址B0和為存儲體BK1輸入讀地址B1，從而輸入下一個讀開始命令RM。為此，開始從存儲器陣列10a和10b到數(shù)據(jù)緩沖器13a和13b的讀操作。
盡管在(7)期間，存儲體BK0和BK1都輸入讀命令，但是只可以為存儲體BK0的讀地址B0輸入讀命令。
在(8)期間，就緒/忙碌信號R/B僅在短的時間周期內(nèi)變成忙碌，其方式類似于周期(2)。在例如芯片內(nèi)的每個狀態(tài)寄存器的設(shè)置完成之后，就緒/忙碌信號R/B立即變成就緒，因此能夠接受下一個命令。
在(9)期間，當響應就緒/忙碌信號R/B變成就緒，從輸入/輸出終端I/O為存儲體BK2輸入讀地址B2從而輸入緩沖器讀命令RB時，數(shù)據(jù)Dout通過Y選通/Y解碼器14c、多路復用器23和輸入/輸出終端I/O從存儲體BK2的數(shù)據(jù)緩沖器13c輸出到外部。
二頁高速緩存讀操作進行到圖8。在完成數(shù)據(jù)從存儲體BK2的數(shù)據(jù)緩沖器13c讀出到外部之后，當從輸入/輸出終端I/O為存儲體BK3輸入讀地址B3從而輸入緩沖器度命令RB時，在(10)期間，數(shù)據(jù)Dout通過Y選通/Y解碼器14d、多路復用器23和輸入/輸出終端I/O從存儲體BK3的數(shù)據(jù)緩沖器13d輸出到外部。
在完成數(shù)據(jù)從存儲體BK3的數(shù)據(jù)緩沖器13d向外部的讀出之后，從輸入/輸出終端I/O為存儲體BK2輸入讀地址B2和為存儲體BK3輸入讀地址B3，從而在(11)期間輸入下一讀開始命令RM。為此，在存儲體BK2和BK3開始從存儲器陣列10c和10d向數(shù)據(jù)緩沖器13c和13d的讀操作。
在(12)期間，就緒/忙碌信號R/B僅在短的時間周期內(nèi)變成忙碌，其方式類似于周期(2)和(8)。在例如芯片內(nèi)的每個狀態(tài)寄存器的設(shè)置完成之后，就緒/忙碌信號R/B立即變成就緒，因此能夠接受下一個命令。
當響應就緒/忙碌信號R/B變成就緒，從輸入/輸出終端I/O為存儲體BK2輸入讀地址B2從而輸入緩沖器讀命令RB時，在(13)期間，數(shù)據(jù)Dout通過Y選通/Y解碼器14a、多路復用器23和輸入/輸出終端I/O從存儲體BK0的數(shù)據(jù)緩沖器13a輸出到外部。
二頁高速緩存讀操作進行到圖9。在完成數(shù)據(jù)從存儲體BK0的數(shù)據(jù)緩沖器13a向外部的讀出之后，當從輸入/輸出終端I/O為存儲體BK1輸入讀地址B1從而輸入緩沖器讀命令RB時，在(14)期間，數(shù)據(jù)Dout通過Y選通/Y解碼器14b、多路復用器23和輸入/輸出終端I/O從存儲體BK1的數(shù)據(jù)緩沖器13b輸出到外部。
隨后以如上類似的方式，在從存儲器陣列10a，10b，10c和10d向數(shù)據(jù)緩沖器13a，13b，13c和13d進行兩個二存儲體存儲體讀出的同時切換存儲體BK0，BK1，BK2和BK3期間，從已經(jīng)完成了向外部讀出的其它存儲體的數(shù)據(jù)緩沖器輸出數(shù)據(jù)并輸入下一個地址/命令。
在本實施例中，盡管在附圖中沒有顯示，但是當就緒/忙碌信號R/B處于高水平時，也就是，就緒R，這意味著基于前一命令的內(nèi)部操作已經(jīng)完成，命令緩沖器可以獲得，并且能夠接受下一個命令。因此，因為就緒/忙碌信號R/B為就緒，即使在(5)和(6)期間，從存儲體BK2和BK3的存儲器陣列10c和10d向數(shù)據(jù)緩沖器13c和13d的讀出尚未完成，例如，在圖7的(7)期間也可能向存儲體BK0和BK1輸入讀地址和輸入讀開始命令RM。在這種情況下，在從存儲體BK2和BK3的存儲器陣列10c和10d向其數(shù)據(jù)緩沖器13c和13d的讀出操作完成之后，自動地開始從存儲體BK0和BK1的存儲器陣列10a和10b向其數(shù)據(jù)緩沖器13a和13b的讀出。在此情況下，當從存儲體BK2和BK3的存儲器陣列10c和10d向數(shù)據(jù)緩沖器13c和13d的讀出完成且命令高速緩存中出現(xiàn)空閑時，就緒/忙碌信號R/B成為就緒。
下面將參考圖10解釋如何結(jié)束二頁高速緩存讀取。因為在數(shù)據(jù)讀取結(jié)束時不輸入存儲器讀命令，所以先前輸入命令完成的時限不能通過就緒/忙碌信號R/B加以確定。因此，如圖10所示，準備一個結(jié)束命令END并根據(jù)結(jié)束命令END輸出內(nèi)部操作狀態(tài)作為就緒/忙碌信號R/B(圖10中A指示的部分)。
當為存儲體BK1輸入讀地址B1以便輸入緩沖器讀命令RB，且數(shù)據(jù)Dout從存儲體BK1的數(shù)據(jù)緩沖器13b輸出到外部在較早前已經(jīng)結(jié)束時，例如在圖9的(14)期間，隨后輸入結(jié)束命令END。結(jié)果，確定出存儲體BK2和BK3是否已經(jīng)完成從存儲器陣列10c和10d向數(shù)據(jù)緩沖器13c和13d的讀出。也就是說，當從輸入/輸出終端I/O輸入結(jié)束命令END時，就緒/忙碌信號R/B變成忙碌(圖10中A指示的部分)，此時并沒有完成內(nèi)部操作。當內(nèi)部操作完成時，就緒/忙碌信號R/B變成就緒。隨著就緒/忙碌信號R/B變成就緒，在存儲體BK2和BK3使能將數(shù)據(jù)Dout從數(shù)據(jù)緩沖器13c和13d讀出到外部。
因此，根據(jù)本實施例的二頁高速緩存讀取，從外部可獲得的存儲器陣列讀出到數(shù)據(jù)緩沖器所用的時間僅和第一讀命令的時間相等，其方式類似于先前實施例的一頁高速緩存讀取。因為外部不能夠獲得隨后的第二次，所以能夠提高輸出量。
根據(jù)上述實施例的一頁高速緩存讀操作，當在將數(shù)據(jù)從數(shù)據(jù)緩沖器輸出到外部所需的時間內(nèi)沒有完成從存儲器陣列到數(shù)據(jù)緩沖器的讀取時，則會出現(xiàn)鎖存時間直到完成從存儲器陣列到數(shù)據(jù)緩沖器的讀取為止，從而輸出量會降低。在這種情況下，使用根據(jù)本實施例的二頁高速緩存讀取。因此，既然從存儲器陣列讀出到數(shù)據(jù)緩沖器所需的時間相對于一頁高速緩存變?yōu)楦行实?/2，所以輸出量能夠進一步提高。
下面將參考圖11和12說明在根據(jù)實施例的非易失性存儲裝置中二級命令緩沖器上的一頁高速緩存讀操作。圖11和12分別是顯示按照圖11到12的時間順序連續(xù)進行操作的時限圖。
因為在圖11所示的(1)期間，就緒/忙碌R/B是就緒且命令可以輸入，所以從輸入/輸出終端I/O為存儲體BK0輸入讀地址B0以便輸入讀開始命令RM。為此，在存儲體BK0開始從存儲器陣列10a讀出到數(shù)據(jù)緩沖器13a的操作。
在(2)期間，就緒/忙碌信號變成忙碌，因為正在進行例如芯片內(nèi)每個狀態(tài)寄存器的設(shè)置處理，換言之，只占用一個短的時期，直到命令解碼器讀出存儲在命令緩沖器的一個命令從而命令緩沖器中產(chǎn)生空閑為止。在例如芯片內(nèi)每個狀態(tài)寄存器的設(shè)置處理完成之后，就緒/忙碌信號R/B立即變成就緒，因此能夠接受下一命令。
因為在(3)期間就緒/忙碌R/B是就緒且命令可以輸入，所以從輸入/輸出終端I/O為存儲體BK1輸入讀地址B1以便輸入下一個讀開始命令RM。此時，在存儲體BK0正在執(zhí)行前一命令的將數(shù)據(jù)從存儲器陣列10a讀出到數(shù)據(jù)緩沖器13a的操作。
在(4)期間，就緒/忙碌信號R/B只在短期內(nèi)為忙碌，其方式類似于周期(2)。
因為在(5)期間就緒/忙碌R/B是就緒且命令可以輸入，所以從輸入/輸出終端I/O為存儲體BK2輸入讀地址B2從而輸入下一個讀開始命令RM。此時，存儲體BK0正在執(zhí)行將數(shù)據(jù)從存儲器陣列10a讀出到數(shù)據(jù)緩沖器13a的操作。
因為在(5)期間為存儲體BK2輸入讀開始命令且每個命令緩沖器高速緩存(取入)命令，所以在(6)期間不能高速緩存(取入)下一個命令。在本實施例中，命令的高速緩存只能進行兩次，因為命令緩沖器是二級的。因此，就緒/忙碌信號R/B為忙碌，直到在先前輸入了讀地址的存儲體BK0處從存儲器陣列10a到數(shù)據(jù)緩沖器13a的讀取結(jié)束為止。
因為在(7)期間完成了存儲體BK0處從存儲器陣列10a到數(shù)據(jù)緩沖器13a的讀取，所以能夠自動開始已經(jīng)高速緩存在相應命令緩沖器內(nèi)的存儲體BK1的讀命令，從而執(zhí)行從存儲器陣列10b到數(shù)據(jù)緩沖器13b的讀取。因為在存儲體BK1進行讀取的同時能夠獲得命令緩沖器，所以就緒/忙碌信號R/B變成就緒。也就是說，就緒/忙碌信號R/B變成就緒的事實，意味著在高速緩存操作時已經(jīng)完成了先前輸入的讀命令。當響應就緒/忙碌信號R/B變成就緒，從輸入/輸出終端I/O為存儲體BK0輸入讀地址B0并借此輸入緩沖器讀命令RB時，數(shù)據(jù)Dout通過Y選通/Y解碼器14a、多路復用器23和輸入/輸出終端I/O從存儲體BK0的數(shù)據(jù)緩沖器13a輸出到外部。在圖11的(7)期間，例如，在數(shù)據(jù)從存儲體BK0的數(shù)據(jù)緩沖器13a輸出到外部期間，從存儲體BK1的存儲器陣列10b向數(shù)據(jù)緩沖器13b的讀出結(jié)束。當從存儲體BK1的存儲器陣列10b向其數(shù)據(jù)緩沖器13b的讀出結(jié)束時，自動為存儲體BK2開始已經(jīng)高速緩存在相應命令緩沖器內(nèi)的讀命令，從而執(zhí)行從存儲器陣列10c到數(shù)據(jù)緩沖器13c的操作。
二頁高速緩存讀操作進行到圖12。在(8)期間，在完成數(shù)據(jù)從存儲體BK0的數(shù)據(jù)緩沖器13a讀出到外部之后，從輸入/輸出終端I/O為存儲體BK3輸出讀地址B3從而輸入下一個讀開始命令RM。
在(9)期間，就緒/忙碌信號R/B僅在短的時間周期內(nèi)變成忙碌，其方式類似于周期(2)和(4)。
當響應就緒/忙碌信號R/B變成就緒，從輸入/輸出終端I/O為存儲體BK1輸入讀地址B1從而輸入緩沖器讀命令RB時，在(10)期間，數(shù)據(jù)Dout通過Y選通/Y解碼器14b、多路復用器23和輸入/輸出終端I/O從存儲體BK1的數(shù)據(jù)緩沖器13b輸出到外部。當從存儲體BK2的存儲器陣列10c向數(shù)據(jù)緩沖器13c的讀出結(jié)束時，自動為存儲體BK3開始已經(jīng)高速緩存在相應命令緩沖器內(nèi)的讀命令，從而執(zhí)行從存儲器陣列10d到數(shù)據(jù)緩沖器13d的操作。
在(11)期間，在完成數(shù)據(jù)從存儲體BK1的數(shù)據(jù)緩沖器13b讀出到外部之后，從輸入/輸出終端I/O為存儲體BK0輸入讀地址B0從而輸入下一個讀開始命令RM。
在(12)期間，就緒/忙碌信號R/B僅在短的時間周期內(nèi)變成忙碌，其方式類似于周期(2)、(4)和(9)。
當響應就緒/忙碌信號R/B變成就緒，從輸入/輸出終端I/O為存儲體BK2輸入讀地址B2從而輸入緩沖器讀命令RB時，在(13)期間，數(shù)據(jù)Dout通過Y選通/Y解碼器14c、多路復用器23和輸入/輸出終端I/O從存儲體BK2的數(shù)據(jù)緩沖器13c輸出到外部。當從存儲體BK3的存儲器陣列10d向數(shù)據(jù)緩沖器13d的讀出結(jié)束時，自動為存儲體BK0開始已經(jīng)高速緩存在相應命令緩沖器內(nèi)的讀命令，從而執(zhí)行從存儲器陣列10a到數(shù)據(jù)緩沖器13a的操作。
以和上述類似的方式，在從存儲器陣列10a，10b，10c和10d向數(shù)據(jù)緩沖器13a，13b，13c和13d進行讀出的同時切換存儲體BK0，BK1，BK2和BK3期間，從已經(jīng)完成了向外部讀出的其它存儲體的數(shù)據(jù)緩沖器輸出數(shù)據(jù)并輸入下一個地址/命令。
因此根據(jù)本實施例，因為使用二級命令緩沖器而能夠進一步提高輸出量。
下面將參考圖13和14說明根據(jù)本實施例的非易失性存儲裝置中二級命令緩沖器處的二頁高速緩存讀操作。圖13和14分別是顯示相應于二頁的地址和讀命令被高速緩存在四存儲體配置內(nèi)的時限圖。在根據(jù)圖11和12所示的先前實施例中，同時執(zhí)行讀操作的存儲體數(shù)目為一個，而在根據(jù)本實施例的讀操作中，同時執(zhí)行的存儲體數(shù)目為兩個。順便提及，圖13和14分別是顯示按照圖13到圖14的時間序列連續(xù)操作的時限圖。
因為在圖13所示的(1)期間，就緒/忙碌R/B是就緒且命令可以輸入，所以從輸入/輸出終端I/O為存儲體BK0輸入讀地址B0并為BK1輸入讀地址B1，以便輸入讀開始命令RM。為此，在存儲體BK0和BK1開始從存儲器陣列10a和10b向數(shù)據(jù)緩沖器13a和13b的讀操作。
在(2)期間，就緒/忙碌信號變成忙碌，因為正在進行例如芯片內(nèi)每個狀態(tài)寄存器的設(shè)置處理，換言之，只占用一個短的時期，直到命令解碼器讀出存儲在命令緩沖器的一個命令從而命令緩沖器中產(chǎn)生空閑為止。
因為在(3)期間就緒/忙碌R/B是就緒且命令可以輸入，所以從輸入/輸出終端I/O為存儲體BK2輸入讀地址B2并為存儲體BK3輸入讀地址B3以便輸入下一個讀開始命令RM。此時，在存儲體BK0和BK1正在執(zhí)行前一命令的將數(shù)據(jù)從存儲器陣列10a和10b向數(shù)據(jù)緩沖器13a和13b的讀操作。
在(4)期間就緒/忙碌信號R/B僅在短時間內(nèi)為忙碌，其方式類似于周期(2)。
因為在(5)期間，就緒/忙碌R/B是就緒且命令可以輸入，因為命令緩沖器被配置成二級，所以從輸入/輸出終端I/O為存儲體BK0輸入讀地址B0并為存儲體BK1輸入存儲體地址B1，以便輸入下一個開始命令RM。當從存儲體BK0和BK1的存儲器陣列10a和10b到數(shù)據(jù)緩沖器13a和13b的讀出完成時，自動為存儲體BK2和BK3開始已經(jīng)高速緩存在命令緩沖器內(nèi)的讀命令，從而執(zhí)行從存儲器陣列10c和10d到數(shù)據(jù)緩沖器13c和13d的讀取。
在(6)期間，就緒/忙碌信號R/B僅在短時間內(nèi)為忙碌，其方式類似于周期(2)和(4)。因為此時可以獲得命令緩沖器，所以在完成例如芯片內(nèi)每個狀態(tài)寄存器的設(shè)置處理之后，就緒/忙碌信號R/B立即變?yōu)榫途w，因此能夠接受下一個命令。
在(5)和(6)期間，當占用時間來執(zhí)行從存儲體BK0和BK1的存儲器陣列10a和10b向其數(shù)據(jù)緩沖器13a和13b的讀出時，就緒/忙碌信號R/B變成忙碌的時間變長，如圖15所示。
在(7)期間，當響應就緒/忙碌信號R/B變成就緒從輸入/輸出終端I/O為存儲體BK0輸入存儲體地址B0從而輸入緩沖器讀命令RB時，數(shù)據(jù)Dout通過Y選通/Y解碼器14a、多路復用器23和輸入/輸出終端I/O從存儲體BK0的數(shù)據(jù)緩沖器13a輸出到外部。在圖13的(7)期間，在數(shù)據(jù)從存儲體BK0的數(shù)據(jù)緩沖器13a輸出到外部期間，從存儲體BK2和BK3的存儲器陣列10c和10d向緩沖器13c和13d的讀出結(jié)束。
二頁高速緩存讀操作進行到圖14。在(6)期間，當從輸入/輸出終端I/O為存儲體BK1輸入讀地址B1從而輸入緩沖器讀命令RB時，數(shù)據(jù)Dout通過Y選通/Y解碼器14b、多路復用器23和輸入/輸出終端I/O從存儲體BK1的數(shù)據(jù)緩沖器13b輸出到外部。
在(9)期間，在完成數(shù)據(jù)從存儲體BK1的數(shù)據(jù)緩沖器13b向外部的輸出之后，從輸入/輸出終端I/O為存儲體BK2輸入讀地址B2和為存儲體BK3輸入讀地址B3，從而輸入下一個讀開始命令RM。為此，在存儲體BK0和BK1開始從存儲器陣列10a和10b到數(shù)據(jù)緩沖器13a和13b的讀操作。
順便提及，在(8)和(9)期間，在隨后的存儲體BK0和BK1處不開始從存儲器陣列10a和10b到數(shù)據(jù)緩沖器13a和13b的讀操作，直到數(shù)據(jù)Dout從存儲體BK0和BK1的數(shù)據(jù)緩沖器13a和13b輸出到外部為止。在圖14中，通過存儲體BK2和BK3的讀開始命令RM認定數(shù)據(jù)Dout從存儲體BK0和BK1的數(shù)據(jù)緩沖器13a和13b向外部的輸出已經(jīng)完成。并開始從隨后的存儲體BK0和BK1的存儲器陣列10a和10b向數(shù)據(jù)緩沖器13a和13b的讀操作。
在(10)期間，就緒/忙碌信號R/B僅在短的時間周期內(nèi)變成忙碌，其方式類似于周期(2)、(4)和(6)。
在(11)期間，當響應就緒/忙碌信號R/B變成就緒，從輸入/輸出終端I/O為存儲體BK2輸入讀地址B2從而輸入緩沖器讀命令RB時，數(shù)據(jù)Dout通過Y選通/Y解碼器14c、多路復用器23和輸入/輸出終端I/O從存儲體BK2的數(shù)據(jù)緩沖器13c輸出到外部。
以和上述類似的方式，在從存儲器陣列10a，10b，10c和10d向數(shù)據(jù)緩沖器13a，13b，13c和13d進行兩個二存儲體讀出的同時切換存儲體BK0，BK1，BK2和BK3期間，從已經(jīng)完成了向外部讀出的其它存儲體的數(shù)據(jù)緩沖器輸出數(shù)據(jù)并輸入下一個地址/命令。
進一步通過提供控制器18中的圖1所示狀態(tài)寄存器，將指示就緒/忙碌信號R/B的信息存儲在狀態(tài)寄存器內(nèi)，并通過狀態(tài)讀命令讀取狀態(tài)寄存器的內(nèi)容，確認就緒/忙碌信號R/B輸出的狀態(tài)是否相應于上述三種狀態(tài)的任何一個。
而且，假定圖5所示結(jié)束命令END等存儲在相應多的命令緩沖器中并且命令以輸入命令的次序加以執(zhí)行，則只有在最多到完成最終處理的讀處理(圖5的周期(A))期間才能夠向外部輸出結(jié)束命令END。
然而，即使存在不開始執(zhí)行其它處理的命令，在輸入了結(jié)束命令END之后，結(jié)束命令END也能夠優(yōu)先于它們立即被執(zhí)行，無需按照所輸入命令的次序執(zhí)行命令處理。特別說明地，當試圖執(zhí)行圖2-5所示的控制時，其中命令緩沖器被提供在多個級中，圖2的周期(4)是否完成無法知曉。即使在這種情況下，也有可能在輸入了指定存儲體BK1的存儲體地址B1的讀命令之后(圖2的周期(3))，通過輸入結(jié)束命令END知道或者鑒別周期(4)的完成。
使用本實施例的二頁高速緩存讀取，從每個存儲器陣列讀出到每個數(shù)據(jù)緩沖器所需的時間相對于一頁高速緩存變?yōu)楦行实?/2，使得有可能進一步提高輸出量。
盡管上面根據(jù)優(yōu)選實施例特別說明了本發(fā)明人的發(fā)明，但是本發(fā)明并不僅限于上述參考的實施例。無需說明，能夠在不背離其要旨的范圍內(nèi)對其進行各種改變。
盡管上面的實施例已經(jīng)解釋了例如該存儲器的讀操作，但是本發(fā)明并不僅限于此，而是也可以應用于存儲器的寫操作。存儲器的讀和寫也能夠以復雜的形式加以執(zhí)行。也就是說，從外部輸入一個指定任意一個存儲體的讀命令，在執(zhí)行從任意存儲體的存儲器陣列到其相應數(shù)據(jù)緩沖器的讀取的同時，從外部輸入指定另一個存儲體的寫命令，借此也能夠執(zhí)行向該數(shù)據(jù)緩沖器的寫入操作。
盡管上面的實施例解釋的是非易失性存儲器，例如閃存，但是本發(fā)明并不僅限于此。本發(fā)明還能夠應用于其它的存儲器，例如DRAM、SRAM等。
本專利說明書公開的發(fā)明能夠應用于非易失性存儲裝置。
權(quán)利要求
1.一種非易失性存儲裝置，包括多個存儲體，其分別具有多個非易失性存儲單元，每個單元可以電擦除數(shù)據(jù)和電編程數(shù)據(jù)，并能夠分別獨立地進行存儲操作；以及一個控制電路，其能夠在響應從外部輸入的指定了第一存儲體的讀命令執(zhí)行從第一存儲體的存儲單元讀取數(shù)據(jù)的讀取操作期間，從外部輸入指定第二存儲體的讀命令。
2.一種非易失性存儲裝置，包括多個存儲體，其分別具有多個非易失性存儲單元，每個單元可以電擦除數(shù)據(jù)和電編程數(shù)據(jù)，并能夠分別獨立地進行存儲操作，每個所述的存儲體分別具有一個緩沖器，其為將數(shù)據(jù)寫入存儲單元或者從存儲單元讀取數(shù)據(jù)暫時保存數(shù)據(jù)；以及一個控制器，其能夠在響應指定了第一存儲體的讀命令執(zhí)行將數(shù)據(jù)從第一存儲體中的存儲單元讀取到第一存儲體的相應緩沖器期間，從外部輸入指定第二存儲體的讀命令。
3.根據(jù)權(quán)利要求2的非易失性存儲裝置，其中響應讀命令的操作包括從存儲單元讀出到相應緩沖器的第一操作和從相應緩沖器讀出到外部的第二操作。
4.根據(jù)權(quán)利要求3的非易失性存儲裝置，其中所述控制器在執(zhí)行響應指定了第一存儲體的讀命令執(zhí)行所述第二操作期間，能夠控制執(zhí)行響應指定第二存儲體的讀命令的所述第一操作。
5.一種非易失性存儲裝置，包括多個存儲體，其分別具有多個非易失性存儲單元，每個單元可以電擦除數(shù)據(jù)和電編程數(shù)據(jù)，并能夠分別獨立地進行存儲操作，每個所述的存儲體分別具有一個緩沖器，其為將數(shù)據(jù)寫入存儲單元或者從存儲單元讀取數(shù)據(jù)暫時保存數(shù)據(jù)；以及一個控制電路，其能夠在響應指定了第一存儲體的讀命令執(zhí)行將數(shù)據(jù)從第一存儲體的存儲單元讀取到第一存儲體的相應緩沖器期間，從外部輸入指定第二存儲體的寫命令。
6.一種非易失性存儲裝置，包括多個存儲體，其分別具有多個非易失性存儲單元，并能夠分別獨立地進行存儲操作；其中每個所述的存儲體分別具有一個緩沖器，其為將數(shù)據(jù)寫入存儲單元或者從存儲單元讀取數(shù)據(jù)暫時保存數(shù)據(jù)；以及一個控制電路，其能夠在響應伴隨指定了第一存儲體的第一地址的讀命令而執(zhí)行將數(shù)據(jù)從第一存儲體的存儲單元讀取到第一存儲體的相應緩沖器的同時，從外部輸入伴隨指定第二存儲體的第二地址的讀命令。
7.一種非易失性存儲裝置，包括一個控制電路；一個輸入/輸出終端；以及一個非易失性存儲部分，其中所述控制電路、所述輸入/輸出終端和所述非易失性存儲部分布置在一個半導體基片上，其中非易失性存儲部分包括多個存儲器陣列和相應于各存儲器陣列的各數(shù)據(jù)緩沖器，以及其中該控制電路通過輸入/輸出終端接收指定了第一存儲器陣列的讀操作指令，在第一周期期間通過輸入/輸出終端輸出第一信號，之后能夠在將數(shù)據(jù)從第一存儲器陣列讀出到相應第一存儲器陣列的數(shù)據(jù)緩沖器的同時，接收指定了與第一存儲器陣列不同的第二存儲器陣列的讀操作指令。
8.根據(jù)權(quán)利要求7的非易失性存儲裝置，其中控制電路包括一個命令緩沖器，其中該命令緩沖器暫時存儲通過輸入/輸出終端接收的操作指令，直到響應控制單元的操作指令開始操作為止，以及其中通過輸入/輸出終端輸出第一信號的第一周期相應于如下的周期，即其中指定了第一存儲器陣列的讀操作指令被暫時存儲在存儲在命令緩沖器中的周期。
9.根據(jù)權(quán)利要求8的非易失性存儲裝置，其中控制電路能夠通過輸入/輸出終端接收狀態(tài)輸出操作指令，并且在響應狀態(tài)輸出操作指令的接收將數(shù)據(jù)從第一存儲器陣列讀出到第一存儲器陣列的相應數(shù)據(jù)緩沖器的同時，通過輸入/輸出終端輸出第一信號。
10.根據(jù)權(quán)利要求8的非易失性存儲裝置，其中在完成將數(shù)據(jù)從第一存儲器陣列讀出到第一存儲器陣列的相應數(shù)據(jù)緩沖器之后，控制電路能夠開始將數(shù)據(jù)從第二存儲器陣列讀出到第二存儲器陣列的相應數(shù)據(jù)緩沖器，以及其中在從第一存儲器陣列的相應數(shù)據(jù)緩沖器讀出的數(shù)據(jù)從第二存儲器陣列讀出到第二存儲器的相應數(shù)據(jù)緩沖器的同時，控制電路能夠通過輸入/輸出終端輸出該數(shù)據(jù)。
11.一種非易失性存儲裝置，包括一個控制電路；一個輸入/輸出終端；以及一個非易失性存儲部分，其中所述控制電路、所述輸入/輸出終端和所述非易失性存儲部分布置在一個半導體基片上，其中非易失性存儲部分包括多個存儲器陣列和多個相應于該存儲器陣列的數(shù)據(jù)緩沖器，其中控制電路包括一個命令緩沖器，其中該命令緩沖器能夠通過輸入/輸出終端存儲操作指令中的任意一個，這些操作指令包括讀操作指令，其中讀操作指令包括一個地址部分和一個操作指定部分，且該地址部分能夠包括用于指定一個或多個存儲器陣列的地址，其中該控制電路接收伴隨指定了第一存儲器陣列和第二存儲器陣列的地址部分的讀操作指令，之后能夠在將數(shù)據(jù)從第一存儲器陣列讀出到相應第一存儲器陣列數(shù)據(jù)緩沖器和將數(shù)據(jù)從第二存儲器陣列讀出到相應第二存儲器陣列數(shù)據(jù)緩沖器期間，接收伴隨用于指定第三存儲器陣列和第四存儲器陣列的地址部分的讀操作指令，以及其中當操作指令能夠存儲在命令緩沖器中時，控制電路輸出第一狀態(tài)信號到輸入/輸出終端，且當操作指令不能存儲在其中時，控制電路輸出第二狀態(tài)信號到輸入/輸出終端。
12.根據(jù)權(quán)利要求11的非易失性存儲裝置，其中命令緩沖器能夠存儲通過輸入/輸出終端接收的第一操作指令，之后能夠響應相應于控制電路的第一操作指令的開始操作來通過輸入/輸出終端存儲第二操作指令。
13.根據(jù)權(quán)利要求11的非易失性存儲裝置，其中在執(zhí)行響應伴隨用于指定第三存儲器陣列和第四存儲器的地址部分的讀操作指令的操作期間，在完成響應伴隨用于指定第一存儲器陣列和第二存儲器陣列的地址部分的讀操作指令的操作之后，控制電路能夠通過輸入/輸出終端將存儲的數(shù)據(jù)輸出到任何一個相應于第一存儲器陣列的數(shù)據(jù)緩沖器或相應于第二存儲器陣列的數(shù)據(jù)緩沖器。
14.根據(jù)權(quán)利要求13的非易失性存儲裝置，其中操作指令進一步包括一個狀態(tài)輸出操作指令，其中狀態(tài)輸出操作指令包括一個操作指定部分，以及其中控制電路能夠輸出第一狀態(tài)信號和第二狀態(tài)信號的其中一個而并不輸出指示操作指令是否能夠存儲在命令緩沖器內(nèi)的信號，第一狀態(tài)信號指示一個或多個存儲器陣列中正在執(zhí)行寫操作和讀操作之一，第二狀態(tài)信號指示在所有的存儲器陣列中都沒有執(zhí)行寫操作或讀操作。
全文摘要
本發(fā)明能夠從外部輸入一個指定了一個存儲體的讀命令。在存儲體中執(zhí)行從存儲器陣列到數(shù)據(jù)緩沖器的讀操作的同時能夠從外部輸入指定了一個存儲體的讀命令。進一步，從外部輸入一個指定了一個存儲體的讀命令，并在存儲體中執(zhí)行從存儲器陣列到數(shù)據(jù)緩沖器的讀操作的同時從外部輸入指定了一個存儲體的讀命令，借此使能從存儲體的數(shù)據(jù)緩沖器到外部的讀取。
文檔編號G11C16/10GK1741193SQ200510087689
公開日2006年3月1日 申請日期2005年7月29日 優(yōu)先權(quán)日2004年7月30日
發(fā)明者松下亨, 小堺健司, 田邊肇, 堀井崇史 申請人:株式會社瑞薩科技