專利名稱：邏輯與非快閃存儲器芯片存取方法及與非快閃存儲器芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系相關(guān)于一種用于一存儲器芯片，特別地是，適用于一NAND快閃存儲器芯片，的存取方法，在此，根據(jù)存取型態(tài)所使用的至少一存取命令(acccess instruction)乃是取決于所使用之存儲器芯片的型態(tài)，并且，本發(fā)明系亦相關(guān)于一種相對應(yīng)的存儲器芯片。
背景技術(shù)：
多功能的移動無線電、MP3播放器、PDAs(personal digital assistant，個人數(shù)字?jǐn)?shù)理)，以及其它高度復(fù)雜的小型應(yīng)用系正在享受不斷增加的普及性，而如此的應(yīng)用則通常會包括可以被用以儲存復(fù)雜之操作系統(tǒng)、多樣之應(yīng)用程序、以及存儲器密集之使用者數(shù)據(jù)之大非揮發(fā)性只讀存儲器，并且，越來越多地是，用于此目的之該電子式可重寫只讀存儲器(EEPROM一電子抹除式可程序化只讀存儲器)甚至是一NAND快閃存儲器，以取代傳統(tǒng)在許多應(yīng)用實(shí)例中所使用的NOR快閃存儲器，而NAND快閃存儲器在市場上之所以成功的原因則是在于，該NAND快閃存儲器的儲存密度比NOR快閃存儲器的儲存密度更高，也因此，每兆字節(jié)(megabyte)的成本亦會較低。
NAND快閃存儲器以及NOR快閃存儲器系于存儲器存方面有顯著的差異一NOR快閃存儲器系會支持字節(jié)或字符等級的任意存取，而一NAND快閃存儲器則是不支持此型態(tài)的隨意存取，所以，在NAND快閃存儲器的例子中，通常該存儲器存取乃會經(jīng)由一雙向8位I/O接口(two-way 8-bit I/O)interface)而間接地進(jìn)行，因此，為了這個目的，此接口乃會被用以將包括一指令陳述(command statement)以及一地址陳述(addressstatement)的一適當(dāng)存取命令傳輸至位在該存儲器里面的指令以及地址緩存器，再者，相對于在該NOR快閃存儲器中的該字節(jié)、或字符等級，在該NAND快閃存儲器的例子中，該讀取存取以及該寫入存取乃會于頁面(page)等級舉行，其中，“頁面”系為在尺寸上介于256字節(jié)以及2048字節(jié)之間、且取決于該NAND快閃存儲器的型態(tài)的一記憶區(qū)域。
不過，NAND快閃存儲器所具有的一個問題卻是，該存取命令，舉例而言，該用于自該NAND快閃存儲器讀取數(shù)據(jù)的讀取命令乃會取決于所使用之NAND快閃存儲器的型態(tài)。
而存取的變化性是很嚴(yán)苛的，特別是，對由于消費(fèi)者之不同需求而與大量之不同型態(tài)NAND快閃存儲器一起操作之如此的系統(tǒng)的制造商而言，因此，該系統(tǒng)乃需要根據(jù)該所使用的型態(tài)而將分別的有效存取命令發(fā)送至該NAND快閃存儲器。
特別地是，當(dāng)一系統(tǒng)開始的時候(開機(jī)程序)，儲存在一NAND快閃存儲器中的信息系有需要能夠在該開機(jī)程序期間能夠自該存儲器被讀取，而在此例子中，于開始期間所執(zhí)行的存取操作則是會被儲存在一“開機(jī)ROM(只讀存儲器)”之中。
再者，為了取得根據(jù)用于所使用之該NAND快閃存儲器的存儲器型態(tài)而為有效的該存取命令，已知的習(xí)慣作法為，要求所使用的該型態(tài)NAND快閃存儲器使用一特殊的命令，而在此例子中，該快閃存儲器乃會輸出一制造商編號(一字節(jié))以及一型態(tài)編號(一字節(jié))，且其中，該型態(tài)編號系編碼有操作電壓，存儲器尺寸，以及存儲器組織。然后，根據(jù)此兩種編號，其即有可能取得該分別的有效存取命令，特別是該讀取命令，不過，此解決方法的一個缺點(diǎn)卻是，具有不兼容性的風(fēng)險(xiǎn)，而在此例子中，首先可想象的是，NAND快閃存儲器的制造商，特別是，新的制造商，并不遵守相關(guān)于該制造商編號以及該型態(tài)編號的規(guī)定，亦即表示，具有對該系統(tǒng)為已知但非為一不正確之制造商編號及/或型態(tài)編號的一存取命令的一存儲器型態(tài)，其并無法為該系統(tǒng)所支持，此外，具有該對系統(tǒng)非為已知之新的制造商編號及/或型態(tài)編號的未來NAND快閃存儲器也無法獲得辨識，更因此無法在不更新系統(tǒng)的情形下獲得支持。
另外，也熟知的是，藉由連接在該處理器芯片上的建構(gòu)接腳而自該NAND快閃存儲器讀取特殊型態(tài)的信息，以依據(jù)此特殊型態(tài)信息而執(zhí)行對于該NAND快閃存儲器的存取，特別是，該讀取存取，而此方法乃特別地被用以辨識用于所使用之該NAND快閃存儲器之該I/O接口的該總線寬度(8或16位)，不過，此解決方案的一個缺點(diǎn)卻是，該讀取乃會相關(guān)于額外的硬件復(fù)雜度。
再者，已知的方法是，不僅提供承載有存取該NAND快閃存儲器所需要之該信息的該NAND快閃存儲器，尚有一額外的只讀存儲器，舉例而言，一專屬EEPROM、或一額外的NOR快閃存儲器，不過，此解決方法的缺點(diǎn)卻是，額外的硬件復(fù)雜度。
特別地是，在一系統(tǒng)開機(jī)程序期間、有關(guān)于一NAND快閃存儲器的讀取方面，其系已知在該NAND快閃存儲器已經(jīng)被重設(shè)后，有一些NAND快閃存儲器乃會在沒有一特殊讀取命令的情形下，輸出一特別之存儲器區(qū)域的數(shù)據(jù)內(nèi)容，而此系為在區(qū)塊0中之頁面0的數(shù)據(jù)內(nèi)容，至于在沒有一特殊讀取命令之情形下的讀取所具有的缺點(diǎn)則是，此方式僅獲得一些少數(shù)型態(tài)之NAND快閃存儲器的支持，此外，該讀取系統(tǒng)也會缺少相關(guān)于一頁面之尺寸的信息項(xiàng)目，此即表示，其并無法在沒有一適當(dāng)之指示的情形下，從該頁面辨識出該連續(xù)讀取之字節(jié)序列的最后字節(jié)，雖然，無可否認(rèn)地，在此狀況下，一般為了指示該最后的字節(jié)，該最后的字節(jié)系會重復(fù)，但是，此指示卻是不可靠的，另外，由于此方法系可以被用于讀取該NAND快閃存儲器的恰一個特別的存儲器區(qū)域，因此，其系不可能讀取該NAND快閃存儲器的任何存儲器區(qū)域、或甚至該整個存儲器內(nèi)容。
而除了相關(guān)于該讀取命令的前述問題之外，也需要在該數(shù)據(jù)的實(shí)際讀取中注意存儲器芯片典型之差異(memory-chip-typical difference)，亦即，在該讀取命令已經(jīng)被輸入之后，舉例而言，在一NAND快閃存儲器之中，由于該讀取系統(tǒng)系需要具有有關(guān)一已經(jīng)被讀取之頁面之尺寸的知識，因此，經(jīng)由該I/O接口所傳遞之該數(shù)據(jù)序列的末端乃可以確實(shí)的受到辨識。

發(fā)明內(nèi)容
因此，本發(fā)明的一個目的即在于載明一種用于大量型態(tài)之存儲器芯片，特別是，大量型態(tài)的NAND快閃存儲器芯片，的彈性存取方法，特別地是，該存取方法乃應(yīng)該加以建構(gòu)地非常地具有彈性，以使得其也可以在不進(jìn)行更新的情形下達(dá)成對未來型態(tài)之存儲器芯片的支持，并且，額外的硬件構(gòu)件也應(yīng)該加以省略，以實(shí)行該存取方法。
本發(fā)明的目標(biāo)也在于載明一相對應(yīng)的存儲器芯片。
而本發(fā)明作為基礎(chǔ)的目的乃是藉由權(quán)利要求1以及15的特征而加以達(dá)成。
在依照權(quán)利要求1用于一存儲器芯片之存取方法的例子中，該存取乃是取決于該存儲器芯片所使用的型態(tài)，在此狀況下，該方法乃會支持存儲器芯片的各種型態(tài)，其中，該名詞存儲器芯片系于申請的上下文中被了解為代表一半導(dǎo)體存儲器。根據(jù)本發(fā)明之該方法，第一數(shù)據(jù)系首先被讀取自包含有用于對該存儲器芯片之存取的一存儲器芯片典型之信息項(xiàng)目的該存儲器芯片，然后，對該存儲器芯片的接續(xù)存取則是利用被包含在該第一數(shù)據(jù)中的該存儲器芯片典型的信息項(xiàng)目而加以執(zhí)行。
本發(fā)明作為基礎(chǔ)的理解系為，特別的第一數(shù)據(jù)亦可以在沒有關(guān)于所使用存儲器之型態(tài)的精確之事的情形下進(jìn)行讀取，相反的，一般而言，在沒有關(guān)于該等存取命令之精確知識的情形下，即使是對該存儲器芯片之或多或少的一些任意存取，舉例而言，對任何數(shù)據(jù)的、或是對當(dāng)系統(tǒng)被起始時之整個存儲器內(nèi)容的讀取，也是不可能的，并且，該第一數(shù)據(jù)的該讀取系可以，舉例而言，藉由該第一數(shù)據(jù)被儲存在一特別適合于此目的、且可以輕易地在即使沒有有關(guān)所使用之存儲器芯片之型態(tài)的精確知識的情形下進(jìn)行存取的一存儲器區(qū)域之中，而被簡化，一旦這些第一數(shù)據(jù)由于已經(jīng)被讀入而為該系統(tǒng)所已知時，則此信息項(xiàng)目就可以被用以存取該存儲器芯片。
本發(fā)明之存取方法不會引起額外的硬件復(fù)雜度，因?yàn)樵摲椒耸窃谲浖幕A(chǔ)進(jìn)行操作，因此，在此狀況下，該方法僅會在儲存該第一數(shù)據(jù)的該存儲器芯片上占用一小的存儲器區(qū)域，并且，該方法也不會造成其它有關(guān)于此的成本。
該存取方法亦會提供的優(yōu)點(diǎn)是，其乃相當(dāng)具有彈性，因此，甚至支持未來型態(tài)的存儲器芯片，此系可以歸因于，特別是，存取所需要之該信息項(xiàng)目系已經(jīng)被保持在該存儲器芯片之上的事實(shí)，因此，對未來型態(tài)的存儲器芯片而言，該信息項(xiàng)目則僅需要在該分別之存儲器芯片上進(jìn)行適應(yīng)，而不需要執(zhí)行在剩余系統(tǒng)中的任何明確更新，舉例而言，利用一更新開機(jī)ROM，因此，該分別之存儲器芯片亦會或多或少提供該更新，所以，在此上下文中，該分法乃省略了一制造商編號以及一型態(tài)邊傲的使用，以及，特別地是，具有不同編號之功能兼容存儲器芯片型態(tài)系可藉此而獲得支持，不會有任何問題，而且，即使是在具有與其它存儲器芯片型態(tài)差異明顯之設(shè)計(jì)的存儲器芯片之上，根據(jù)該發(fā)明之方法也可以在提供有該適當(dāng)之信息項(xiàng)目時被用于存取。
較具優(yōu)勢地是，根據(jù)存取型態(tài)所使用的至少一存取命令乃會取決于存儲器芯片所使用的型態(tài)為何，而被包含在該第一數(shù)據(jù)中之該存儲器芯片典型的信息項(xiàng)目(memory-chip-typical information item)則是會被用以取得該至少一存取命令，且對于該存儲器芯片的真實(shí)存取乃是藉由輸入該至少一存取命令而加以執(zhí)行。本發(fā)明的此較佳實(shí)施例所提供的優(yōu)點(diǎn)是，該至少一存取命令系可以為了多個存儲器芯片型態(tài)而彈性地加以取得。
在此上下文中，該存儲器存取系可藉由恰一個存取命令、或是藉由多個存取命令而加以執(zhí)行，后者的狀況是在進(jìn)行多個存儲器區(qū)域之存取的時候。
在此狀況下，特別是在本發(fā)明之上下文的范圍中，其系可以理解的是，該存儲器芯片典型的信息項(xiàng)目會直接載明該至少一存取信息、或是該至少一存取信息的一部分。
在根據(jù)本發(fā)明之方法的應(yīng)用的一較佳實(shí)例中，該存儲器存取系為第二數(shù)據(jù)自該存儲器芯片的讀取，且該第二數(shù)據(jù)的該讀取系利用用于讀取該第二數(shù)據(jù)的至少一讀取命令而獲得促進(jìn)，并且，此讀取命令乃是經(jīng)由適當(dāng)?shù)慕涌诙c該存儲器進(jìn)行溝通。
此外，特別具有優(yōu)勢的是，該方法系可以相關(guān)于NAND快閃存儲器芯片，而藉由此些，該分別的讀取命令則通常會取決于所使用之NAND快閃存儲器芯片的型態(tài)，目前，NAND快閃存儲器芯片并不具有用于所有制造商所遵守之讀取命令的固定標(biāo)準(zhǔn)，再者，該等存儲器的不同組織系會造成關(guān)于該分別之讀取命令之語法的額外自由，特別地是，對NAND快閃存儲器芯片而言，大的需求量即表示，未來所能預(yù)期之亦會影響該讀取命令之語法的更進(jìn)一步發(fā)展較少。
典型地，對存儲器芯片，特別是，NAND快閃存儲器芯片，為真的是，干至少一讀取命令系包括一指令陳述以及一地址陳述(對每一個個別之讀取命令而言)，在大多數(shù)的NAND快閃存儲器芯片之中，其系有可能利用一個字節(jié)長的指令陳述“00h”而進(jìn)行讀取，而在該應(yīng)用中，該字尾“h”系代表十六進(jìn)制數(shù)字表示法(hexadecimal numerical representation)。
更最近之具有一頁面尺寸2048字節(jié)的NAND快閃存儲器芯片乃會使用長度2字節(jié)的一指令陳述以作為取代，其中，該第一字節(jié)系具有數(shù)值“00hh”，以及該第二字節(jié)系具有數(shù)值“30h”，在此情形下，該讀取命令的該語法則因此為，該地址陳述需要落在該指令陳述的該兩個字節(jié)之間。
在根據(jù)本發(fā)明之該方法之應(yīng)用的一較佳實(shí)例中，該第二數(shù)據(jù)的該讀取系為用于激活一包括該NAND快閃存儲器芯片之系統(tǒng)的一程序的部分。當(dāng)一系統(tǒng)被激活時，在該NAND快閃存儲器芯片中的存儲器內(nèi)容系會被復(fù)制到一RAM(隨機(jī)存取存儲器)芯片，而此乃是必須的，特別是因?yàn)?，在一NAND快閃存儲器芯片的例子中，相比于一RAM，在字節(jié)、或字符等級的隨機(jī)存取是不可能的，此外，相較于一RAM，在一NAND快閃存儲器芯片中的該等存取時間也顯著地更長，另外，當(dāng)開機(jī)程序期間，用于操作該系統(tǒng)的程序命令自該NAND快閃存儲器芯片被復(fù)制到該RAM芯片時，此信息傳遞亦被稱之為編碼復(fù)制格式(code shadowing)，由于一NAND快閃存儲器芯片并不支持XIP(execute in place，芯片內(nèi)執(zhí)行)，也就是說，儲存在該存儲器芯片中之程序命令的執(zhí)行，因此，其系必須要將程序命令重新儲存至“編碼復(fù)制格式”，在此狀況下，除了程序命令之外，其系自然地也有可能傳遞其它數(shù)據(jù)，舉例而言，數(shù)據(jù)檔案，自該NAND快閃存儲器芯片至該RAM芯片的信息傳遞系會允許已經(jīng)讀取自該NAND快閃存儲器芯片、并被寫入該RAM芯片的該等程序命令能夠藉由該系統(tǒng)而加以執(zhí)行。
較具優(yōu)勢地是，在該用于讀取該第一數(shù)據(jù)的讀取命令中的該地址陳述系為一零的序列，而此序列則為，特別的，一包括3至5個皆具有數(shù)值零之字節(jié)的字節(jié)序列，此所提供優(yōu)點(diǎn)系為，該第一數(shù)據(jù)系可以比該第二數(shù)據(jù)更輕易地進(jìn)行讀取，甚至是在該系統(tǒng)不知道NAND快閃存儲器所使用之型態(tài)的情形下，而如此的理由是，此地址陳述乃是被用以在該NAND快閃存儲器芯片上尋址一存儲器區(qū)域，以與其它的存儲器區(qū)域進(jìn)行區(qū)別，再者，此所可以歸因之事實(shí)系為，一可以利用一包含具有數(shù)值零之多個字節(jié)的序列而進(jìn)行尋址的存儲器區(qū)域通常系存在于所有目前的NAND快閃存儲器型態(tài)，且僅字節(jié)的數(shù)量會在該等各式NAND快閃存儲器型態(tài)(目前介于3至5個字節(jié)之間)中變化，然而，正如之后會詳細(xì)敘述的，其系有可能厘清在相關(guān)于此自由程度之語法中缺乏明確性的情形。
較具優(yōu)勢的狀況是，該第一數(shù)據(jù)若是被儲存在該NAND快閃存儲器芯片的該第一頁面之中的時候，其中，此頁面乃是藉由數(shù)字0作為代表，并且系位在該NAND快閃存儲器芯片的區(qū)塊0之中，而正如上述的，此存儲器區(qū)域乃是利用一具有數(shù)值零的序列而加以尋址，另外，區(qū)塊0不同于所有目前NAND快閃存儲器型態(tài)中之其它區(qū)塊的地方系在于，該半導(dǎo)體制造商會避免對于此區(qū)塊的儲存錯誤，所以，此區(qū)塊無法為“無效”、或是“壞的”區(qū)塊，而此所提供優(yōu)點(diǎn)則是，因?yàn)椴豢赡茉跊]有關(guān)于該頁面之尺寸的情形下存取該適當(dāng)?shù)腻e誤指示信息，亦被稱之為EEC(error correction code，錯誤校正碼)信息，因此，錯誤偵測、或是錯誤校正是會發(fā)生問題的，而如此的理由則是，該EEC信息系位在一頁面的正常存儲器區(qū)域的外面，亦即，在該頁面尺寸所決定之一頁面區(qū)域的外面，在本應(yīng)用的上下文范圍中，此存儲器區(qū)域系被稱之為，一額外的存儲器區(qū)域，并且，為了利用上述的優(yōu)點(diǎn)，其系亦可以理解的是，在本發(fā)明之上下文范圍內(nèi)，在此并不必要為頁面0的情形下，該第一數(shù)據(jù)被儲存在區(qū)塊0的任何頁面之中，所以，在此例子中也是一樣，其將會有可能確保該第一數(shù)據(jù)可以在沒有錯誤偵測、或錯誤校正的情形下進(jìn)行讀取以及評估。
較具優(yōu)勢的情況是，若該第一數(shù)據(jù)所需的存儲器尺寸沒有超過一特別存儲器尺寸的時候。因此，該方法系可以支持所有、或是大多數(shù)的NAND快閃存儲器型態(tài)，因?yàn)樵摰谝粩?shù)據(jù)所需的存儲器尺寸不應(yīng)該比來自本發(fā)明之方法所支持之該NAND快閃存儲器型態(tài)的最小頁面尺寸更大，若是該第一數(shù)據(jù)的該存儲器尺寸并沒有超過該當(dāng)前最小頁面尺寸256字節(jié)時，則一般而言，該第一數(shù)據(jù)系可以讀取自任何型態(tài)的NAND快閃存儲器，或者，二者擇一地，若是該第一數(shù)據(jù)的該存儲器尺寸未超過該頁面尺寸512字節(jié)時，則該第一數(shù)據(jù)系可以讀取自具有一頁面尺寸為512字節(jié)或更多的任何型態(tài)NAND快閃存儲器，而此陳述在應(yīng)用于具有一最大值為1024個字節(jié)、或是2048個字節(jié)之存儲器尺寸的該第一數(shù)據(jù)時，也是類似的情形。
較具優(yōu)勢地是，該第一數(shù)據(jù)系包括相關(guān)于該所使用之NAND快閃存儲器芯片之存儲器組織的信息，其中，該信息系可以特別地相關(guān)于一頁面的尺寸，相關(guān)于每個區(qū)塊的頁面數(shù)量，或是相關(guān)于在該NAND快閃存儲器芯片之中的區(qū)塊數(shù)量，此外，也是可以儲存相關(guān)于在該NAND快閃存儲器芯片中之頁面數(shù)量的信息，而利用這些陳述，其即有可能得出有關(guān)該讀取命令之該語法的推論，舉例而言，具有一頁面尺寸為2048個字節(jié)之NAND快閃存儲器芯片通常會使用2個字節(jié)來作為指令陳述，而在本應(yīng)用的上下文范圍中，該頁面尺寸則是被了解為代表一頁面除了該額外存儲器區(qū)域之外的正常存儲器區(qū)域，并且，在本應(yīng)用中關(guān)聯(lián)于該頁面尺寸所做的敘述系亦可以以相似的方式而轉(zhuǎn)移至一相關(guān)于該頁面的該尺寸、但亦會考慮到該額外存儲器區(qū)域的陳述。
較具優(yōu)勢地是，該第一數(shù)據(jù)系包括該用于讀取該第二數(shù)據(jù)之至少一讀取命令的一或多個參數(shù)數(shù)值，而一個適當(dāng)?shù)膮⒖紨?shù)值系為，特別是，用于讀取的該有效指令陳述，也就是說，該指令陳述是否包括該字節(jié)“00h”、或該字節(jié)“00h”以及“30h”，舉例而言，再者，在此上下文中，該指令陳述的第二字節(jié)系亦可以代表一分開的參數(shù)數(shù)值，分開自該第一字節(jié)的該參數(shù)數(shù)值，所以，在此狀況下，若是該分別的存儲器芯片并不需要用于該指令陳述的一第二字節(jié)時，則此參數(shù)數(shù)值乃會被設(shè)定為一固定的數(shù)值，或者，二者擇一地，該第一數(shù)據(jù)也可以包括該指令陳述的位組長度，此外，該所提供的參數(shù)數(shù)值可以是一列陳述的長度及/或一行陳述的長度，特別地是，分別的字節(jié)、或位數(shù)量，在此上下文中，該列陳述及該行陳述系為該地址陳述的部分，該列陳述系表示，其需要從一頁面的哪一個位開始起始該讀取程序，該行陳述則會決定數(shù)據(jù)需要從哪一個頁面開始進(jìn)行讀取，而根據(jù)每一頁的字節(jié)數(shù)量、或是根據(jù)在該存儲器芯片中之頁面的數(shù)量，該分別的陳述系可以為較長或較短，舉例而言，該列陳述可以具有一2個字節(jié)的長度，以及該行陳述系可具有一3個字節(jié)的長度，此外，利用該等參數(shù)數(shù)值，該讀取單元系可以產(chǎn)生讀取命令，并且，可以將它們輸入該存儲器芯片之中，此即表示，任何頁面皆可以被讀取。
依照于此的一替代實(shí)施例，該第一數(shù)據(jù)系會包括該至少一讀取命令，特別地是，一讀取命令列表，若是適當(dāng)?shù)脑挘部梢蕴峁?，該第一?shù)據(jù)包含該至少一讀取命令的該地址陳述，特別地是，來自多個讀取命令中的一地址陳述列表，而此實(shí)踐則是對開機(jī)程序特別的具有優(yōu)勢，再者，利用已經(jīng)包含該等必要讀取命令、或地址陳述的該第一數(shù)據(jù)，其系有可能自該存儲器芯片讀取相關(guān)于該開機(jī)程序的內(nèi)容，并且將其復(fù)制到該RAM儲存，在此上下文中，該讀取程序的控制乃是藉由該NAND快閃存儲器芯片而或多或少加以進(jìn)行，因?yàn)樵撟x取單元僅會將該等用于讀取該NAND快閃存儲器芯片的命令輸入進(jìn)入該存儲器芯片之中，而在此替代的實(shí)施例中，則可以加以提供為，該第一數(shù)據(jù)未完全地兼容于該有效命令語法，舉例而言，在該第一數(shù)據(jù)中的該指令陳述并不需要每一頁面皆加以重復(fù)、或是，其系亦有可能在該第一數(shù)據(jù)中整個省掉此陳述。
除了上述的該信息之外，該第一數(shù)據(jù)系亦可以包含未直接相關(guān)于對該NAND快閃存儲器芯片之存取的信息，因?yàn)檫@些第一數(shù)據(jù)可以輕易地進(jìn)行存取，所以，為此，允許該系統(tǒng)在該開機(jī)程序期間實(shí)時之個別化組織的信息是適合的，特別地是，另一方面，若是該適當(dāng)?shù)男畔⑾涤谠撻_機(jī)ROM中為可長久獲得時，則該系統(tǒng)在該開機(jī)程序期間之實(shí)時個別化組織即不可能。
較具優(yōu)勢地是，該第一數(shù)據(jù)乃是藉由一用于讀取待讀入該存儲器芯片之該第一數(shù)據(jù)的讀取命令而自該存儲器芯片進(jìn)行讀取，且該讀取命令乃是選自多個可能讀取命令，在此上下文中，這些讀取命令的每一個系對一不同型態(tài)之NAND快閃存儲器芯片為有效，另外，多個可能讀取命令系可以藉由用于讀取該第一數(shù)據(jù)目的的該讀取單元而連續(xù)地進(jìn)行試驗(yàn)，而為了讀取在一NAND快閃存儲器之區(qū)塊0中的頁面0，系已知恰有用于該讀取命令的四個不同的型態(tài)特有之選擇，再者，為了辨識具有目前所使用之讀取命令之讀取是否已經(jīng)成功，一以此為特征的信息項(xiàng)目系會選擇性地被讀取自該NAND快閃存儲器芯片，特別地是，該NAND快閃存儲器芯片之在若發(fā)生成功數(shù)據(jù)輸出時的數(shù)據(jù)輸出之前、會至少短暫地改變其數(shù)值的Read/Busy輸出值系適合于此，所以，在此狀況下，該信息項(xiàng)目的該明確讀取，舉例而言，該Read/Busy輸出的數(shù)值，于本發(fā)明的上下文范圍內(nèi)并非為必須，因而使得該讀取單元可以辨識具有該當(dāng)前所選擇之讀取命令的讀取之成功與否，另外，其系亦有可能從該NAND快閃存儲器之該數(shù)據(jù)輸出的行為，也就是說，該I/O接口的行為，估計(jì)該存取的成功。
作為該前述用于讀取該第一數(shù)據(jù)之實(shí)踐的一替代方案，亦可以加以提供為，一用于讀取該第一數(shù)據(jù)的讀取命令被讀取進(jìn)入該存儲器芯片之中，且其中，該讀取命令的一末端部分不受到該NAND快閃存儲器芯片的評估，而此系為該讀取命令在比該用于該所使用之NAND快閃存儲器芯片之特有讀取命令更長時的例子，此即表示，該存儲器芯片忽略了超過該特有讀取命令的該命令部分，并且將剩余的部分辨識為一有效讀取命令，所以，為了這個目的，該所選擇的讀取命令系可以被選擇為其會對應(yīng)于最長的可能讀取命令，此外，為了讀取在區(qū)塊0中的頁面0，此型態(tài)的一讀取命令則是可以包括該指令陳述的該第二個字節(jié)、或是具有相關(guān)于該地址陳述之該數(shù)值零的該最長可能字節(jié)序列。
而依照權(quán)利要求15的存儲器芯片的特征則是在于，其系具有用于實(shí)行寫入其之根據(jù)本發(fā)明的方法的第一數(shù)據(jù)，特別地是，該存儲器芯片系為一NAND快閃存儲器芯片。


本發(fā)明系于之后以圖式做為參考、并利用一示范性實(shí)施例而而進(jìn)行更詳細(xì)的解釋，其中圖1其系顯示以習(xí)知技術(shù)作為基礎(chǔ)之一NAND快閃存儲器的存儲器組織的一實(shí)例；圖2其系顯示當(dāng)自一NAND快閃存儲器讀取數(shù)據(jù)時之尋址的一簡化舉例說明；圖3其系顯示用于讀取一NAND快閃存儲器芯片的一示范性信號圖式；圖4其系顯示依照本發(fā)明，當(dāng)一系統(tǒng)開始時，系統(tǒng)構(gòu)件之相互影響的一舉例說明；以及圖5其系顯示用于讀取存取信息項(xiàng)目之一演算式的一流程圖。
具體實(shí)施例方式
圖1系顯示以習(xí)知技術(shù)作為基礎(chǔ)之一NAND快閃存儲器芯片7之存儲器組織的一實(shí)例。該存儲器芯片7系包括一存儲器數(shù)組1，且系被分開成為多個區(qū)塊2，而每一個區(qū)塊則是包括多個頁面。在所呈現(xiàn)的例子中，該存儲器數(shù)組1系被分開成為2048個區(qū)塊，其中，每一個區(qū)塊依次系包括64個頁面，此即表示，該存儲器數(shù)組1包含了一共131072個頁面，而每一個頁面乃包括多個字節(jié)，且在每一頁面中的總字節(jié)數(shù)5乃會被分開成為一正常存儲器區(qū)域3以及一額外存儲器區(qū)域4，而其中，該額外存儲器區(qū)域4則是被用于錯誤校正，在所呈現(xiàn)的例子中，一頁面的該正常記憶區(qū)域3系會包括2048個字節(jié)，以及該額外區(qū)域4則是包括64個字節(jié)，此外，該NAND快閃存儲器芯片7包含一具有一頁面之尺寸的數(shù)據(jù)緩存器6，而此乃會被連接至該存儲器數(shù)組1，并且，正如所提及的，在一NAND快閃存儲器中的讀取以及寫入存取操作乃是以頁面等級來實(shí)行，而僅該抹儲存取操作是以區(qū)塊等級來實(shí)行，如在一讀取存取操作的例子中，待讀取自一頁面的數(shù)據(jù)乃會自該存儲器數(shù)組1而讀入該數(shù)據(jù)緩存器6，并且，接著系可以經(jīng)由一并行接口8而被輸出，其中，該并行接口8系為一雙向接口，且通常系包括8個I/O連接，I/O 1至I/O 8，不過，在一些NAND快閃型態(tài)中，該并行接口8乃會具有16個平行連接，如在一讀取存取的例子中，此接口8乃會被并以同時讀取數(shù)據(jù)以及將該讀取命令傳遞至該存儲器芯片，目前，在市面上乃可以獲得大量不同型態(tài)的NAND快閃存儲器芯片，而這些芯片則是不同在它們于一個頁面之尺寸(256、512、或2048)，一個區(qū)塊之尺寸(8KB、16KB、128KB)，以及該存儲器的整個尺寸(4MB至256MB)方面的差異。
圖2系顯示當(dāng)自該存儲器數(shù)組1讀取數(shù)據(jù)時，有關(guān)尋址的一簡化舉例說明。此尋址系藉由陳述待讀取之頁面N，以及藉由陳述“列(column)”M而加以執(zhí)行，在此例子中，該列陳述M系表示，頁面N的哪一個字節(jié)M需要自頁面N而經(jīng)由該接口8被輸出。
圖3系顯示用于一NAND快閃存儲器芯片之該讀取的一示范性信號圖式，在此上下文中，下部的圖式乃顯示在具有平行位線路I/O 1至I/O 8之該I/O接口8上的信號曲線，首先，一讀取命令14系經(jīng)由該等平行位線路I/O 1至I/O 8而被讀入該存儲器芯片7之中，其中，一典型的讀取命令14系包含一指令陳述10以及一地址陳述11，并且，依據(jù)存儲器型態(tài)，該指令陳述系會包括一或二個字節(jié)，通常，具有一頁面尺寸為2048以及更多個字節(jié)的存儲器系會使用兩個字節(jié)(例如，00h以及30h)作為指令陳述，反之，具有一小頁面尺寸之存儲器則通常會使用一個字節(jié)(例如，00h)，在所呈現(xiàn)的例子中，兩個字節(jié)，亦即，具有數(shù)值00h之字節(jié)12以及具有數(shù)值30h的字節(jié)13，乃會被用于讀取該數(shù)據(jù)，再者，該地址陳述11系會包含該列字節(jié)(列陳述)的該陳述M以及該待讀取之頁面的該陳述N(行陳述)，在圖3所顯示的實(shí)例中，該陳述M以及該陳述N系分別包括2個以及3個字節(jié)，此即表示，總共有5個字節(jié)用于該地址陳述，在此狀況下，一般而言，并不是一字節(jié)之該等位線路I/O 1至I/O 8的所有位皆會被使用于該列陳述，以及該行陳述N，若是位未被使用時，則它們就應(yīng)該被設(shè)定為邏輯低等級，且根據(jù)存儲器組織，該地址陳述的長度系可以介于3至5個字節(jié)織之間，此外，除了上述該簡單的讀取命令之外，一些存儲器型態(tài)系亦會具有會于讀取期間支持于該頁面范圍內(nèi)之一偏移(offset)的一、或多個延伸讀取命令。
該地址陳述11以及該指令陳述12系會被讀入位在該存儲器之中的該地址緩存器、或是指令緩存器，并且，系更會在該緩存器之中進(jìn)行更進(jìn)一步的處理，此即表示，所選擇之頁面乃會被復(fù)制到該數(shù)據(jù)緩存器6之中，而此程序則是藉由在來自該讀取單元之信號R/B中的狀態(tài)改變而加以表示，其中，該信號R/B(Read/Busy)乃是表示該NAND快閃存儲器芯片的狀態(tài)，若是此信號系具有該數(shù)字低數(shù)值時，則這就表示，該存儲器數(shù)組1正在進(jìn)行存取，而當(dāng)該信號回復(fù)到該數(shù)字高數(shù)值時，就表示該對于該存儲器數(shù)組41的存取已經(jīng)完成，亦即，該待讀取數(shù)據(jù)系可以在用于經(jīng)由該等位線路I/O 1至I/O 8而輸出的該數(shù)據(jù)緩存器6中加以取得，接著，該待讀取數(shù)據(jù)即會作為連續(xù)數(shù)據(jù)字節(jié)15而經(jīng)由該等位線I/O 1至I/O 8進(jìn)行輸出，在一些型態(tài)的芯片中，輸出系可以在字符等級舉行，以取代字節(jié)等級。
圖4系顯示當(dāng)一系統(tǒng)22被啟始時，系統(tǒng)構(gòu)件的相互影響，其中，該NAND快閃存儲器芯片7系依照本發(fā)明之方法而進(jìn)行存取，該系統(tǒng)22系可以是一“嵌入式系統(tǒng)”，舉例而言，上級技術(shù)系統(tǒng)(superordinate technical system)的一整數(shù)部分，而在圖1至圖4中被提供以相同參考符號之圖形部分則是會彼此相對應(yīng)，當(dāng)該系統(tǒng)22被啟始時，一處理器21乃會自一開機(jī)ROM 23讀取程序命令，在該開機(jī)期間的一特定時間時，程序命令及/或其它數(shù)據(jù)系需要藉由該處理器21并經(jīng)由該I/O接口8而讀取自該NAND快閃存儲器芯片7，以及需要經(jīng)由該接口25而被傳遞至一DRAM存儲器芯片24，此讀取程序乃是藉由在該開機(jī)ROM 23中的該等程序命令而加以起始，在此狀況下，在該開機(jī)ROM 23中的該等程序命令系應(yīng)該要支持大量不同的NAND快閃存儲器芯片型態(tài)，而通常，該等程序命令來自該NAND快閃存儲器芯片7的傳遞是必須的，因?yàn)?，正如已?jīng)提及的，該NAND快閃存儲器芯片7并不支持儲存在該存儲器芯片中之程序命令的執(zhí)行，亦稱之為XIP，并且，甚至在該開機(jī)程序期間有規(guī)定要將該NAND快閃存儲器芯片7的整個記憶內(nèi)容傳遞至該DRAM存儲器芯片24。
對該NAND快閃存儲器芯片7的該讀取存取而言，該處理器21系需要知道有效之存儲器型態(tài)特有的讀取命令，所以，為了這個目的，該NAND快閃存儲器芯片7乃會在區(qū)塊0的頁面0中儲存一存儲器型態(tài)特有的存取信息項(xiàng)目，并且，為了讀取此存取信息項(xiàng)目，該有效讀取命令26系會經(jīng)由該接口8而被輸入該NAND快閃存儲器芯片7之中，接著，該存取信息項(xiàng)目27乃會經(jīng)由該接口而被傳遞至該處理器21，其中，該存取信息項(xiàng)目27系可以包括相關(guān)于該存儲器之組織，舉例而言，一頁面之尺寸，每個區(qū)塊之頁面數(shù)量，及/或在該NAND快閃存儲器芯片中之區(qū)塊數(shù)量，的陳述，此外，該存取信息項(xiàng)目系可以包括該存儲器芯片特有之讀取命令的一、或多個參數(shù)數(shù)值，舉例而言，該用于讀取的指令陳述，另外，其系亦可以包含用于該地址陳述的參數(shù)，例如，該列陳述的該位組長度，及/或該行陳述的該位組長度，或者，二者擇一地，該存取信息項(xiàng)目系亦可以包含一讀取命令，一讀取命令列表，或是直接該讀取指令或該等讀取命令的基礎(chǔ)部分，因此，該存取信息項(xiàng)目系會包含用于在該NAND快閃存儲器7中存取其它頁面的必要信息。
為了能夠在該開機(jī)期間存取于該NAND快閃存儲器7中之任何頁面，該開機(jī)ROM系需要支持不正確區(qū)塊的錯誤偵測，但若是不能的話，則在該存取信息項(xiàng)目的基礎(chǔ)上，將僅應(yīng)該會有來自該區(qū)塊0的其它頁面會于該開機(jī)程序期間受到存取，并且，利用該存取信息項(xiàng)目27，其即有可能取得用于讀取該NAND快閃存儲器7之一或多個頁面的一或多個讀取命令28，且該等讀取命令乃會被輸入該NAND快閃存儲器芯片7之中，所以，在此基礎(chǔ)之上，程序命令及/或其它數(shù)據(jù)29系會自該NAND快閃存儲器芯片7被讀取，并且會經(jīng)由該接口8而被向前遞送至該處理器21，然后，這些數(shù)據(jù)29即可以被寫入該DRAM芯片24。
圖5系顯示一用于自該NAND快閃存儲器7中之區(qū)塊0的頁面0中讀取該存取信息項(xiàng)目27的演算式的一流程圖，而該演算式乃是以藉由該處理器21而自多個可能讀取命令中被連續(xù)試驗(yàn)的讀取命令作為基礎(chǔ)，以讀取該存取信息項(xiàng)目27，然后，為了讀取在任何NAND快閃存儲器7中之區(qū)塊0的頁面0，至少四個不同的讀取命令是可理解的。首先，當(dāng)該系統(tǒng)22被啟始時，系會加以執(zhí)行無關(guān)于對該NAND快閃存儲器芯片7之一存取操作的多個程序30，在步驟31中，該變量n系被設(shè)定為該數(shù)值3，在此狀況下，該變量n系代表在該已采用之讀取命令26的該地址陳述之中的字節(jié)數(shù)量，在步驟32中，該NAND快閃存儲器芯片7系首先會利用一重設(shè)操作而加以重設(shè)，接著，形式為“00h 00h 00h 00h”、且長度為4個字節(jié)的一讀取命令系會經(jīng)由該接口8而加以讀入該NAND快閃存儲器芯片7，在此上下文中，第一字節(jié)系相關(guān)于該指令陳述，以及該第三字節(jié)系相關(guān)于該地址陳述，然后，測試33系會檢查該輸出R/B是否會執(zhí)行一邏輯信號改變，若是不是的話，則該變量n會在步驟34中被增加至4，然后，步驟32會再重復(fù)，不過，現(xiàn)在，該讀取命令所具有的形式會是“00h 00h 00h 00h 00h”，接著，該試驗(yàn)33會檢查該輸出R/B是否會對此讀取命令有所反應(yīng)，若是不是的話，則依照步驟34之對于恰具有一指令字節(jié)之讀取命令的充分檢驗(yàn)將不會繼續(xù)，在步驟35中，n系會加以設(shè)定為數(shù)值4，在步驟36中，該NAND快閃存儲器芯片7首先會利用一重設(shè)操作而進(jìn)行重設(shè)，接下來，形式為“00h00h 00h 00h 00h 30h”、且長度為6個字節(jié)的一讀取命令系會經(jīng)由該接口8而加以讀入該NAND快閃存儲器芯片7，在此上下文中，該第一以及最后一個字節(jié)系會相關(guān)于該指令陳述，以及剩余的四個字節(jié)系會相關(guān)于該地址陳述，然后，測試37系會檢查該輸出R/B是否會對此讀取命令有所反應(yīng)，若是不是的話，則該變量n就會在步驟38中加以設(shè)定為5，在步驟36中，形式為“00h 00h 00h 00h 00h 00h 30h”、且長度為7個字節(jié)的一讀取命令系會經(jīng)由該接口8而加以讀入該NAND快閃存儲器芯片7，若是該輸出R/B并不對此讀取命令有所反應(yīng)時，則必定具有一錯誤39，若是另一方面，一邏輯信號改變系在該演算式期間、于該輸出R/B進(jìn)行偵測，則該存取信息項(xiàng)目即可以在步驟40中自區(qū)塊0的頁面0進(jìn)行讀取，在步驟41中，一決定該存取信息項(xiàng)目是否為有效的檢查系會加以執(zhí)行，而若是不為有效時，則必定具有一錯誤39，否則，該開機(jī)程序即會繼續(xù)，而無論何時，只要沒有存取信息項(xiàng)目被儲存在該NAND快閃存儲器芯片7之上，該所使用的NAND快閃存儲器芯片7不被該方法所支持、或是該存取信息項(xiàng)目具有一數(shù)據(jù)錯誤時，就會出現(xiàn)一錯誤39。
作為在圖5中所顯示之該演算式的一替代方案，頁面0系可以藉由直接選擇該讀取命令而讀取自區(qū)塊0，因而使得只要有可能時，其就會包括一字節(jié)序列，并且，對大量的存儲器芯片型態(tài)而言，若是該命令的該有效長度超過的話，則該讀取命令的末端部分并不會進(jìn)行評估，此即表示，該剩余的部分系被辨識為一有效讀取命令，若是該讀取命令系加以選擇而為“00h 00h 00h 00h 00h 00h 30h”，舉例而言，則其系可以依據(jù)該存儲器型態(tài)而被解釋為有效命令序列“00h 00h 00h 00h”，為有效序列“00h 00h00h 00h 00h”，或是為有效序列“00h 00h 00h 00h 00h 00h 30h”。
若是，相對的，該讀取命令系加以選擇為“00h 00h 00h 00h 00h 30h”，則其系可以依據(jù)該存儲器型態(tài)而被解釋為有效命令序列“00h 00h 00h00h”，為有效序列“00h 00h 00h 00h 00h”，或是為有效序列“00h 00h 00h00h 00h 30h”。因此，在兩個例子中，三個讀取命令皆受到支持。
權(quán)利要求
1.一種用于一存儲器芯片(7)的存取方法，其中，該存取乃是取決于所使用的存儲器芯片(7)的型態(tài)，并且各種存儲器芯片型態(tài)都可獲得支持，該方法包括下列步驟a)自包含有用于對該存儲器芯片的該存取的一存儲器芯片典型信息項(xiàng)目的該存儲器芯片(7)讀取第一數(shù)據(jù)(27)；以及b)利用包含在該第一數(shù)據(jù)(27)中的該存儲器芯片典型信息項(xiàng)目而對該存儲器芯片(7)進(jìn)行存取。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，根據(jù)存取型態(tài)所使用的至少一存取命令(28)乃是取決于所使用的存儲器芯片(7)的型態(tài)，以及在于，該方法步驟b)包括下列步驟b1)該至少一存取命令(28)乃是利用包含在該第一數(shù)據(jù)(27)中的該存儲器芯片典型信息項(xiàng)目而取得；以及b2)該存儲器芯片(7)乃是藉由輸入該至少一存取命令(28)而進(jìn)行存取。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，該存取乃是自該存儲器芯片的第二數(shù)據(jù)(29)讀取，以及該至少一存取命令乃是用于讀取該第二數(shù)據(jù)(29)的至少一讀取命令(28)。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，該存儲器芯片乃是一NAND快閃存儲器芯片(7)，以及該用于讀取該第二數(shù)據(jù)(29)的至少一讀取命令(28)乃是取決于用來儲存該第二數(shù)據(jù)(29)的NAND快閃存儲器芯片(7)的型態(tài)。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，該至少一讀取命令(28，14)包括有一分別的指令陳述(10)以及一地址陳述(11)。
6.根據(jù)權(quán)利要求4以及5其中之一所述的方法，其特征在于，該第二數(shù)據(jù)(29)的該讀取乃是用于激活、或開機(jī)一個包括該NAND快閃存儲器芯片(7)的系統(tǒng)(22)的程序的部分。
7.根據(jù)權(quán)利要求5以及6其中之一所述的方法，其特征在于，在該用于讀取該第一數(shù)據(jù)(27)的該讀取命令中的該地址陳述(11)乃是一零的序列，特別是，一包括3至5個皆具有數(shù)值零的字節(jié)的字節(jié)序列。
8.根據(jù)權(quán)利要求4至7其中之一所述的方法，其特征在于，該第一數(shù)據(jù)(27)乃是儲存在該NAND快閃存儲器芯片(7)的區(qū)塊0中，特別是在區(qū)塊0的頁面0中。
9.根據(jù)權(quán)利要求4至8其中之一所述的方法，其特征在于，用于該第一數(shù)據(jù)(27)的所需存儲器尺寸并不會超過一特別的存儲器尺寸，特別是256個字節(jié)、或者二者擇一地，512個字節(jié)。
10.根據(jù)權(quán)利要求4至9其中之一所述的方法，其特征在于，該第一數(shù)據(jù)(27)包括有關(guān)該NAND快閃存儲器芯片(7)的存儲器組織的信息，特別是，一頁面的尺寸(3，5)；及/或每個區(qū)塊(2)的頁面數(shù)量；及/或在該NAND快閃存儲器芯片(7)中的區(qū)塊(2)的數(shù)量。
11.根據(jù)權(quán)利要求4至10其中之一所述的方法，其特征在于，該第一數(shù)據(jù)包括該用于讀取該第二數(shù)據(jù)該至少一讀取命令的一或多個參數(shù)數(shù)值，其中所述第一數(shù)據(jù)可能包含，特別是，該指令陳述(10)、或該指令陳述的部分；及/或作為該地址陳述(11)的部分的一列陳述(M)的長度，特別是字節(jié)或位的數(shù)量；及/或作為該地址陳述(11)的部分的一行陳述(N)的長度，特別是字節(jié)或位的數(shù)量。
12.根據(jù)權(quán)利要求4至10其中之一所述的方法，其特征在于，該第一數(shù)據(jù)(27)包括用于讀取該第二數(shù)據(jù)(29)的該至少一讀取命令(28)，特別是，一讀取命令列表；或可能為在該至少一讀取命令中的該地址陳述，特別是，在多個讀取命令中的一地址陳述列表。
13.根據(jù)權(quán)利要求4至12其中之一所述的方法，其特征在于，該方法步驟a)包括下列步驟一用于讀取該第一數(shù)據(jù)的讀取命令乃是一輸入，其中，該讀取命令乃是選自多個讀取命令，并且，這些讀取命令的每一個皆對一不同型態(tài)的NAND快閃存儲器芯片為有效；以及一信息項(xiàng)目乃是讀取自該NAND快閃存儲器芯片，特別是該NAND快閃存儲器芯片的Read/Busy輸出(R/B)的數(shù)值，且該信息項(xiàng)目乃是成功讀取特征。
14.根據(jù)權(quán)利要求4至13其中之一所述的方法，其特征在于，該方法步驟a)包括下列步驟一用于讀取該第一數(shù)據(jù)的讀取命令乃是一輸入，其中，該讀取命令的末端部分并未受到該NAND快閃存儲器芯片的評估。
15.一種存儲器芯片(7)，其具有用于實(shí)行根據(jù)權(quán)利要求1至14其一所述的方法而對其進(jìn)行寫入的第一數(shù)據(jù)(27)。
全文摘要
在一種用于一存儲器芯片(7)，特別是一NAND快閃存儲器芯片的存取方法中，該存儲器存取乃是取決于該存儲器芯片所使用的型態(tài)。在此狀況下，該方法乃意欲于支持各種的存儲器芯片型態(tài)。根據(jù)本發(fā)明的該方法，乃是先自包含有用于對該存儲器芯片(7)存取的一存儲器芯片典型信息項(xiàng)目的該存儲器芯片(7)中讀取數(shù)據(jù)(27)，然后，對于該存儲器芯片的接續(xù)存取則是利用被包含在該數(shù)據(jù)(27)中的該存儲器芯片典型信息項(xiàng)目而執(zhí)行。
文檔編號G11C11/34GK1674160SQ20051005908
公開日2005年9月28日 申請日期2005年3月18日 優(yōu)先權(quán)日2004年3月18日
發(fā)明者E·德夫斯, U·希德布蘭德 申請人:因芬尼昂技術(shù)股份公司