專利名稱：用于無接觸和有接觸工作的數(shù)據(jù)載體的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)載體，該數(shù)據(jù)載體具有第一邏輯電路，以及具有通過無接觸接口與第一邏輯電路相連的線圈，其中，無接觸接口從線圈的感應(yīng)信號中至少獲得一個供電直流電壓、一個時鐘信號和一個與感應(yīng)信號的調(diào)制相對應(yīng)的數(shù)據(jù)信號，該載體還具有若干與第一邏輯電路相連的接點，以便接收至少一個供電電壓、一個時鐘信號和一個數(shù)據(jù)信號，其中，供電電壓接點通過一個開關(guān)元件與第一邏輯電路相連。
這種數(shù)據(jù)載體從公開的WO 96/38814中可得知。在該文中，數(shù)據(jù)載體作為芯片卡，準確地說是作為組合芯片卡的形式構(gòu)成。但本發(fā)明的數(shù)據(jù)載體還可用其它的外殼形狀來實現(xiàn)。在已知的數(shù)據(jù)載體上，供電電壓接點和邏輯電路之間按照極性安裝了一個二極管，使得對于無接觸接口中的整流器，其同樣也與邏輯電路的相同輸出端相連的輸出端上的供電直流電壓不會穿透到接點上。
這樣的二極管一方面需要一定的最小值電壓使其完全導通，另一方面，該二極管在低供電電壓工作時，其正向?qū)〞a(chǎn)生有干擾影響的電壓降。
另外，DE 195 31 372 A1也公開了一種芯片卡，該芯片卡不僅適用于無接觸，而且也適于有接觸的工作。對此，設(shè)置了一個開關(guān)，該開關(guān)只根據(jù)微處理器的控制信號狀態(tài)使位于供電接點上的電壓連通到存儲器上。然而，在這種芯片卡中，通過這種開關(guān)也從無接觸接口處阻止了微處理器的工作。
本發(fā)明的任務(wù)是，按如下方法來擴展所述類型的數(shù)據(jù)載體，即一方面不使線圈內(nèi)的感應(yīng)電壓連接到供電電壓接點上，另一方面，對此起作用的阻斷元件在正向工作時不會使額定電壓產(chǎn)生電壓降。此外，對于尤其用微處理器構(gòu)成的第一邏輯電路，對其在電路技術(shù)上可保證具有相同的存取權(quán)。
該任務(wù)將通過以下方法解決，即構(gòu)成的開關(guān)元件是可以控制的，以及第二邏輯電路在輸入側(cè)與時鐘信號接點相連接，在輸出側(cè)與開關(guān)元件的控制輸入端相連接。
可控開關(guān)元件在集成電路技術(shù)中大多以晶體管構(gòu)成，并且只具有很小的導通電阻，這樣，當數(shù)據(jù)載體通過接點工作時，在此開關(guān)元件上的電壓降可忽略不計。此外，很小的電壓降可允許利用很小的供電電壓。按照本發(fā)明的方法，時鐘信號的存在對開關(guān)元件的導通來說是必需的。于是，設(shè)置了第二邏輯電路，以便確定時鐘信號的存在和相應(yīng)地控制該開關(guān)元件。
按照本發(fā)明的優(yōu)選形式，第二邏輯電路既可以采取自供電的形式，也即自己從時鐘信號獲得其供電電壓，也可以被連接到供電電壓上。
將時鐘信號作為把供電電壓接通到第一邏輯電路上的判據(jù)，這樣有個優(yōu)點，即時鐘信號存在的這個前提是必需的，因為即使存在供電電壓，第一邏輯電路若沒有時鐘信號也不能工作。于是，按照優(yōu)選方法，考慮將一個必需的信號作為開關(guān)條件。
無接觸工作通常需要一個供電電壓調(diào)節(jié)器，因為數(shù)據(jù)載體的工作電壓是從線圈收到的信號中獲得的，并且信號幅值可能隨數(shù)據(jù)載體與發(fā)送器的距離而產(chǎn)生很大的變化。通常，調(diào)節(jié)的電壓比接點提供的電壓小，這樣調(diào)節(jié)器在有接觸工作時將過載。對此，根據(jù)本發(fā)明的擴展，利用用于檢測時鐘信號的第二邏輯電路的輸出信號來控制調(diào)節(jié)器，以使之不起作用。
下面就實施例用附圖來詳細說明本發(fā)明。圖中所示

圖1示出了根據(jù)本發(fā)明所述數(shù)據(jù)載體的第一種電路原理圖，以及圖2示出了根據(jù)本發(fā)明所述數(shù)據(jù)載體的第二種電路原理圖。
圖1示出了第一邏輯電路1，該邏輯電路1優(yōu)選地采用一個微處理器構(gòu)成，并且，對于微處理器的工作，通常應(yīng)具有必要的和有效的電路，如RAM、ROM和非易失的存儲器。第一邏輯電路1被連到兩個電源線VDD和VSS上。電源線VDD和VSS在其一側(cè)與一個整流和平滑網(wǎng)絡(luò)7相連，該網(wǎng)絡(luò)7從線圈2收到的信號中導出數(shù)據(jù)載體在無接觸工作時所需的工作電壓。
另外，電源線VDD和VSS與接點區(qū)3的接點VCC、VSS相連，以便在數(shù)據(jù)載體進行有接觸工作時為電路部分提供供電電壓。
按照本發(fā)明所述的方法，電源線VDD通過以PMOS晶體管形式構(gòu)成的開關(guān)元件5與供電電壓接點VCC相連。開關(guān)元件5受第二邏輯電路4控制，該第二邏輯電路4在其一端與時鐘信號接點CLK相連。第二邏輯電路4檢測時鐘信號接點CLK上是否存在時鐘信號，并且在時鐘信號存在時觸發(fā)開關(guān)元件5，這樣，供電電壓接點VCC便與電源線VDD連接起來，由此將接點3處的供電電壓提供給第一邏輯電路1。
此外，第二邏輯電路4的、顯示時鐘信號存在的輸出端直接與第一邏輯電路1相連，以便告訴第一邏輯電路該供電電壓是來自于接點3。第一邏輯電路1可利用這個信息進入確定的工作狀態(tài)，在該工作狀態(tài)中，比如將確定的存取權(quán)調(diào)節(jié)到一個存儲區(qū)。
此外，按照圖1所示，第二邏輯電路4與一個預置RST和一個輸入/輸出端I/O相連，并將來自那里的信號傳送到第一邏輯電路1上。第二邏輯電路4優(yōu)選地包括有保護結(jié)構(gòu)和過濾器。按照圖1所示的實施例，第二邏輯電路4與供電電壓接點VCC、VSS相連，這樣，只有當接通供電電壓時，才能處理到達的時鐘信號、預置信號和輸入/輸出信號。
此外，圖1所示的數(shù)據(jù)載體具有一個無接觸接口電路6，它對線圈2收到的信號進行預處理，特別是從中獲取一個時鐘信號和獲取基于信號調(diào)制而包含的數(shù)據(jù)，并將其傳送到第一邏輯電路1上。
圖1所示數(shù)據(jù)載體的進行數(shù)據(jù)處理的第一邏輯電路1通過電源線VDD和VSS一直連接在表示無接觸接收部分的線圈2上，而只有當接點區(qū)3提供有時鐘信號時，才能通過開關(guān)元件5連接到接點區(qū)3的供電電壓接點上。通過開關(guān)元件5，一方面有效地阻止了由線圈2通過整流器和平滑電路7所提供的供電電壓也達到接點區(qū)3，同時，在那里例如利用置于其上的指形觸點使其短路。另一方面，在通過接點3進行有接觸工作時，受控的開關(guān)元件5上的電壓降只是很小，此外，也可用第二邏輯電路4的用于控制該開關(guān)元件5的信號來給邏輯電路1指示出供電電壓來自接點區(qū)3。因此，這是必須的，因為與DE 195 31372 A1相反，包含在第一邏輯電路1內(nèi)的微處理器在電路技術(shù)上完全平等地與無接觸及有接觸接口相連，并且由此也可通過線圈2來控制。
圖2示出了一種數(shù)據(jù)載體，其中，與圖1所述的數(shù)據(jù)載體相反，第二邏輯電路40構(gòu)成為自供電的形式，也即不與供電電壓接點VCC、VSS相連。第二邏輯電路40直接從時鐘信號獲得其電能，并為此目的比如還包括一個整流器。
此外，在圖2中，其與圖1相同的部分設(shè)有相同的參考字符。與圖1所示數(shù)據(jù)載體的不同點則是示出了一個無接觸接口電路12，該無接觸接口電路12不僅包括一個整流和平滑網(wǎng)絡(luò)，而且還包括一個數(shù)據(jù)預處理電路部分。為此目的，設(shè)有數(shù)據(jù)線連接到第一邏輯電路1上。此外，圖2所示的數(shù)據(jù)載體具有一個交流電壓限幅電路8以及一個直流電壓限幅電路9，以防止第一邏輯電路1在無接觸工作時過載。
鑒于工作電壓VDD、VSS的幅度隨距離變化而產(chǎn)生很強的波動，所以設(shè)置了一個電壓調(diào)節(jié)器10，該電壓調(diào)節(jié)器10利用電容器CL使第一邏輯電路1的電壓值保持在例如2.1伏。
由于該調(diào)節(jié)器10也調(diào)節(jié)在接點區(qū)3有接觸工作時的供電電壓，而這個電壓通常卻比無接觸工作時的供電電壓高，所以，調(diào)節(jié)器10將大大過載并且甚至受到損壞。鑒于這個原因，根據(jù)本發(fā)明的擴展，調(diào)節(jié)器10在接點區(qū)3有時鐘信號時與第二邏輯電路40的輸出信號斷開，或者將其調(diào)節(jié)到使其不過載的調(diào)節(jié)電壓上。
電壓限幅電路以及電壓調(diào)節(jié)器當然也在圖1所示的數(shù)據(jù)載體上使用。通常，電路的所有部分都作為集成電路在一個單一的半導體芯片上實現(xiàn)。當然，對此使用多個半導體芯片也是可以的。
在有些情況下，無接觸工作希望能有一個比較大的能量存儲器，它比用集成電路技術(shù)制成時更大。為此目的，按照本發(fā)明的擴展，可向外引出外接端子11，以便在那里連接一個外部電容器。
權(quán)利要求
1．一種數(shù)據(jù)載體，特別是芯片卡，具有第一邏輯電路(1)，具有至少一個線圈(2)，該線圈(2)通過無接觸接口與第一邏輯電路(1)相連，其中無接觸接口從線圈(2)中的感應(yīng)信號中至少獲得一個供電直流電壓(VDD，VSS)、一個時鐘信號和一個與感應(yīng)信號的調(diào)制相對應(yīng)的數(shù)據(jù)信號，具有若干接點(3)，用于接收至少一個供電電壓、一個時鐘信號和一個與第一邏輯電路(1)相連的數(shù)據(jù)信號，其中供電電壓接點(VCC)通過開關(guān)元件(5)與第一邏輯電路(1)相連，其特征在于，開關(guān)元件(5)構(gòu)成為可控的形式，并且第二邏輯電路(4；40)在輸入側(cè)與時鐘信號接點(CLK)相連，以及在輸出側(cè)與開關(guān)元件(5)的控制輸入端相連。
2．根據(jù)權(quán)利要求1所述的數(shù)據(jù)載體，其特征在于，第二邏輯電路(40)具有一個整流元件(7；12)，以便從時鐘信號中獲得一個供電電壓。
3．根據(jù)權(quán)利要求1所述的數(shù)據(jù)載體，其特征在于，第二邏輯電路(4)與供電電壓接點(VCC，VSS)相連。
4．根據(jù)上述權(quán)利要求之一所述的數(shù)據(jù)載體，其特征在于，第二邏輯電路(4；40)的輸出端與一個和第一邏輯電路(1)串接的電壓調(diào)節(jié)器(10)的控制輸入端相連。
全文摘要
一種數(shù)據(jù)載體,特別是芯片卡,它具有第一邏輯電路(1)以及至少一個線圈(2),該線圈(2)通過無接觸接口與第一邏輯電路(1)相連,其中無接觸接口從線圈(2)中的感應(yīng)信號中至少獲得一個供電直流電壓(VDD,VSS)、一個時鐘信號和一個與感應(yīng)信號的調(diào)制相對應(yīng)的數(shù)據(jù)信號,它還具有若干與第一邏輯電路(1)相連的接點(3),以便接收至少一個供電電壓、一個時鐘信號和一個數(shù)據(jù)信號,其中,供電電壓接點(VCC)通過開關(guān)元件(5)與第一邏輯電路(1)相連。構(gòu)成的開關(guān)元件(5)是可控的,并且由在輸入側(cè)與時鐘脈沖信號接點(CLK)相連的第二邏輯電路(4;40)進行控制。
文檔編號G06K19/07GK1296593SQ99804992
公開日2001年5月23日 申請日期1999年2月4日 優(yōu)先權(quán)日1998年2月17日
發(fā)明者R·雷納 申請人:因芬尼昂技術(shù)股份公司