專利名稱：一種印刷電路板及應(yīng)用該印刷電路板的計(jì)算機(jī)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電路板技術(shù)領(lǐng)域，特別涉及一種印刷電路板及應(yīng)用該印刷電路板 的計(jì)算機(jī)。
背景技術(shù)：
圖1為INTEL SPEC公版，該印刷電路板(PCB, Printed Circuit Board)的尺寸為 355X330MM。PCB本身的基板是由絕緣隔熱、并不易彎曲的材質(zhì)所制作成。在表面可以看 到的細(xì)小線路材料是銅箔，原本銅箔是覆蓋在整個(gè)PCB板上的，而在制造過程中部分被蝕 刻處理掉，留下來的部分就變成網(wǎng)狀的細(xì)小線路了。這些線路被稱作導(dǎo)線或稱布線，并用來 提供PCB板上零件的電路連接。通常PCB板的顏色都是綠色或是棕色，這是阻焊漆的顏色。 是絕緣的防護(hù)層，可以保護(hù)銅線，也可以防止零件被焊到不正確的地方。圖1所示的PCB板為8層設(shè)計(jì)，相應(yīng)的規(guī)范是CPU1與CPU2之間的快速路徑相互 連接(QPI,QuickPath Interconnect)信號(hào)通過圖示的B-B通道相連，也即，CPUl的B端和 CPU2的B端相連。IU服務(wù)器就是一種高可用高密度的低成本服務(wù)器平臺(tái)，是專門為特殊應(yīng)用行業(yè) 和高密度計(jì)算機(jī)環(huán)境設(shè)計(jì)的。它們可以通過本地硬盤啟動(dòng)自己的操作系統(tǒng)，如Windows NT/2000/2003, Linux, Solaris等等，類似于一個(gè)個(gè)獨(dú)立的服務(wù)器。在這種模式下，每一個(gè) 主板運(yùn)行自己的系統(tǒng)，服務(wù)于指定的不同用戶群，相互之間沒有關(guān)聯(lián)。所謂“ IU的PC服務(wù) 器”，就是外形滿足美國電子工業(yè)協(xié)會(huì)(EIA)規(guī)格、厚度為4. 445cm的產(chǎn)品。在需要將PCB板轉(zhuǎn)為IU服務(wù)器系統(tǒng)服務(wù)時(shí)，該P(yáng)CB板的尺寸305x330MM，由于IU 服務(wù)器機(jī)箱高度的限制，所有的PCIE_C0N(PCI-Express)卡槽要被1U_RISER卡槽替代，這 樣，就會(huì)導(dǎo)致IU_RISER卡槽與配合CPU2工作的內(nèi)存槽相互干涉，參見圖2，配合CPU2工作 的雙列直插內(nèi)存模塊(DIMM, Dual Inline Memory Module)槽與IU_RISER卡槽相互干涉。

實(shí)用新型內(nèi)容有鑒于此，本實(shí)用新型的目的在于提供一種印刷電路板及應(yīng)用該印刷電路板的計(jì) 算機(jī)，以避免配合CPU2工作的內(nèi)存槽與IU_RISER卡槽之間相互干涉。本實(shí)用新型實(shí)施例公開了一種印刷電路板，包括基板；第一 CPU，位于所述基板上半部的右側(cè)；配合所述第一 CPU工作的第一內(nèi)存插槽，設(shè)置在所述基板上，位于所述第一 CPU的 右側(cè)；1U_RISER卡槽，設(shè)置在所述基板上，位于所述第一 CPU的左側(cè)；第二 CPU，位于所述基板下半部的中間；配合所述第二 CPU工作的第二內(nèi)存插槽，設(shè)置在所述基板上，位于所述第二 CPU的 右側(cè)；[0014]其中，所述1U_RISER卡槽與所述第二內(nèi)存插槽不交叉。較佳的，所述內(nèi)存插槽包括雙列直插內(nèi)存模塊DIMM插槽。較佳的，所述第二 CPU與所述第一 CPU通過快速路徑相互連接信號(hào)連接。較佳的，所述第一、二 CPU分別包括A端和B端；所述第二 CPU與所述第一 CPU通過快速路徑相互連接信號(hào)連接的方式包括所述第二 CPU的B端與所述第一 CPU的B端相連；所述印刷電路板由8層增加至 12層。較佳的，所述第一、二 CPU分別包括A端和B端；所述第二 CPU與所述第一 CPU通過快速路徑相互連接信號(hào)連接的方式包括所述第二 CPU的A端與所述第一 CPU的B端相連，所述印刷電路板仍為8層。本實(shí)用新型還提供了一種計(jì)算機(jī)，包括機(jī)箱和印刷電路板，所述印刷電路板設(shè)置 在所述機(jī)箱內(nèi)，所述印刷電路板包括基板；第一 CPU，位于所述基板上半部的右側(cè)；配合所述第一 CPU工作的第一內(nèi)存插槽，設(shè)置在所述基板上，位于所述第一 CPU的 右側(cè)；1U_RISER卡槽，設(shè)置在所述基板上，位于所述第一 CPU的左側(cè)；第二 CPU，位于所述基板下半部的中間；配合所述第二 CPU工作的第二內(nèi)存插槽，設(shè)置在所述基板上，位于所述第二 CPU的 右側(cè)；其中，所述1U_RISER卡槽與所述第二內(nèi)存插槽不交叉。較佳的，所述第二 CPU與所述第一 CPU通過快速路徑相互連接信號(hào)連接。較佳的，所述第一、二 CPU分別包括A端和B端；所述第二 CPU與所述第一 CPU通過快速路徑相互連接信號(hào)連接的方式包括所述第二 CPU的B端與所述第一 CPU的B端相連；所述印刷電路板由8層增加至 12層。較佳的，所述第一、二 CPU分別包括A端和B端；所述第二 CPU與所述第一 CPU通過快速路徑相互連接信號(hào)連接的方式包括所述第二 CPU的A端與所述第一 CPU的B端相連，所述印刷電路板仍為8層。應(yīng)用本實(shí)用新型，避免了配合第二 CPU工作的內(nèi)存槽與IU_RISER卡槽之間相互干 涉，因而可以更好地利用現(xiàn)有資源，節(jié)約了成本。

為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例 或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅 是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提 下，還可以根據(jù)這些附圖獲得其他的附圖。圖1是現(xiàn)有的一種PCB板的布局結(jié)構(gòu)圖；圖2是現(xiàn)有的PCB板中的1U_RISER卡槽和DMM槽發(fā)生干涉的示意圖；[0042]圖3是根據(jù)本實(shí)用新型實(shí)施例的PCB板的布局結(jié)構(gòu)圖；圖4是8層PCB的電源、地及信號(hào)層的結(jié)構(gòu)示意圖；圖5是根據(jù)圖3所示PCB板的連線布局示意圖；圖6是12層PCB的電源、地及信號(hào)層的結(jié)構(gòu)示意圖；圖7是根據(jù)圖3所示PCB板的另一種連線布局示意圖。
具體實(shí)施方式
下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行 清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的 實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下 所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。從圖1和圖2可知，現(xiàn)有的印刷電路板，包括基板；第一 CPU即CPUl，位于所述基板上半部的右側(cè)；配合所述第一 CPU工作的第一內(nèi)存插槽，設(shè)置在所述基板上，位于所述第一 CPU的 右側(cè)；PCIE_C0N卡槽，設(shè)置在所述基板上，位于所述第一 CPU的左側(cè)；第二 CPU即CPU2，位于所述基板下半部的右側(cè)；配合所述第二 CPU工作的第二內(nèi)存插槽，設(shè)置在所述基板上，位于所述第二 CPU的 左側(cè)；當(dāng)將上述PCIE_C0N卡槽替換為1U_RISER卡槽，所述1U_RISER卡槽與配合所述第 二 CPU工作的第二內(nèi)存插槽交叉，存在干涉。為了避免配合CPU2工作的內(nèi)存槽與IU_RISER卡槽之間相互干涉，本實(shí)用新型主 要包括將第二 CPU(即CPU2)以及配合第二 CPU工作的第二內(nèi)存插槽整體旋轉(zhuǎn)預(yù)設(shè)角度， 再安放在所述印刷電路板上，旋轉(zhuǎn)后的第二 CPU與所述第一 CPU(即CPU1)通過快速路徑相 互連接信號(hào)相連。上述旋轉(zhuǎn)的預(yù)設(shè)角度為180度。上述內(nèi)存插槽包括雙列直插內(nèi)存模塊 DIMM插槽。應(yīng)用本實(shí)用新型，避免了配合第二 CPU工作的內(nèi)存槽與IU_RISER卡槽之間相互 干涉，因而可以更好地利用現(xiàn)有資源，節(jié)約了成本。具體的，本實(shí)用新型所述印刷電路板，包括基板；第一 CPU，位于所述基板上半部的右側(cè)；配合所述第一 CPU工作的第一內(nèi)存插槽，設(shè)置在所述基板上，位于所述第一 CPU的 右側(cè)；1U_RISER卡槽，設(shè)置在所述基板上，位于所述第一 CPU的左側(cè)；第二 CPU，位于所述基板下半部的中間；配合所述第二 CPU工作的第二內(nèi)存插槽，設(shè)置在所述基板上，位于所述第二 CPU的 右側(cè)；其中，所述1U_RISER卡槽與所述第二內(nèi)存插槽不交叉。其中，第二 CPU與所述第一 CPU通過快速路徑相互連接信號(hào)相連的方式可以有以
6下兩種一種是第二 CPU的B端與所述第一 CPU的B端相連；此時(shí)所述印刷電路板由8層增 加至12層；另一種第二 CPU的A端與所述第一 CPU的B端相連，此時(shí)，所述印刷電路板仍為8層。
以下結(jié)合附圖詳細(xì)說明。參見圖3，其是根據(jù)本實(shí)用新型實(shí)施例的PCB板的布局結(jié)構(gòu)圖。圖中，已將即CPU2 以及配合CPU2工作的第二內(nèi)存插槽整體旋轉(zhuǎn)了 180度，這樣，即可完全避開配合CPU2工作 的第二內(nèi)存(DIMM)插槽與1U_RISER卡槽之間的干涉。參見圖4，其為8層PCB的電源、地及信號(hào)層的結(jié)構(gòu)示意圖。由于高速內(nèi)存信號(hào)密 集，CPU2到DMM槽的信號(hào)需要四個(gè)PCB層面連接，即圖2中第1，3，6，8信號(hào)層。其和現(xiàn)有 8層PCB的信號(hào)層布局相同。參見圖5，其為根據(jù)圖3所示PCB板的連線布局示意圖。由于CPU2和配合CPU2工 作的DMM之間的接線口是固定的，因而需要整體同時(shí)將CPU2以及配合CPU2工作的DMM 整體旋轉(zhuǎn)180度，而不能簡單地將CPU2和配合CPU2工作DI匪的位置對(duì)調(diào)，也不能在對(duì)調(diào) 之后只將其中之一(CPU2或配合CPU2工作的DIMM)旋轉(zhuǎn)180度。為了使旋轉(zhuǎn)后的CPU2與CPUl仍通過快速路徑相互連接(QPI)信號(hào)相連，可采用 以下兩種連接方式一種連接方式是，仍將旋轉(zhuǎn)后的CPU2的B端與CPUl的B端相連；即按照CPUl與 CPU2的QPI信號(hào)B-B端相連的原則，根據(jù)QPI的總線數(shù)和PCB板QPI處的現(xiàn)有寬度，以及 QPI信號(hào)須參考的地平面，計(jì)算得出連通B B端縱向的QPI信號(hào)須將由原來的8層PCB板增 加至12層。參見圖6，其是12層PCB的電源、地及信號(hào)層的結(jié)構(gòu)示意圖。這樣，在保證配合CPU2工作的內(nèi)存槽與IU_RISER卡槽之間相互不干涉的情況下， 實(shí)現(xiàn)了 PCB板的12層連通。可以更好地利用現(xiàn)有資源，節(jié)約了成本。另一種連接方式是，將旋轉(zhuǎn)后的CPU2的A端與CPUl的B端相連，由于CPU A通道 (即CPUl和CPU2之間的A端口所構(gòu)成的通道)和B通道(即CPUl和CPU2之間的B端口 所構(gòu)成的通道)都為QPI總線且QPI總線數(shù)相同，因而可以直接改變CPUl與CPU2內(nèi)QPI 總線的連接出線方式，即由原B-B端相連改為B-A端相連，這種改動(dòng)不需要對(duì)CPU芯片內(nèi)部 的原理和布置做任何改動(dòng)，也不需要對(duì)PCB板的原理進(jìn)行改動(dòng)，只需直接將CPUl的B端與 CPU2的A端相連即可，此時(shí)，所述印刷電路板仍為8層。參見圖7，其是根據(jù)圖3所示PCB 板的另一種連線布局示意圖。這樣，在保證配合CPU2工作的內(nèi)存槽與IU_RISER卡槽之間相互不干涉的情況下， 由于QPI信號(hào)和DMM信號(hào)之間也無相互干涉，實(shí)現(xiàn)了在同一個(gè)層面連通，并且實(shí)現(xiàn)了 PCB 板8層連通?？梢愿玫乩矛F(xiàn)有資源，節(jié)約了成本。本實(shí)用新型還提供了一種計(jì)算機(jī)，包 括機(jī)箱和一印刷電路板，該印刷電路板固定在所述機(jī)箱內(nèi)，所述印刷電路板包括基板、第 一 CPU、第一內(nèi)存插槽1U_RISER卡槽、第二 CPU、第二內(nèi)存插槽；其中，所述第一 CPU，位于所 述基板上半部的右側(cè)；與所述第一 CPU配合工作的所述第一內(nèi)存插槽設(shè)置在所述基板上， 位于所述第一 CPU的右側(cè)；所述1U_RISER卡槽設(shè)置在所述基板上，位于所述第一 CPU的左 側(cè)；所述第二 CPU，位于所述基板下半部的中間；與所述第二 CPU配合工作的所述第二內(nèi)存 插槽設(shè)置在所述基板上，位于所述第二 CPU的右側(cè)；其中，所述1U_RISER卡槽與所述第二內(nèi) 存插槽不交叉。[0075]更進(jìn)一步，所述計(jì)算機(jī)還可以包括第一內(nèi)存、第二內(nèi)存，所述第一內(nèi)存插接在所述 第一內(nèi)存插槽內(nèi)，所述第二內(nèi)存插接在所述第二內(nèi)存插槽內(nèi)。所述計(jì)算機(jī)還可以包括一第 一板卡(轉(zhuǎn)接卡)，該第一板卡上設(shè)置有PCIE和/或PCIX的插槽，所述第一板卡垂直于所 述印刷電路板插接到所述1U_RISER卡槽內(nèi)。此時(shí)，PCIE卡和/或PCIX卡能夠平行于所述 印刷電路板插接到所述第一板卡上的PCIE和/或PCIX的插槽內(nèi)。從而解決了現(xiàn)有技術(shù)中 由于PCIE卡和/或PCIX卡的自身的高度大于機(jī)箱的高度時(shí)不能裝入機(jī)箱內(nèi)的問題。上述第二 CPU與第一 CPU可以通過快速路徑相互連接信號(hào)連接，具體的，可以有以 下兩種實(shí)現(xiàn)方式一種是，上述第一、二 CPU分別包括A端和B端，第二 CPU的B端與所述第一 CPU 的B端相連，此時(shí)印刷電路板由8層增加至12層。這樣，在保證配合CPU2工作的內(nèi)存槽與 IU_RISER卡槽之間相互不干涉的情況下，實(shí)現(xiàn)了 PCB板的12層連通?？梢愿玫乩矛F(xiàn)有 資源，節(jié)約了成本。另一種是，上述第一、二 CPU分別包括A端和B端，第二 CPU的A端與第一 CPU的 B端相連，此時(shí)印刷電路板仍為8層。這樣，在保證配合CPU2工作的內(nèi)存槽與IU_RISER卡 槽之間相互不干涉的情況下，由于QPI信號(hào)和DMM信號(hào)之間也無相互干涉，實(shí)現(xiàn)了在同一 個(gè)層面連通，并且實(shí)現(xiàn)了 PCB板8層連通?？梢愿玫乩矛F(xiàn)有資源，節(jié)約了成本。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并非用于限定本實(shí)用新型的保護(hù)范 圍。凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換、改進(jìn)等，均包含在本實(shí) 用新型的保護(hù)范圍內(nèi)。
權(quán)利要求1.一種印刷電路板，其特征在于，包括 基板；第一 CPU，位于所述基板上半部的右側(cè)；配合所述第一 CPU工作的第一內(nèi)存插槽，設(shè)置在所述基板上，位于所述第一 CPU的右側(cè)；1U_RISER卡槽，設(shè)置在所述基板上，位于所述第一 CPU的左側(cè)； 第二 CPU，位于所述基板下半部的中間；配合所述第二 CPU工作的第二內(nèi)存插槽，設(shè)置在所述基板上，位于所述第二 CPU的右側(cè)；其中，所述1U_RISER卡槽與所述第二內(nèi)存插槽不交叉。
2.根據(jù)權(quán)利要求1所述的印刷電路板，其特征在于，所述內(nèi)存插槽包括雙列直插內(nèi)存 模塊DMM插槽。
3.根據(jù)權(quán)利要求1所述的印刷電路板，其特征在于，所述第二CPU與所述第一 CPU通過 快速路徑相互連接信號(hào)連接。
4.根據(jù)權(quán)利要求3所述的印刷電路板，其特征在于， 所述第一、二 CPU分別包括A端和B端；所述第二 CPU與所述第一 CPU通過快速路徑相互連接信號(hào)連接的方式包括 所述第二 CPU的B端與所述第一 CPU的B端相連；所述印刷電路板由8層增加至12層。
5.根據(jù)權(quán)利要求3所述的印刷電路板，其特征在于， 所述第一、二 CPU分別包括A端和B端；所述第二 CPU與所述第一 CPU通過快速路徑相互連接信號(hào)連接的方式包括 所述第二 CPU的A端與所述第一 CPU的B端相連，所述印刷電路板仍為8層。
6.一種計(jì)算機(jī)，其特征在于，包括 機(jī)箱；一印刷電路板，設(shè)置在所述機(jī)箱內(nèi)，所述印刷電路板包括基板；第一 CPU，位于所述基板上半部的右側(cè)；配合所述第一 CPU工作的第一內(nèi)存插槽，設(shè)置在所述基板上，位于所述第一 CPU的右側(cè)；1U_RISER卡槽，設(shè)置在所述基板上，位于所述第一 CPU的左側(cè)； 第二 CPU，位于所述基板下半部的中間；配合所述第二 CPU工作的第二內(nèi)存插槽，設(shè)置在所述基板上，位于所述第二 CPU的右側(cè)；其中，所述1U_RISER卡槽與所述第二內(nèi)存插槽不交叉。
7.根據(jù)權(quán)利要求6所述的計(jì)算機(jī)，其特征在于，所述第二CPU與所述第一 CPU通過快速 路徑相互連接信號(hào)連接。
8.根據(jù)權(quán)利要求7所述的印刷電路板，其特征在于， 所述第一、二 CPU分別包括A端和B端；所述第二 CPU與所述第一 CPU通過快速路徑相互連接信號(hào)連接的方式包括 2所述第二 CPU的B端與所述第一 CPU的B端相連；所述印刷電路板由8層增加至12層。
9.根據(jù)權(quán)利要求7所述的印刷電路板，其特征在于， 所述第一、二 CPU分別包括A端和B端；所述第二 CPU與所述第一 CPU通過快速路徑相互連接信號(hào)連接的方式包括 所述第二 CPU的A端與所述第一 CPU的B端相連，所述印刷電路板仍為8層。
專利摘要本實(shí)用新型公開了一種印刷電路板及應(yīng)用所述印刷電路板的計(jì)算機(jī)，其中，所述印刷電路板包括基板；第一CPU，位于所述基板上半部的右側(cè)；配合所述第一CPU工作的第一內(nèi)存插槽，設(shè)置在所述基板上，位于所述第一CPU的右側(cè)；1U_RISER卡槽，設(shè)置在所述基板上，位于所述第一CPU的左側(cè)；第二CPU，位于所述基板下半部的中間；配合所述第二CPU工作的第二內(nèi)存插槽，設(shè)置在所述基板上，位于所述第二CPU的右側(cè)；其中，所述1U_RISER卡槽與所述第二內(nèi)存插槽不交叉。應(yīng)用本實(shí)用新型，避免了配合第二CPU工作的內(nèi)存槽與IU_RISER卡槽之間相互干涉，因而可以更好地利用現(xiàn)有資源，節(jié)約了成本。
文檔編號(hào)G06F1/16GK201781688SQ20092010876
公開日2011年3月30日 申請(qǐng)日期2009年6月16日 優(yōu)先權(quán)日2009年6月16日
發(fā)明者湯瑩, 黃乃華 申請(qǐng)人:聯(lián)想(北京)有限公司