專利名稱：用于支持設(shè)計電路的方法、裝置及印刷電路板制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于支持(輔助)設(shè)計其中采用可編程邏輯器件
(PLD)作為元件的電路的技術(shù)。
背景技術(shù)：
在設(shè)計其中采用諸如FPGA (現(xiàn)場可編程門陣列)的PLD作為元件 的電路中，在封裝設(shè)計中可改變元件設(shè)計中PLD的引腳分配。這是因為， 在PLD中，元件內(nèi)部的動作會因程序的重寫而改變，從而在封裝設(shè)計階 段執(zhí)行PLD的引腳替換，以容易地進行引腳布局。
當在封裝設(shè)計中改變引腳分配時，封裝設(shè)計中引腳分配的改變需要 在PLD設(shè)計信息中反映出來，以確保封裝設(shè)計信息和PLD設(shè)計信息一致。 因此，已開發(fā)了這樣一種技術(shù)在PLD設(shè)計信息中反映封裝設(shè)計中的引 腳替換。例如，專利文獻1公開了如下一種FPGA設(shè)計支持裝置，在該 裝置中，關(guān)于在封裝設(shè)計或電路設(shè)計中改變的引腳布局的信息反映在 FPGA設(shè)計信息中。
然而，上述FPGA設(shè)計支持裝置中的問題在于，封裝設(shè)計或電路設(shè) 計中引腳布局的改變可反映在FPGA設(shè)計中，但是封裝設(shè)計中引腳布局 的改變不能反映在電路設(shè)計中。

發(fā)明內(nèi)容
本發(fā)明的目的在于至少部分解決傳統(tǒng)技術(shù)中的問題。 根據(jù)本發(fā)明的一方面，提供了一種電路設(shè)計支持裝置，該電路設(shè)計 支持裝置支持設(shè)計其中采用PLD作為元件的電路，該電路設(shè)計支持裝置 包括引腳交換信息接收單元，其用于接收引腳交換信息，所述引腳交 換信息是關(guān)于在封裝設(shè)計中針對所述PLD執(zhí)行的引腳交換的信息；和引腳交換處理單元，其通過利用所述引腳交換信息將所述引腳交換反映在 電路圖中。
根據(jù)本發(fā)明的另一方面，提供了一種用于支持設(shè)計其中采用PLD作 為元件的電路的方法，所述方法包括以下步驟第一接收步驟，其包括 接收引腳交換信息，所述引腳交換信息是關(guān)于在封裝設(shè)計中針對所述 PLD執(zhí)行的引腳交換的信息；并且通過利用所述引腳交換信息將所述引
腳交換反映在電路圖中。
根據(jù)本發(fā)明的又一方面，提供了一種制造印刷電路板的方法，該方
法為支持設(shè)計其中采用PLD作為元件的電路的電路設(shè)計支持裝置所采 用，所述方法包括以下步驟接收引腳交換信息，所述引腳交換信息是 關(guān)于在封裝設(shè)計中針對所述PLD執(zhí)行的引腳交換的信息；并且通過利用 所述引腳交換信息將所述引腳交換反映在電路圖中。
根據(jù)本發(fā)明的再一方面，提供了一種其中存儲有計算機程序的計算 機可讀記錄介質(zhì)，所述計算機程序使計算機實施上述方法。


通過閱讀以下結(jié)合附圖考慮時對本發(fā)明的當前優(yōu)選實施方式的詳細 描述，將更好地理解本發(fā)明的上述和其它目的、特征、優(yōu)點及技術(shù)和工 業(yè)重要性。
圖1是用于說明根據(jù)本發(fā)明第一實施方式的FPGA協(xié)調(diào)設(shè)計的概念 的說明圖2是根據(jù)第一實施方式的FPGA協(xié)調(diào)設(shè)計系統(tǒng)的功能框圖3是用于說明電路設(shè)計的說明圖4A和圖4B是用于說明FPGA的符號庫的說明圖5是存儲在FPGA信息存儲單元中的FPGA信息的實施例的圖表；
圖6是存儲在符號庫存儲單元中的符號庫的實施例的圖7是引腳交換的實施例的圖8是如何在電路圖中反映引腳交換的實施例的圖9是存儲在約束條件存儲單元中的約束條件的實施例的圖IO是存儲在改變歷史存儲單元中的改變歷史的實施例的圖11是由歷史輸出單元輸出到FPGA設(shè)計CAD裝置的通知信息的 實施例的圖12是通知信息的輸出格式的圖13是由電路設(shè)計CAD裝置執(zhí)行的用于創(chuàng)建符號庫的處理和用于 布置符號的處理的流程圖14是由DRC單元執(zhí)行的用于檢查輸入/輸出屬性的處理的流程
圖15是由DRC單元執(zhí)行的用于檢查差分信號的處理的流程圖16是由DRC單元執(zhí)行的用于檢査電源電壓的處理的流程圖17是由引腳交換處理單元執(zhí)行的用于引腳交換的處理的流程圖18是由歷史輸出單元執(zhí)行的用于輸出改變歷史的處理的流程圖19是用于說明根據(jù)本發(fā)明第二實施方式的FPGA協(xié)調(diào)設(shè)計的概念 的說明圖20是根據(jù)第二實施方式的FPGA協(xié)調(diào)設(shè)計系統(tǒng)的功能框圖21是由網(wǎng)表(netlist)檢索單元檢索的網(wǎng)表的實施例的圖22是由網(wǎng)表轉(zhuǎn)換單元輸出的網(wǎng)表的實施例的圖23是由臨時庫創(chuàng)建單元創(chuàng)建的臨時庫的實施例的圖24是由臨時庫創(chuàng)建裝置執(zhí)行的用于輸出封裝設(shè)計CAD用信息的 處理的流程圖25是由臨時庫創(chuàng)建裝置執(zhí)行的用于反映封裝的考慮結(jié)果的處理 的流程圖；以及
圖26是執(zhí)行根據(jù)第一實施方式的電路設(shè)計CAD程序的計算機的功 能框圖。
具體實施例方式
下面，參照附圖來詳細說明根據(jù)本發(fā)明的示例性實施方式。順便提 一下，在實施方式中主要說明將本發(fā)明應(yīng)用于FPGA的情形。
首先，來說明根據(jù)本發(fā)明第一實施方式的FPGA協(xié)調(diào)設(shè)計的概念。
圖1是用于說明根據(jù)第一實施方式的FPGA協(xié)調(diào)設(shè)計的概念的說明圖。 如圖所示，在根據(jù)第一實施方式的FPGA協(xié)調(diào)設(shè)計中，支持FPGA設(shè)計 的FPGA設(shè)計CAD裝置10、支持印刷電路板的封裝設(shè)計的封裝設(shè)計CAD 裝置20、以及作為用于支持電路設(shè)計的電路設(shè)計支持裝置的電路設(shè)計 CAD裝置100相互協(xié)作，以對設(shè)計者提供支持。
具體地講，電路設(shè)計CAD裝置100接收由FPGA設(shè)計CAD裝置10 創(chuàng)建的FPGA信息(例如，引腳布局)，并創(chuàng)建符號庫。當創(chuàng)建FPGA的 符號庫時，如果創(chuàng)建了符號庫的FPGA布置在電路圖中，即，如果符號 庫是因FPGA中的改變而新創(chuàng)建的，則電路設(shè)計CAD裝置100盡可能多 地利用關(guān)于現(xiàn)有符號的信息(例如，部分分配和符號引腳的布局)來創(chuàng) 建符號庫。
如上所述，電路設(shè)計CAD裝置100通過利用FPGA信息創(chuàng)建FPGA 的符號庫，使得電路設(shè)計者無需創(chuàng)建FPGA的符號庫。因此，可減輕電 路設(shè)計者的工作負荷。另外，當由于FPGA的改變而新創(chuàng)建符號庫時， 電路設(shè)計CAD裝置100盡可能多地利用關(guān)于現(xiàn)有符號的信息來創(chuàng)建符號 庫。因此，可以減少對電路圖的修改，因而可提高電路設(shè)計的效率。
此外，當執(zhí)行DRC (設(shè)計規(guī)則檢查)時，電路設(shè)計CAD裝置100 通過參照由FPGA設(shè)計CAD裝置10創(chuàng)建的FPGA信息(例如，引腳輸 入/輸出屬性)來執(zhí)行DRC。例如，電路設(shè)計CAD裝置IOO針對每個網(wǎng) 通過參照FPGA的引腳輸入/輸出屬性來檢查輸出引腳的數(shù)量。這樣，電 路設(shè)計CAD裝置100通過參照FPGA信息(例如，引腳輸入/輸出屬性) 來執(zhí)行DRC，由此可更精確地執(zhí)行DRC。
此外，當在封裝設(shè)計中發(fā)生引腳交換時，電路設(shè)計CAD裝置100 從封裝設(shè)計CAD裝置20檢索引腳交換信息，并在符號庫、電路圖等中 反映引腳交換。此外，電路設(shè)計CAD裝置IOO在約束條件中(例如，引 腳之間的配線的長度)反映封裝設(shè)計中的引腳交換。這樣，電路設(shè)計CAD 裝置100還在約束條件中反映封裝設(shè)計中的引腳交換，因而，能夠消除 電路設(shè)計信息和封裝設(shè)計信息的不一致。
此外，電路設(shè)計CAD裝置IOO記錄封裝設(shè)計中引腳交換的歷史，并將引腳交換的歷史信息提供給FPGA設(shè)計CAD裝置10。這樣，電路設(shè) 計CAD裝置100記錄封裝設(shè)計中引腳交換的歷史，并將引腳交換的歷史 信息提供給FPGA設(shè)計CAD裝置10，因而能夠確保FPGA設(shè)計、電路 設(shè)計和封裝設(shè)計之間的一致性。
隨后，說明根據(jù)第一實施方式的FPGA協(xié)調(diào)設(shè)計系統(tǒng)的構(gòu)造。圖2 是根據(jù)第一實施方式的FPGA協(xié)調(diào)設(shè)計系統(tǒng)的功能框圖。如圖所示，F(xiàn)PGA 協(xié)調(diào)設(shè)計系統(tǒng)包括FPGA設(shè)計CAD裝置10、封裝設(shè)計CAD裝置20和 電路設(shè)計CAD裝置100。
電路設(shè)計CAD裝置100與FPGA設(shè)計CAD裝置10和封裝設(shè)計CAD 裝置20協(xié)作來支持其中采用FPGA作為元件的電路設(shè)計。圖3是用于說 明電路設(shè)計的說明圖。如圖所示，電路設(shè)計者在電路圖中布置被登記為 與元件相關(guān)聯(lián)的符號庫的符號，并使符號引腳彼此連接，從而設(shè)計電路。
然而，在FPGA的情況下，如果在將程序?qū)懭肫渖现皩⒎柕怯?為符號庫，則因為引腳可用于輸入也可甩于輸出，所以引腳被定義為輸 入/輸出引腳。因此，當使用登記的符號庫時，將用于輸入的引腳置于右 邊，相反，將用于輸出的引腳置于左邊，或者如圖4A中所示不能順序地 布置總線，從而使電路圖復(fù)雜。
因此，必須在每次寫入程序時創(chuàng)建符號庫。結(jié)果，在這種情況下， 在每次寫入程序時，電路設(shè)計CAD裝置100都創(chuàng)建FPGA的符號庫。通 過在每次寫入程序時創(chuàng)建FPGA的符號庫，如圖4B中所示，可以將用于 輸入的引腳布置在左邊，還可順序地布置總線。
返回至對圖2的說明，電路設(shè)計CAD裝置100包括FPGA信息管理 單元110、 FPGA信息存儲單元115、庫創(chuàng)建單元120、符號庫存儲單元 125、電路圖反映單元130、電路圖存儲單元135、 DRC單元140、引腳 交換處理單元150、約束條件存儲單元155、歷史輸出單元160和改變歷 史存儲單元165。
FPGA信息管理單元110是用于管理FPGA信息的處理單元。FPGA 信息管理單元110從由FPGA設(shè)計CAD裝置10輸出的文件中檢索FPGA 信息(例如，物理引腳和邏輯引腳之間的對應(yīng)關(guān)系、引腳輸入/輸出屬性、 電壓值和組編號(bank number))，并將檢索到的FPGA信息存儲在FPGA 信息存儲單元115中。
在這種情況下，在FPGA信息管理單元110首先在FPGA信息存儲 單元115中存儲FPGA信息之后，當FPGA信息管理單元110檢索FPGA 信息并在FPGA信息存儲單元115中重新存儲檢索到的FPGA信息時， FPGA信息管理單元IIO還在改變歷史存儲單元165中存儲表明FPGA信 息的改變的改變歷史。
FPGA信息存儲單元115是在FPGA信息管理單元110的控制下將 FPGA信息存儲于其中的存儲單元。圖5是存儲在FPGA信息存儲單元 115中的FPGA信息的實施例的圖表。如圖所示，F(xiàn)PGA信息存儲單元115 中針對每個引腳存儲有物理引腳名稱、邏輯引腳名稱、輸入/輸出屬性、 組編號、交換群編號、差分屬性和電源電壓。
庫創(chuàng)建單元120是用于通過利用存儲在FPGA信息存儲單元115中 的FPGA信息來創(chuàng)建FPGA的符號庫的處理單元，并將創(chuàng)建的符號庫存 儲在符號庫存儲單元125中。庫創(chuàng)建單元120包括部分劃分單元121和 符號創(chuàng)建單元122。部分劃分單元121將電路圖劃分為多個部分。符號庫 創(chuàng)建單元122創(chuàng)建由部分劃分單元121劃分的每個部分的符號。
部分劃分單元121基于用戶通過GUI指定的部分劃分規(guī)則將電路圖 劃分為多個部分。作為部分劃分，電路圖按照各組編號、各組群(bank group)、各邏輯引腳名稱等被劃分為多個部分。此外，部分劃分單元121 基于輸入/輸出屬性確定符號上最右邊引腳和最左邊引腳的位置，并通過 按照引腳的屬性進行排序來確定引腳的次序。此外，部分劃分單元121 通過GUI從用戶接收用于移動各部分之間的引腳的規(guī)格，并移動該引腳。
此外，當創(chuàng)建符號庫時，庫創(chuàng)建單元120檢查被用來創(chuàng)建符號的 FPGA的符號是否布置在電路圖中。如果該符號布置在電路圖中，則庫創(chuàng) 建單元120通過參照關(guān)于布置的符號的信息來創(chuàng)建符號庫。
具體地講，庫創(chuàng)建單元120通過以邏輯引腳名稱作為關(guān)鍵字參考現(xiàn) 有符號庫來執(zhí)行部分分配。此外，庫創(chuàng)建單元120創(chuàng)建這樣一個符號庫， 在該符號庫中，符號引腳布置在與前一引腳在現(xiàn)有符號庫中所處的位置
相同的位置。即，庫創(chuàng)建單元120將具有現(xiàn)有符號中包括的邏輯引腳名 稱的引腳分配到與前一引腳在現(xiàn)有部分中所處的位置相同的同一部分的 位置，并將具有現(xiàn)有符號中沒有包括的邏輯引腳名稱的引腳分配到與具 有相同物理引腳名稱的前一引腳所處的部分相同的部分。此外，庫創(chuàng)建 單元120將具有與現(xiàn)有符號中使用的邏輯引腳名稱不同的邏輯引腳名稱 的引腳布置在符號庫上未被占據(jù)的位置中。如果符號庫中沒有未被占據(jù)
的位置，則庫創(chuàng)建單元120沿向下方向擴展符號庫的大小，并將該引腳
布置在擴展的位置中。
當被用來創(chuàng)建符號的FPGA的符號布置在電路圖中時，庫創(chuàng)建單元 120通過參照關(guān)于所布置的符號的信息來創(chuàng)建符號庫，因而能夠使因 FPGA設(shè)計的改變而造成的電路圖的更改最小化。
符號庫存儲單元125是其中存儲有FPGA的符號庫的存儲單元。圖 6是存儲在符號庫存儲單元125中的符號庫的實施例的圖。如圖所示，符 號庫存儲單元125中存儲有關(guān)于庫名稱、創(chuàng)建的日期/時間、版本、占據(jù) 的區(qū)域、圖形表格的數(shù)量和符號引腳的數(shù)量的信息，關(guān)于形成符號的各 個圖形的信息以及關(guān)于每個引腳的信息。
電路圖反映單元130是這樣一種處理單元如果其中通過庫創(chuàng)建單 元120創(chuàng)建了符號庫的FPGA的符號布置在電路圖中，則該電路圖反映 單元130用新創(chuàng)建的符號替換已布置的符號。如果連線到具有不同于替 換前使用的先前邏輯引腳名稱的邏輯引腳名稱的引腳，則電路圖反映單 元130切斷該連線。
如果連線接到具有不同于替換前使用的先前邏輯引腳名稱的邏輯引 腳名稱的引腳，則電路圖反映單元130切斷該連線，因而能夠減少因 FPGA設(shè)計的改變而造成的對電路圖的更改遺漏。
電路圖存儲單元135是其中存儲有關(guān)于布置有元件的電路圖的信息 的存儲單元。如果其中通過庫創(chuàng)建單元120創(chuàng)建符號庫的FPGA的符號 布置在電路圖中，則通過電路圖反映單元130來更新電路圖存儲單元135。
DRC單元140是執(zhí)行DRC的處理單元。DRC單元140通過除了參 照存儲在元件庫30中的信息以外還參照由FPGA信息管理單元IIO管理
的FPGA信息來執(zhí)行DRC。具體地講，DRC單元140檢查輸入/輸出屬 性、差分信號、電源電壓等。DRC單元140通過參照FPGA信息執(zhí)行DRC， 因而可精確地執(zhí)行與FPGA相關(guān)聯(lián)的DRC。
引腳交換處理單元150是這樣一種處理單元其接收由封裝設(shè)計 CAD裝置20輸出的引腳交換信息，并將封裝設(shè)計中執(zhí)行的引腳交換反映 在FPGA信息、符號庫和電路圖中。在FPGA中，可通過在程序上進行 寫操作來改變元件內(nèi)部的操作，從而在封裝設(shè)計階段執(zhí)行FPGA元件的 引腳替換(引腳交換)，以容易地進行引腳分配。因此，引腳交換處理單 元150執(zhí)行將封裝設(shè)計中的引腳交換反映在電路設(shè)計中的處理。
圖7是引腳交換的實施例的圖。如圖所示，當連接在FPGA和其它 元件之間的線交叉時，線的交叉可通過FPGA的引腳交換來消除。圖8 是如何在電路圖中反映引腳交換的實施例的圖。如圖所示，在電路圖中， 在分別具有物理引腳名稱"D1"、 "E1"、 "F1"和"G1"的符號中引腳布 局發(fā)生改變。
引腳交換處理單元150還在約束條件(例如，引腳之間的線距離的 長度)中反映封裝設(shè)計中的引腳交換。引腳交換處理單元150還在約束 條件中反映封裝設(shè)計中的引腳交換，因而能夠確保電路設(shè)計和封裝設(shè)計 之間的設(shè)計信息一致。
此外，引腳交換處理單元150指示FPGA信息管理單元110存儲因 引腳交換而帶來的FPGA信息的改變歷史。于是，F(xiàn)PGA信息管理單元 110在改變歷史存儲單元165中存儲改變歷史。
約束條件存儲單元155是其中存儲有與電路設(shè)計相關(guān)的約束條件 (例如，引腳之間的配線的長度)的存儲單元。圖9是存儲在約束條件 存儲單元155中的約束條件的實施例的圖。如圖所示，約束條件存儲單 元155在其中存儲有與引腳之間的線距離的長度相關(guān)的約束條件。例如， 存儲為約束條件的有元件"IC1"的具有物理引腳名稱"G1"的引腳與 元件"112"的具有物理引腳名稱"2"的引腳之間的配線的長度為50 mm 以下。
歷史輸出單元160是這樣一種處理單元其以能夠輸入到FPGA設(shè)
計CAD裝置10的形式將在反映通過引腳交換處理單元150執(zhí)行的引腳 交換的處理中改變的FPGA信息的改變歷史作為通知信息輸出到文件。
改變歷史存儲單元165是其中存儲有FPGA信息的改變歷史的存儲 單元，并由FPGA信息管理單元110進行管理。圖10是存儲在改變歷史 存儲單元165中的改變歷史的實施例的圖。如圖所示，每次執(zhí)行引腳交 換的處理時，改變歷史存儲單元165將關(guān)于進行處理的日期/時間以及交 換的引腳的改變信息存儲于其中。此外，每次歷史輸出單元160輸出改 變歷史時，并且還在每次FPGA信息管理單元110從FPGA設(shè)計CAD裝 置10中檢索FPGA信息時，改變歷史存儲單元165將進行處理的日期/ 時間存儲于其中。
圖11是由歷史輸出單元160輸出到FPGA設(shè)計CAD裝置10的通知 信息的實施例的圖。如圖所示，歷史輸出單元160輸出關(guān)于每個交換的 引腳的引腳交換后的物理引腳名稱和改變的邏輯引腳名稱作為通知信 息。圖12是通知信息的輸出格式的圖。
這樣，改變歷史存儲單元165將FPGA信息的改變歷史存儲于其中， 并且歷史輸出單元160以能夠輸入到FPGA設(shè)計CAD裝置10的形式將 改變歷史作為通知信息輸出到文件。因而，能夠確保封裝設(shè)計、電路設(shè) 計和FPGA設(shè)計之間的設(shè)計信息一致。
隨后，來說明由電路設(shè)計CAD裝置100執(zhí)行的創(chuàng)建符號庫和布置符 號的處理的處理過程。圖13是由電路設(shè)計CAD裝置100執(zhí)行的創(chuàng)建符 號庫和布置符號的處理的處理過程的流程圖。
如圖所示，在電路設(shè)計CAD裝置100中，F(xiàn)PGA信息管理單元110 從FPGA設(shè)計CAD裝置10輸出的文件中檢索FPGA信息(例如，弓|腳 分配信息和屬性信息)，并將檢索到的FPGA信息存儲在FPGA信息存儲 單元115中(步驟S101)。
然后，庫創(chuàng)建單元120確定電路圖中是否布置有與由FPGA信息管 理單元IIO檢索到的FPGA信息對應(yīng)的符號(步驟S102)。如果電路圖中 未布置有該符號，則庫創(chuàng)建單元120通過利用由用戶指定的部分劃分規(guī) 則將電路圖劃分為多個部分(步驟S103)，并根據(jù)用于創(chuàng)建符號的預(yù)定規(guī)
則(例如，通過基于輸入/輸出屬性將引腳分配到右邊或左邊)來確定符 號引腳的位置(步驟S104)。
如果電路圖中布置有該符號，則庫創(chuàng)建單元120通過參照先前執(zhí)行
的部分分配將邏輯引腳名稱與先前引腳的邏輯引腳名稱相同的引腳分配
到與先前引腳所處的部分相同的部分(步驟S105)。如果引腳具有先前引 腳沒有使用的邏輯引腳名稱，則庫創(chuàng)建單元120將該引腳分配到與具有 相同物理引腳名稱的先前引腳所處的部分相同的部分(步驟S106)。然后， 將邏輯引腳名稱與先前引腳的邏輯引腳名稱相同的引腳布置在與先前引 腳所處的位置相同的位置中(步驟S107)，將具有先前引腳沒有使用的邏 輯引腳名稱的引腳布置在符號上未被占據(jù)的位置中(步驟S108)。
庫創(chuàng)建單元120通過GUI從用戶接收對改變部分分配或引腳位置的 指定。如果指定了改變，則庫創(chuàng)建單元120通過改變部分分配或引腳位 置來創(chuàng)建符號庫(步驟S109)，并將創(chuàng)建的符號庫存儲在符號庫存儲單元 125中(步驟SllO)。
然后，電路圖反映單元130確定在電路圖中是否布置有其中符號庫 由庫創(chuàng)建單元120創(chuàng)建的FPGA的先前符號(步驟Slll)。如果電路圖中 布置有先前符號，則電路圖反映單元130用新創(chuàng)建的符號替換所布置的 符號(步驟S112)。如果連線到要被布置的引腳(該引腳具有的邏輯引腳 名稱不同于之前使用的先前邏輯引腳名稱)，則電路圖反映單元133切斷 該連線(步驟S113)。
隨后，通過由用戶指定的元件輸入功能將創(chuàng)建的符號布置在電路圖 中(步驟S114)。
這樣，如果電路圖中布置有與由FPGA信息管理單元IIO檢索到的 FPGA信息對應(yīng)的符號，則庫創(chuàng)建單元120通過參照先前創(chuàng)建的符號庫來 創(chuàng)建符號庫，并且電路圖反映單元130用其中新創(chuàng)建符號庫的符號替換 所布置的符號。因而，能夠使因FPGA設(shè)計的改變而造成的電路圖的更 改最小化。
順便提一下，在這種情況下，如果電路圖中布置有用于創(chuàng)建符號庫 的FPGA，則庫創(chuàng)建單元120參照先前創(chuàng)建的符號庫。另選的是，如果用于創(chuàng)建符號庫的FPGA的符號庫存儲在符號庫存儲單元125中，則庫創(chuàng) 建單元120可參照先前創(chuàng)建的符號庫。
隨后，來說明由DRC單元140執(zhí)行的用于檢查輸入/輸出特性的處 理。圖14是由DRC單元140執(zhí)行的用于檢查輸入/輸出屬性的處理的處 理過程的流程圖。
如圖所示，DRC單元140關(guān)注單連接群(one-connection group)中 的任何一個網(wǎng)，并獲得關(guān)于所關(guān)注的網(wǎng)內(nèi)包括的所有引腳的信息(步驟 S201)。然后，DRC單元140關(guān)注已獲得其信息的引腳中的任何一個(步 驟S202)，并判斷所關(guān)注的引腳是否用于FPGA元件(步驟S203)。
結(jié)果，如果所關(guān)注的引腳用于FPGA元件，則通過參照存儲在FPGA 信息存儲單元115中的FPGA信息來檢查該引腳的輸入/輸出屬性(步驟 S204)。如果所關(guān)注的引腳不是用于FPGA元件，則通過參照元件庫30 來檢查引腳的輸入/輸出屬性(步驟S205)。然后，判斷是否檢查了所有 引腳的輸入/輸出屬性(步驟S206)。如果存在沒有被檢查的任何引腳， 則系統(tǒng)控制返回至步驟S202,并且關(guān)注沒有被檢查的引腳以檢查其輸入/ 輸出屬性。
如果檢查了所有引腳的輸入/輸出屬性，則判斷所關(guān)注的網(wǎng)是否包括 了兩個或更多個輸出引腳(步驟S207)。如果包括兩個或更多個輸出引腳， 則向用戶通知表示網(wǎng)連接在輸出引腳之間的錯誤(步驟S208)。另外，判 斷所關(guān)注的網(wǎng)是否不包括任何輸出引腳(步驟S209)。如果不包括任何輸 出引腳，則向用戶通知表示在所關(guān)注的網(wǎng)內(nèi)沒有輸出引腳的錯誤(步驟 S210)。如果只有一個引腳是輸出引腳，則向用戶通知所關(guān)注的網(wǎng)處于正 常狀態(tài)下(步驟S211)。
然后，判斷是否針對所有的網(wǎng)都檢查了輸出引腳的數(shù)量(步驟S212)。 如果存在任何沒有檢查輸出引腳的數(shù)量的網(wǎng)，則系統(tǒng)控制返回至步驟 S201，關(guān)注沒有檢查輸出引腳的數(shù)量的網(wǎng)以檢查輸出引腳的數(shù)量。如果 確定針對所有的網(wǎng)都檢查了輸出引腳的數(shù)量，則終止檢查輸入/輸出屬性 的處理。
這樣，對于FPGA元件，DRC單元140通過參照FPGA信息檢查引腳的輸入/輸出屬性，因而能夠精確地檢查包括FPGA的電路中的輸入/ 輸出屬性。
隨后，來說明由DRC單元140執(zhí)行的用于檢査差分信號的處理。圖 15是由DRC單元140執(zhí)行的用于檢查差分信號的處理的處理過程的流程 圖。
如圖所示，DRC單元140關(guān)注任何一個網(wǎng)，并獲得關(guān)于所關(guān)注的網(wǎng) 中包括的所有引腳的信息(步驟S301)。將正引腳(positivepin)的數(shù)量 (其表示差分屬性為正的引腳的數(shù)量)和負引腳(negative pin)的數(shù)量 (其表示差分屬性為負的引腳的數(shù)量)的初始值清零(步驟S302)。然后， 關(guān)注其信息已被獲得的任何一個引腳(步驟S303)，判斷所關(guān)注的引腳是 否用于FPGA元件(步驟S304)。
結(jié)果，如果所關(guān)注的引腳用于FPGA元件，則通過參照存儲在FPGA 信息存儲單元115中的FPGA信息來檢查引腳的差分屬性(步驟S305)。 如果所關(guān)注的引腳不是用于FPGA元件，則通過參照元件庫30來檢査引 腳的差分屬性(步驟S306)。然后，如果差分屬性為正，則正引腳的數(shù)量 遞增"1"，或者，如果差分屬性為負，則負引腳的數(shù)量遞增"1"(步驟 S307)。
判斷是否檢查了所有引腳的差分屬性(步驟S308)。如果存在任何 未檢查差分屬性的引腳，則系統(tǒng)控制返回至步驟S303，并關(guān)注未檢査差 分屬性的引腳以檢查其差分屬性。
如果檢查了所有引腳的差分屬性，則判斷正引腳的數(shù)量是否為正量， 也確定負引腳的數(shù)量是否為正量，即，判斷在所關(guān)注的網(wǎng)內(nèi)是否既存在 具有正屬性的引腳又存在具有負屬性的引腳(步驟S309)。如果正引腳的 數(shù)量為正量且負引腳的數(shù)量也為正量，則向用戶通知表示具有正屬性的 引腳連接到具有負屬性的引腳的錯誤(步驟S310)。如果正引腳的數(shù)量或 負引腳的數(shù)量之一為正量，則通知用戶所關(guān)注的網(wǎng)處于正常狀態(tài)下(步 驟S311)。
然后，針對所有的網(wǎng)判斷是否檢查了差分信號(步驟S312)。如果 存在任何沒有檢查差分信號的網(wǎng)，則系統(tǒng)控制返回至步驟S301，關(guān)注沒有檢查差分信號的網(wǎng)以檢查其差分信號。如果確定針對所有的網(wǎng)檢查了 差分信號，則終止檢查差分信號的處理。
這樣，對于FPGA元件，DRC單元140通過參照FPGA信息來檢查 引腳的差分屬性，因而能夠精確地檢查包括FPGA的電路中的差分信號。
隨后，來說明由DRC單元140執(zhí)行的用于檢査電源電壓的處理。圖 16是由DRC單元140執(zhí)行的用于檢查電源電壓的處理的處理過程的流程 圖。
如圖所示，DRC單元140關(guān)注任何一個元件(步驟S401)，并且進 一步關(guān)注所關(guān)注的元件中包括的任何一個引腳(步驟S402)。然后，判斷 所關(guān)注的引腳是否是電源引腳(步驟S403)。如果所關(guān)注的引腳不是電源 引腳，則系統(tǒng)控制進行至步驟S410。
如果所關(guān)注的引腳是電源引腳，則判斷所關(guān)注的引腳是否用于FPGA 元件(步驟S404)。如果所關(guān)注的引腳用于FPGA元件，則通過參照存儲 在FPGA信息存儲單元115中的FPGA信息來檢查引腳的電源電壓(步 驟S405)。如果所關(guān)注的引腳不是用于FPGA元件，則通過參照元件庫 30來檢查引腳的電源電壓(步驟S406)。然后，檢查所關(guān)注的引腳連接 到的網(wǎng)的電壓值(步驟S407)，并判斷該電壓值是否與引腳的電源電壓相 同(步驟S408)。如果該電壓值與引腳的電源電壓不同，則通知用戶電源 電壓與電壓值不同(步驟S409)。
然后，判斷是否檢查了所有的引腳(步驟S410)。如果存在任何沒 有被檢查的引腳，則系統(tǒng)控制返回至步驟S402，并關(guān)注沒有被檢查的引 腳以檢查電源引腳的電壓值。
如果檢查了所有的引腳，則判斷是否針對所有的元件檢查了電源電 壓(步驟S411)。如果存在任何沒有檢査電源電壓的元件，則系統(tǒng)控制返 回至步驟S401，并關(guān)注沒有檢查電源電壓的元件以檢査電源電壓。如果 確定針對所有的元件檢查了電源電壓，則終止檢查電源電壓的處理。
這樣，對于FPGA元件，DRC單元140通過參照FPGA信息來檢查 電源引腳的電壓值，因而能夠精確地檢查包括FPGA的電路中的電源電 壓。
隨后，來說明由引腳交換處理單元150執(zhí)行的用于引腳交換的處理。 圖17是由引腳交換處理單元150執(zhí)行的引腳交換處理的處理過程的流程 圖。
如圖所示，引腳交換處理單元150檢索由封裝設(shè)計CAD裝置20創(chuàng) 建的引腳交換信息(步驟S501)，并替換其中執(zhí)行引腳交換的FPGA的符 號庫的物理引腳名稱(步驟S502)。
然后，替換其中執(zhí)行引腳交換的FPGA的FPGA信息中包括的邏輯 引腳名稱和與邏輯相關(guān)的屬性(步驟S503)，并將電路圖中的符號更新為 其中邏輯引腳名稱和與邏輯相關(guān)的屬性被替換的符號(步驟S504)。對于 具有約束條件的引腳，每次執(zhí)行引腳交換時替換約束條件(步驟S505)。
這樣，對于具有約束條件的引腳，在每次執(zhí)行引腳交換時，引腳交 換處理單元150替換約束條件，因而封裝設(shè)計CAD中的引腳交換可精確 地反映在關(guān)于電路設(shè)計的信息中。
隨后，來說明由歷史輸出單元160執(zhí)行的用于輸出改變歷史的處理。 圖18是由歷史輸出單元160執(zhí)行的輸出改變歷史的處理的處理過程的流 程圖。如圖所示，在從改變歷史存儲單元165中存儲的改變歷史中檢索 到最新的FPGA信息之后，歷史輸出單元160搜索最后進行的輸出要通 知給FPGA設(shè)計CAD裝置10的通知信息的的處理(步驟S601 )。
然后，對從最后進行的輸出通知信息的處理直到現(xiàn)在的過程中進行 了引腳交換的引腳進行標記(步驟S602)。將標記的引腳的最新屬性輸出 為要通知給FPGA設(shè)計CAD裝置10的通知信息(步驟S603)。
即，在FPGA信息管理單元110從FPGA設(shè)計CAD裝置10中檢索 到FPGA信息弁更新FPGA信息存儲單元115中存儲的FPGA信息之后， 歷史輸出單元160輸出仍未通知的進行了引腳交換的引腳的最新屬性作 為通知信息。
這樣，歷史輸出單元160通過利用改變歷史存儲單元165中存儲的 改變歷史將進行了引腳交換的引腳的最新屬性作為通知信息輸出到 FPGA設(shè)計CAD裝置10，因而封裝設(shè)計中的引腳交換可反映在FPGA設(shè)
計信息中。
此外，在FPGA信息管理單元110從FPGA設(shè)計CAD裝置10中檢 索到FPGA信息并更新FPGA信息存儲單元115中存儲的FPGA信息之 后，將仍未通知的僅進行了引腳交換的引腳的最新屬性輸出為通知信息。 結(jié)果，能夠避免輸出無用的通知信息或避免使通知信息重復(fù)，因而封裝 設(shè)計中的引腳交換可有效地反映在FPGA設(shè)計信息中。
如上所述，在第一實施方式中，電路設(shè)計CAD裝置100中包括的 FPGA信息管理單元110檢索由FPGA設(shè)計CAD裝置10創(chuàng)建的FPGA 信息(例如，弓l腳分配信息和屬性信息)，并且?guī)靹?chuàng)建單元120通過利用 FPGA信息來創(chuàng)建符號庫。因此，電路設(shè)計者無需創(chuàng)建FPGA的符號庫， 因而能夠減輕對電路設(shè)計者的工作負荷。
此外，在創(chuàng)建符號庫時，如果電路圖中布置有創(chuàng)建了符號庫的FPGA， 則庫創(chuàng)建單元120進行管理以盡可能地不改變布置在電路圖中的現(xiàn)有符 號庫的部分分配和引腳布局。另外，當電路圖反映單元BO將新創(chuàng)建了 符號庫的FPGA的符號布置在電路圖中時，無需改變現(xiàn)有布局地對符號 進行布置。因而，能夠使因FPGA設(shè)計的改變而對電路圖的更改最小化。
此外，在第一實施方式中，當電路設(shè)計CAD裝置100中包括的DRC 單元140執(zhí)行DRC時，對于FPGA，通過參照FPGA信息來檢查引腳的 屬性等，所述FPGA信息是由FPGA信息管理單元110從FPGA設(shè)計CAD 裝置10中檢索的并存儲在FPGA信息存儲單元115中。因而，能夠精確 地執(zhí)行DRC。
此外，在第一實施方式中，電路設(shè)計CAD裝置IOO中包括的引腳交 換處理單元15.0從封裝設(shè)計CAD裝置20檢索引腳交換信息，并且除符 號庫、FPGA信息和電路圖以外還在約束條件中反映引腳交換。因而，能 夠消除電路設(shè)計和封裝設(shè)計之間的設(shè)計信息的不一致性。
此外，在第一實施方式中，電路設(shè)計CAD裝置IOO中包括的改變歷 史存儲單元165中存儲有FPGA信息的改變歷史，歷史輸出單元160基 于存儲在改變歷史存儲單元165中的改變歷史向FPGA設(shè)計CAD裝置 10輸出用于通知引腳交換的信息。因而，能夠確保封裝設(shè)計、電路設(shè)計 和FPGA設(shè)計之間的設(shè)計信息的一致性。
在第一實施方式中，已經(jīng)考慮了這樣的情況，即，在這種情況下， 基于通過利用FPGA元件來設(shè)計電路的結(jié)果進行印刷電路板的封裝設(shè)計。
預(yù)先考慮對于FPGA設(shè)計者和封裝設(shè)計者兩者都理想的引腳分配極為有 助于縮短設(shè)計周期。因此，在本發(fā)明的第二實施方式中，說明了一種支 持FPGA設(shè)計者和封裝設(shè)計者之間進行的協(xié)調(diào)設(shè)計的FPGA協(xié)調(diào)設(shè)計系 統(tǒng)。
首先，來說明根據(jù)第二實施方式的FPGA協(xié)調(diào)設(shè)計的概念。圖19是 用于說明根據(jù)第二實施方式的FPGA協(xié)調(diào)設(shè)計的概念的說明圖。如圖所 示，在根據(jù)第二實施方式的FPGA協(xié)調(diào)設(shè)計中，作為協(xié)調(diào)設(shè)計支持裝置 的臨時庫創(chuàng)建裝置200接收由FPGA設(shè)計CAD裝置10創(chuàng)建的FPGA引 腳信息(例如，引腳分配信息)，并創(chuàng)建FPGA的臨時庫。在這種情況下， 臨時庫表示封裝設(shè)計CAD裝置20執(zhí)行引腳分配時所需要的元件形狀類 型庫，該元件形狀類型庫是關(guān)于FPGA的臨時創(chuàng)建的庫。
臨時庫創(chuàng)建裝置200從封裝設(shè)計CAD裝置20檢索引腳交換信息， 并在通過其自身管理的FPGA信息中反映檢索到的引腳交換信息，還將 該引腳交換信息通知給FPGA設(shè)計CAD裝置10。
這樣，在第二實施方式中，臨時庫創(chuàng)建裝置200接收由FPGA設(shè)計 CAD裝置10創(chuàng)建的FPGA引腳信息，并創(chuàng)建關(guān)于FPGA的臨時元件形 狀類型庫。因而，能夠利用封裝設(shè)計CAD裝置20來考慮引腳分配。
隨后，來說明根據(jù)第二實施方式的FPGA協(xié)調(diào)設(shè)計系統(tǒng)的構(gòu)造。圖 20是根據(jù)第二實施方式的FPGA協(xié)調(diào)設(shè)計系統(tǒng)的構(gòu)造的功能框圖。如圖 所示，F(xiàn)PGA協(xié)調(diào)設(shè)計系統(tǒng)包括FPGA設(shè)計CAD裝置10、封裝設(shè)計CAD 裝置20和臨時庫創(chuàng)建裝置200。臨時庫創(chuàng)建裝置200包括網(wǎng)表檢索單元 210、網(wǎng)表管理單元220、網(wǎng)表轉(zhuǎn)換單元230、 FPGA設(shè)計CAD接口單元 240、 FPGA引腳信息管理單元250、臨時庫創(chuàng)建單元260和引腳交換處 理單元270。
網(wǎng)表檢索單元210是檢索由用戶創(chuàng)建的網(wǎng)表并將該網(wǎng)表傳遞給網(wǎng)表 管理單元220的處理單元。圖21是由網(wǎng)表檢索單元210檢索到的網(wǎng)表的 實施例的圖。
如圖所示，網(wǎng)表包括對元件進行定義的元件定義單元和對網(wǎng)進行定 義的網(wǎng)定義單元。在元件定義單元中，對于用于考慮的元件描述元件名
稱和元件庫名稱。然而，對于FPGA元件，沒有元件庫，從而在"FPGA/" 之后描述模塊名(用于區(qū)分FPGA的名稱)。
在網(wǎng)定義單元中，關(guān)于各個網(wǎng)來描述網(wǎng)名稱和連接到該網(wǎng)的元件引 腳。在這種情況下，以"(元件名稱).(元件引腳名稱)"的形式來描述 元件引腳。順便說一下，對于FPGA元件，將邏輯引腳名稱或物理引腳 名稱描述為引腳名稱(物理引腳名稱標以"％")。
網(wǎng)表管理單元220是其中存儲有由網(wǎng)表檢索單元210檢索到的網(wǎng)表 并對其進行管理的管理單元。在通過GUI接收到由用戶輸入的網(wǎng)表的改 變時，網(wǎng)表管理單元220改變網(wǎng)表。
網(wǎng)表轉(zhuǎn)換單元230是將由網(wǎng)表管理單元220管理的網(wǎng)表轉(zhuǎn)換為能夠 輸入到封裝設(shè)計CAD裝置20的格式的處理單元。網(wǎng)表轉(zhuǎn)換單元230在 對網(wǎng)表進行轉(zhuǎn)換時參考由FPGA引腳信息管理單元250管理的FPGA信 息。
圖22是由網(wǎng)表轉(zhuǎn)換單元230輸出的網(wǎng)表的實施例的圖。如圖所示， 網(wǎng)表包括關(guān)于每個引腳的元件名稱、庫名稱、元件端子編號、引腳名稱、 網(wǎng)名稱、交換群編號和差分類型。在這種情況下，元件端子編號是分配 給每個引腳的連續(xù)編號。
FPGA設(shè)計CAD接口單元240是對FPGA設(shè)計CAD裝置10的接口 。 具體地講，F(xiàn)PGA設(shè)計CAD接口單元240從FPGA設(shè)計CAD裝置10檢 索FPGA引腳信息，并向FPGA設(shè)計CAD裝置10提供引腳交換信息。
FPGA引腳信息管理單元250是其中存儲有由FPGA設(shè)計CAD接口 單元240檢索到的FPGA引腳信息并對其進行管理的管理單元。此外， 在從用戶通過GUI接收到用于改變引腳間隔或FPGA引腳信息的指令時， FPGA引腳信息管理單元250改變FPGA信息。
臨時庫創(chuàng)建單元260是對于FPGA元件利用由FPGA引腳信息管理 單元250管理的FPGA引腳信息創(chuàng)建臨時庫(即，臨時元件形狀類型庫) 的處理單元。
圖23是由臨時庫創(chuàng)建單元260創(chuàng)建的臨時庫的實施例的圖。如圖所 示，在臨時庫中，記載了關(guān)于每個引腳的岸(land)形狀類型庫名稱、X 坐標、Y坐標、角度和引腳名稱。順便說一下，對于岸形狀類型庫名稱， 使用在從用戶接收到指令時存儲在FPGA引腳信息管理單元250中的信 自
加、o
此外，在臨時庫中，還記載了表示元件大小的區(qū)域。使用關(guān)于區(qū)域 的信息來計算在封裝設(shè)計的設(shè)計中元件之間的距離。順便說一下，通過
臨時庫創(chuàng)建單元260基于引腳間隔來計算元件的大小。
臨時庫創(chuàng)建單元260基于FPGA引腳信息創(chuàng)建臨時庫，因而能夠在 封裝設(shè)計CAD中考慮引腳分配。
引腳交換處理單元270是從封裝設(shè)計CAD裝置20檢索引腳交換信 息并指示FPGA引腳信息管理單元250改變FPGA引腳信息的處理單元。 FPGA引腳信息管理單元250改變FPGA引腳信息，還指示FPGA設(shè)計 CAD接口單元240將引腳交換信息通知到FPGA設(shè)計CAD裝置10。此 外，引腳交換處理單元270基于引腳交換信息指示網(wǎng)表管理單元220改 變網(wǎng)表。
隨后，來說明由臨時庫創(chuàng)建裝置200執(zhí)行的輸出用于封裝設(shè)計CAD 的信息的處理。圖24是由臨時庫創(chuàng)建裝置200執(zhí)行的輸出用于封裝設(shè)計 CAD的信息的處理的處理過程的流程圖。
如圖所示，在臨時庫創(chuàng)建裝置200中，F(xiàn)PGA設(shè)計CAD接口單元240 檢索由FPGA設(shè)計CAD裝置10創(chuàng)建的引腳分配信息，并將引腳分配信 息傳遞到FPGA引腳信息管理單元250，然后，F(xiàn)PGA引腳信息管理單元 250創(chuàng)建FPGA引腳信息(步驟S701)。
此外，網(wǎng)表檢索單元210檢索網(wǎng)表(步驟S702)，并將網(wǎng)表傳遞到 網(wǎng)表管理單元220。當從用戶接收用于改變網(wǎng)表等的指令時，網(wǎng)表管理單 元220改變其自身管理的網(wǎng)表。當從用戶接收對引腳間隔等的指定(步 驟S703)時，F(xiàn)PGA引腳信息管理單元250改變其自身管理的FPGA引 腳信息。
然后，臨時庫創(chuàng)建單元260從FPGA引腳信息獲得引腳的坐標，并 創(chuàng)建臨時元件形狀類型庫(步驟S704)，網(wǎng)表轉(zhuǎn)換單元230轉(zhuǎn)換網(wǎng)表(步 驟S705)。然后，網(wǎng)表轉(zhuǎn)換單元230將轉(zhuǎn)換后的網(wǎng)表輸出到文件，臨時庫 創(chuàng)建單元260將創(chuàng)建的臨時庫輸出到該文件(步驟S706)。
這樣，臨時庫創(chuàng)建裝置200創(chuàng)建臨時庫，因而能夠利用封裝設(shè)計CAD 裝置20來考慮引腳分配。此外，在從用戶接收對引腳間隔等的指定時， FPGA引腳信息管理單元250改變其自身管理的FPGA引腳信息。因而， 用戶可以考慮按照各種引腳間隔進行弓I腳分配。
隨后，來說明由臨時庫創(chuàng)建裝置200執(zhí)行的用于反映對封裝的考慮 結(jié)果的處理。圖25是由臨時庫創(chuàng)建裝置200執(zhí)行的反映對封裝的考慮結(jié) 果的處理的處理過程的流程圖。
如圖所示，在臨時庫創(chuàng)建裝置200中，引腳交換處理單元270檢索 封裝設(shè)計CAD中的引腳交換信息(步驟S801)，并替換網(wǎng)表中包括進行 了引腳交換的引腳的網(wǎng)(步驟S802)。
然后，引腳交換處理單元270替換FPGA信息中包括的邏輯引腳名 稱和邏輯屬性(步驟S803)， FPGA設(shè)計CAD接口單元240將關(guān)于所替 換的引腳的信息輸出到文件(步驟S804)。
這樣，引腳交換處理單元270檢索封裝設(shè)計CAD中的引腳交換信息， 并將引腳交換反映在網(wǎng)表和FPGA引腳信息中。然后，F(xiàn)PGA設(shè)計CAD 接口單元240將關(guān)于引腳交換的信息輸出到文件。因而，封裝設(shè)計中的 引腳交換可被反映在FPGA設(shè)計信息中。
如上所述，在第二實施方式中，F(xiàn)PGA設(shè)計CAD接口單元240檢索 由FPGA設(shè)計CAD裝置10創(chuàng)建的引腳分配信息，F(xiàn)PGA引腳信息管理 單元250將由FPGA設(shè)計CAD接口單元240檢索到的引腳分配信息作為 FPGA引腳信息來管理，臨時庫創(chuàng)建單元260利用由FPGA引腳信息管理 單元250管理的FPGA引腳信息來創(chuàng)建臨時元件形狀類型庫，并將臨時 元件形狀類型庫以能夠被封裝設(shè)計CAD裝置20讀取的形式輸出到文件。 因而，能夠利用封裝設(shè)計CAD裝置20來考慮早先的引腳分配，還能夠 縮短印刷電路板的設(shè)計周期。
分別在第一實施方式和第二實施方式中說明了電路設(shè)計CAD裝置
和臨時庫創(chuàng)建裝置。另選的是，通過用軟件實現(xiàn)電路設(shè)計CAD裝置和臨
時庫創(chuàng)建裝置的結(jié)構(gòu)，也能夠獲得具有的功能分別與電路設(shè)計CAD裝置 和臨時庫創(chuàng)建裝置的功能相同的電路設(shè)計CAD程序和臨時庫創(chuàng)建程序。 因此，下面說明執(zhí)行電路設(shè)計CAD程序的計算機。順便說一下，也可通 過類似的計算機來執(zhí)行臨時庫創(chuàng)建程序。
圖26是執(zhí)行根據(jù)第一實施方式的電路設(shè)計CAD程序的計算機300 的功能框圖。如圖所示，計算機300包括RAM310、 CPU 320、 HDD 330、 LAN接口 340、輸入/輸出接口 350和DVD驅(qū)動器360。
RAM 310是其中存儲有計算機程序、執(zhí)行計算機程序的中間結(jié)果等 的存儲器。CPU320是從RAM310讀取程序并執(zhí)行該程序的中央處理單 元。HDD330是其中存儲有程序和數(shù)據(jù)的盤設(shè)備。LAN接口 340是用來 將計算機300通過LAN連接到其它計算機的接口。輸入/輸出接口 350 是用來將計算機300連接到輸入裝置(例如，鼠標或鍵盤)和顯示裝置 的接口 。 DVD驅(qū)動器360是對DVD進行讀取/寫入的裝置。
要通過計算機300執(zhí)行的電路設(shè)計CAD程序311存儲在DVD中， 并通過DVD驅(qū)動器360從DVD中將其讀取出，然后安裝在計算機300 中。另選的是，電路設(shè)計CAD程序311例如存儲在通過LAN接口 340 連接到計算機300的其它計算機系統(tǒng)的數(shù)據(jù)庫中，并從該數(shù)據(jù)庫中將其 讀取出，然后安裝在計算機300中。然后，將安裝的電路設(shè)計CAD程序 311存儲在HDD 330中，并通過RAM 310將其讀取出，然后通過CPU 320 執(zhí)行。
在本實施方式中，說明了采用FPGA作為元件的情形。然而，本發(fā) 明不限于上述情形。本發(fā)明還可應(yīng)用于通常采用PLD作為元件的情形。 根據(jù)本發(fā)明的一方面，在電路設(shè)計信息中反映封裝設(shè)計中的改變，
因而可以容易地確保電路設(shè)計信息和封裝設(shè)計信息的一致性。
根據(jù)本發(fā)明的另一方面，在電路圖和符號庫中反映封裝設(shè)計中的改
變，因而可以更容易地確保電路設(shè)計信息和封裝設(shè)計信息的一致性。
根據(jù)本發(fā)明的又一方面，可在符號庫中反映引腳交換，因而能夠確
保符號庫和封裝設(shè)計信息的 一致性。
根據(jù)本發(fā)明的又一方面，還在約束條件中反映封裝設(shè)計中的改變， 因而可以更容易地確保電路設(shè)計信息和封裝設(shè)計信息的一致性。
根據(jù)本發(fā)明的又一方面，在關(guān)于引腳之間的配線的長度的約束中反 映引腳交換，因而可以更容易地確保電路設(shè)計信息和封裝設(shè)計信息的一 致性。
根據(jù)本發(fā)明的又一方面，還在存儲的PLD信息中反映封裝設(shè)計中的 改變，因而可以更容易地確保電路設(shè)計信息和封裝設(shè)計信息的一致性。
雖然為了完整而清楚的公幵關(guān)于具體實施方式
描述了本發(fā)明，但是 所附權(quán)利要求并不因此而受限制，而是應(yīng)被解釋為包括本領(lǐng)域技術(shù)人員 可能想到的完全落入本文所闡述的基本教導(dǎo)內(nèi)的所有變型和另選結(jié)構(gòu)。
權(quán)利要求
1、一種電路設(shè)計支持裝置，該電路設(shè)計支持裝置用于支持對其中采用可編程邏輯器件作為元件的電路的設(shè)計，該電路設(shè)計支持裝置包括引腳交換信息接收單元，其用于接收引腳交換信息，該引腳交換信息是關(guān)于在封裝設(shè)計中針對所述可編程邏輯器件執(zhí)行的引腳交換的信息；和引腳交換處理單元，其通過利用所述引腳交換信息將所述引腳交換反映在電路圖中。
2、 根據(jù)權(quán)利要求l所述的電路設(shè)計支持裝置，該電路設(shè)計支持裝置 還包括可編程邏輯器件信息接收單元，其接收可編程邏輯器件信息，該可 編程邏輯器件信息是通過利用可編程邏輯器件設(shè)計CAD而創(chuàng)建的關(guān)于可 編程邏輯器件的設(shè)計信息；和庫創(chuàng)建單元，其通過利用所述可編程邏輯器件信息，來創(chuàng)建要用于 電路設(shè)計的、所述可編程邏輯器件的符號庫，其中所述引腳交換處理單元用所述引腳交換信息更新由所述庫創(chuàng)建單元 創(chuàng)建的所述符號庫，并通過用更新后的符號庫更新所述電路圖中的符號 來將所述引腳交換反映在所述電路圖中。
3、 根據(jù)權(quán)利要求2所述的電路設(shè)計支持裝置，其中，所述引腳交換 處理單元通過基于所述引腳交換信息替換所述符號庫的物理引腳名稱來 更新所述符號庫。
4、 根據(jù)權(quán)利要求l所述的電路設(shè)計支持裝置，其中，所述引腳交換 處理單元將所述引腳交換反映在關(guān)于所述電路設(shè)計的約束條件中。
5、 根據(jù)權(quán)利要求4所述的電路設(shè)計支持裝置，其中，所述引腳交換 處理單元包括關(guān)于引腳之間的配線的長度的約束作為其中反映所述引腳 交換的約束條件。
6、 根據(jù)權(quán)利要求2所述的電路設(shè)計支持裝置，該電路設(shè)計支持裝置 還包括可編程邏輯器件信息存儲單元，該可編程邏輯器件信息存儲單元中存儲有由所述可編程邏輯器件信息接收單元接收的可編程邏輯器件信 息，其中，所述可編程邏輯器件信息接收單元將可編程邏輯器件信息寫在所述 可編程邏輯器件信息存儲單元中，所述庫創(chuàng)建單元通過利用所述可編程邏輯器件信息存儲單元中的可 編程邏輯器件信息來創(chuàng)建所述符號庫，并且所述引腳交換處理單元利用所述引腳交換信息來替換在所述可編程 邏輯器件信息存儲單元中存儲為可編程邏輯器件信息的邏輯引腳名稱和 邏輯的屬性。
7、 一種用于支持對其中采用可編程邏輯器件作為元件的電路的設(shè)計 的方法，該方法包括以下步驟第一接收步驟，其包括接收引腳交換信息，該引腳交換信息是關(guān)于 在封裝設(shè)計中針對所述可編程邏輯器件執(zhí)行的引腳交換的信息；以及反映步驟，通過利用所述引腳交換信息將所述引腳交換反映在電路 圖中。
8、 根據(jù)權(quán)利要求7所述的方法，該方法還包括以下步驟 第二接收步驟，其包括接收可編程邏輯器件信息，該可編程邏輯器件信息是通過利用可編程邏輯器件設(shè)計CAD而創(chuàng)建的關(guān)于可編程邏輯器 件的設(shè)計信息；以及創(chuàng)建步驟，通過利用所述可編程邏輯器件信息來創(chuàng)建要用于電路設(shè) 計的、所述可編程邏輯器件的符號庫，其中所述反映步璩包括用所述引腳交換信息來更新在所述創(chuàng)建步驟中創(chuàng) 建的符號庫，并通過用更新后的符號庫更新所述電路圖中的符號來在所 述電路圖中反映所述引腳交換。
9、 根據(jù)權(quán)利要求8所述的方法，其中，所述反映步驟包括通過基于 所述引腳交換信息替換所述符號庫的物理引腳名稱來更新所述符號庫。
10、 根據(jù)權(quán)利要求7所述的方法，其中，所述反映步驟包括將所述 引腳交換反映在關(guān)于所述電路設(shè)計的約束條件中。
11、 根據(jù)權(quán)利要求10所述的方法，其中，所述反映步驟包括將關(guān)于引腳之間的配線的長度的約束設(shè)置為其中反映所述引腳交換的約束條 件。
12、 根據(jù)權(quán)利要求8所述的方法，該方法還包括將所述可編程邏輯 器件信息存儲在存儲單元中的步驟，其中，所述第二接收步驟包括將所述可編程邏輯器件信息寫在所述存儲單 元中，所述創(chuàng)建步驟包括通過利用所述存儲單元中的可編程邏輯器件信息 來創(chuàng)建所述符號庫，并且所述反映步驟包括通過利用所述引腳交換信息來反映在所述存儲單 元中存儲為可編程邏輯器件信息的邏輯引腳名稱和邏輯的屬性。
13、 一種其中存儲有計算機程序的計算機可讀記錄介質(zhì)，所述計算 機程序使得計算機實施用于支持對其中采用可編程邏輯器件作為元件的電路的設(shè)計的方法，所述計算機程序使得所述計算機執(zhí)行以下步驟第一接收步驟，其包括接收引腳交換信息，該引腳交換信息是關(guān)于在封裝設(shè)計中針對所述可編程邏輯器件執(zhí)行的引腳交換的信息；以及 反映步驟，通過利用所述引腳交換信息將所述引腳交換反映在電路圖中。
14、 根據(jù)權(quán)利要求13所述的計算機可讀記錄介質(zhì)，所述計算機程序 使得所述計算機執(zhí)行的步驟還包括第二接收步驟，其包括接收可編程邏輯器件信息，該可編程邏輯器 件信息是通過利用可編程邏輯器件設(shè)計CAD而創(chuàng)建的關(guān)于可編程邏輯器件的設(shè)計信息；以及創(chuàng)建步驟，通過利用所述可編程邏輯器件信息創(chuàng)建要用于電路設(shè)計 的、所述可編程邏輯器件的符號庫，其中所述反映步驟包括用所述引腳交換信息來更新在所述創(chuàng)建步驟中創(chuàng) 建的符號庫，并通過用更新后的符號庫更新所述電路圖中的符號來在所 述電路圖中反映所述引腳交換。
15、 根據(jù)權(quán)利要求14所述的計算機可讀記錄介質(zhì)，其中，所述反映步驟包括通過基于所述引腳交換信息替換所述符號庫的物理引腳名稱來更新所述符號庫。
16、 根據(jù)權(quán)利要求13所述的計算機可讀記錄介質(zhì)，其中，所述反映步驟包括將所述引腳交換反映在關(guān)于所述電路設(shè)計的約束條件中。
17、 根據(jù)權(quán)利要求16所述的計算機可讀記錄介質(zhì)，其中，所述反映 步驟包括將關(guān)于引腳之間的配線的長度的約束設(shè)置為其中反映所述引腳 交換的約束條件。
18、 根據(jù)權(quán)利要求14所述的計算機可讀記錄介質(zhì)，所述計算機程序使得所述計算機執(zhí)行的步驟還包括將所述可編程邏輯器件信息存儲在存 儲單元中，其中，所述第二接收步驟包括將所述可編程邏輯器件信息寫入所述存儲單 元中，所述創(chuàng)建步驟包括通過利用所述存儲單元中的可編程邏輯器件信息 來創(chuàng)建所述符號庫，并且所述反映步驟包括通過利用所述引腳交換信息來反映在所述存儲單 元中存儲為可編程邏輯器件信息的邏輯引腳名稱和邏輯的屬性。
19、 一種制造印刷電路板的方法，該方法為支持對其中采用可編程 邏輯器件作為元件的電路的設(shè)計的電路設(shè)計支持裝置所釆用，所述方法包括以下步驟接收引腳交換信息，該引腳交換信息是關(guān)于在封裝設(shè)計中針對所述可編程邏輯器件執(zhí)行的引腳交換的信息；以及通過利用所述引腳交換信息將所述引腳交換反映在電路圖中。
全文摘要
本發(fā)明提供了用于支持設(shè)計電路的方法、裝置及印刷電路板制造方法。包括在電路設(shè)計CAD裝置中的現(xiàn)場可編程門陣列信息管理單元檢索由現(xiàn)場可編程門陣列設(shè)計CAD裝置創(chuàng)建的現(xiàn)場可編程門陣列信息，例如引腳分配信息和屬性信息。庫創(chuàng)建單元利用現(xiàn)場可編程門陣列信息創(chuàng)建符號庫。引腳交換處理單元從封裝設(shè)計CAD裝置檢索引腳交換信息，并將引腳交換反映在符號庫、現(xiàn)場可編程門陣列信息、電路圖和約束條件中。
文檔編號G06F17/50GK101196946SQ200710161659
公開日2008年6月11日 申請日期2007年9月27日 優(yōu)先權(quán)日2006年12月4日
發(fā)明者加藤嘉之, 青山久志 申請人:富士通株式會社