專利名稱：電路設(shè)計支持裝置及方法、計算機(jī)產(chǎn)品和印刷電路板制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于對設(shè)計其中使用可編程邏輯器件(PLD)作為元件 的電路進(jìn)行支持(輔助)的技術(shù)。
背景技術(shù)：
在設(shè)計其中使用諸如FPGA (現(xiàn)場可編程門陣列)的PLD作為元件 的電路時，在封裝設(shè)計中可以改變元件設(shè)計中的PLD的引腳分配。這是 因為，在PLD中，元件內(nèi)部的動作(motion)可以通過對程序的重寫來 改變，從而在封裝設(shè)計階段進(jìn)行PLD的引腳替換以容易地進(jìn)行引腳布局。
當(dāng)在封裝設(shè)計中改變引腳分配時，需要在PLD設(shè)計信息中反映封裝 設(shè)計中的引腳分配的變化，以確保封裝設(shè)計信息和PLD設(shè)計信息的一致 性。因此，已開發(fā)了在PLD設(shè)計信息中反映封裝設(shè)計中的引腳替換的技 術(shù)。例如，日本專利申請No.2006-79447公開了一種FPGA設(shè)計支持裝置， 其中在FPGA設(shè)計信息中反映了與在封裝設(shè)計或電路設(shè)計中進(jìn)行了改變
的引腳布局有關(guān)的信息。
然而，在上述FPGA設(shè)計支持裝置中，雖然在FPGA設(shè)計中可以反
映封裝設(shè)計或電路設(shè)計中的引腳布局的變化，但是在電路設(shè)計中不能反 映封裝設(shè)計中的引腳布局的變化。因此，可以容易地確保封裝設(shè)計信息 和FPGA設(shè)計信息的一致性。但是，為了確保封裝設(shè)計信息和電路設(shè)計 信息的一致性或電路設(shè)計信息和FPGA設(shè)計信息的一致性，電路設(shè)計者 需要改變電路設(shè)計信息。因此，增加了電路設(shè)計者的工作量。

發(fā)明內(nèi)容
本發(fā)明的目的是至少部分地解決常規(guī)技術(shù)中的問題。 根據(jù)本發(fā)明的一個方面， 一種對設(shè)計其中使用PLD作為元件的電路
進(jìn)行支持的電路設(shè)計支持裝置包括引腳交換信息接收單元，其接收引 腳交換信息，所述引腳交換信息是與在針對PLD的封裝設(shè)計中進(jìn)行的引 腳交換有關(guān)的信息；引腳交換處理單元，其通過使用所述引腳交換信息
在電路設(shè)計信息中反映引腳交換，并保持包含在電路設(shè)計信息中的PLD 信息的變化歷史的記錄；以及變化歷史輸出單元，其基于PLD信息的變 化歷史的記錄而輸出待通知給PLD設(shè)計支持裝置以在由PLD設(shè)計支持裝 置保持的PLD設(shè)計信息中反映引腳交換的通知信息。
根據(jù)本發(fā)明的另一方面， 一種用于對設(shè)計其中使用PLD作為元件的 電路進(jìn)行支持的方法包括接收引腳交換信息，所述引腳交換信息是與 在針對PLD的封裝設(shè)計中進(jìn)行的引腳交換有關(guān)的信息；通過使用所述引 腳交換信息在電路設(shè)計信息中反映引腳交換；保持包含在電路設(shè)計信息 中的PLD信息的變化歷史的記錄；以及基于在所述保持步驟所保持的 PLD信息的變化歷史的記錄而輸出待通知給PLD設(shè)計支持裝置以在由 PLD設(shè)計支持裝置保持的PLD設(shè)計信息中反映引腳交換的通知信息。
根據(jù)本發(fā)明的又一方面， 一種制造印刷電路板的方法，該方法由用 于對設(shè)計其中使用PLD作為元件的電路進(jìn)行支持的電路設(shè)計支持裝置采 用，該方法包括接收引腳交換信息，所述接收引腳交換信息是與在針 對PLD的封裝設(shè)計中進(jìn)行的引腳交換有關(guān)的信息；處理引腳交換，其中 通過使用在所述接收步驟接收到的引腳交換信息在電路設(shè)計信息中反映 所述引腳交換；保持包含在所述電路設(shè)計信息中的PLD信息的變化歷史 的記錄；以及輸出變化歷史，其中基于在所述保持步驟所保持的PLD信 息的變化歷史的記錄而輸出待通知給PLD設(shè)計支持裝置以在由PLD設(shè)計 支持裝置保持的PLD設(shè)計信息中反映所述引腳交換的通知信息。
根據(jù)本發(fā)明的再一方面， 一種計算機(jī)可讀記錄介質(zhì)中存儲有使計算 機(jī)實現(xiàn)上述方法的計算機(jī)程序。


當(dāng)結(jié)合附圖理解時，通過閱讀本發(fā)明的當(dāng)前優(yōu)選實施方式的下述詳 細(xì)說明，將更好地理解本發(fā)明的上述和其他目的、特征、優(yōu)點以及技術(shù)上和工業(yè)上的重要性。
圖1是用于說明根據(jù)本發(fā)明的第一實施方式的FPGA協(xié)同設(shè)計的原
理的說明圖2是根據(jù)第一實施方式的FPGA協(xié)同設(shè)計系統(tǒng)的功能框圖3是用于說明電路設(shè)計的說明圖4A和圖4B是用于說明FPGA的符號庫的說明圖5是存儲在FPGA信息存儲單元中的FPGA信息的示例的圖6是存儲在符號庫存儲單元中的符號庫的示例的圖7是引腳交換的示例的圖8是如何在電路圖中反映引腳交換的示例的圖9是存儲在約束條件存儲單元中的約束條件的示例的圖IO是存儲在變化歷史存儲單元中的變化歷史的示例的圖11是由歷史輸出單元輸出到FPGA設(shè)計CAD裝置的通知信息的 示例的圖12是通知信息的輸出格式的圖13是由電路設(shè)計CAD裝置執(zhí)行的創(chuàng)建符號庫的處理和設(shè)置符號 的處理的流程圖14是由DRC單元執(zhí)行的用于檢査輸入/輸出屬性的處理的流程
圖15是由DRC單元執(zhí)行的用于檢查差動信號(differential signal) 的處理的流程圖16是由DRC單元執(zhí)行的用于檢査電源電壓的處理的流程圖17是由引腳交換處理單元執(zhí)行的用于引腳交換的處理的流程圖18是由歷史輸出單元執(zhí)行的用于輸出變化歷史的處理的流程圖19是用于說明根據(jù)本發(fā)明的第二實施方式的FPGA協(xié)同設(shè)計的原
理的說明圖20是根據(jù)第二實施方式的FPGA協(xié)同設(shè)計系統(tǒng)的功能框圖21是由網(wǎng)表(net list)獲取單元獲取的網(wǎng)表的示例的圖22是由網(wǎng)表轉(zhuǎn)換單元輸出的網(wǎng)表的示例的圖23是由臨時庫創(chuàng)建單元創(chuàng)建的臨時庫的示例的圖24是由臨時庫創(chuàng)建裝置執(zhí)行的用于輸出封裝設(shè)計CAD信息的處 理的流程圖25是由臨時庫創(chuàng)建裝置執(zhí)行的用于反映封裝的考慮結(jié)果的處理 的流程圖；以及
圖26是執(zhí)行根據(jù)第一實施方式的電路設(shè)計CAD程序的計算機(jī)的功 能框圖。
具體實施例方式
以下將參照附圖詳細(xì)說明根據(jù)本發(fā)明的示例性實施方式。順便提及， 在這些實施方式中主要說明了將本發(fā)明應(yīng)用于FPGA的情況。
首先，對根據(jù)本發(fā)明第一實施方式的FPGA協(xié)同設(shè)計的原理進(jìn)行說 明。圖1是用于說明根據(jù)第一實施方式的FPGA協(xié)同設(shè)計的原理的說明 圖。如圖中所示，在根據(jù)第一實施方式的FPGA協(xié)同設(shè)計中，包括支 持FPGA設(shè)計的FPGA設(shè)計CAD裝置10;支持印刷電路板的封裝設(shè)計 的封裝設(shè)計CAD裝置20;和電路設(shè)計CAD裝置100,其作為支持彼此 協(xié)同的電路設(shè)計以支持設(shè)計者的電路設(shè)計支持裝置。
具體地說，電路設(shè)計CAD裝置100接收由FPGA設(shè)計CAD裝置10 創(chuàng)建的諸如引腳布局的FPGA信息，并創(chuàng)建符號庫。在創(chuàng)建FPGA的符 號庫時，如果要被創(chuàng)建符號庫的FPGA設(shè)置在電路圖中，SP，如果由于 FPGA中的變化而新創(chuàng)建符號庫，則電路設(shè)計CAD裝置100盡可能地通 過使用與現(xiàn)有符號有關(guān)的諸如部分分配和符號引腳的布局的信息來創(chuàng)建 符號庫。
如上所述，電路設(shè)計CAD裝置100使用FPGA信息來創(chuàng)建FPGA 的符號庫，從而電路設(shè)計者無需創(chuàng)建FPGA的符號庫。因此，減少了電 路設(shè)計者的工作量。此外，當(dāng)由于FPGA的變化而新創(chuàng)建符號庫時，電 路設(shè)計CAD裝置100盡可能地使用與現(xiàn)有符號有關(guān)的信息來創(chuàng)建符號 庫。因此，可以減少對電路圖的修改，從而可以提高電路設(shè)計的效率。
此外，當(dāng)執(zhí)行DRC (設(shè)計規(guī)則檢查)時，電路設(shè)計CAD裝置100
通過參考諸如由FPGA設(shè)計CAD裝置10創(chuàng)建的引腳輸入/輸出屬性的 FPGA信息來執(zhí)行DRC。例如，電路設(shè)計CAD裝置100通過參考針對各 個網(wǎng)的FPGA的引腳輸入/輸出屬性來檢查輸出引腳的數(shù)量。通過這種方 式，電路設(shè)計CAD裝置100通過參考諸如引腳輸入/輸出屬性的FPGA 信息來執(zhí)行DRC，從而可以更精確地執(zhí)行DRC。
此外，當(dāng)在封裝設(shè)計中出現(xiàn)引腳交換時，電路設(shè)計CAD裝置100 從封裝設(shè)計CAD裝置20獲取引腳交換信息，并在符號庫、電路圖等中 反映該引腳交換。此外，電路設(shè)計CAD裝置IOO在諸如引腳之間的線路 長度的約束條件下在封裝設(shè)計中反映該引腳交換。通過這種方式，電路 設(shè)計CAD裝置IOO在該約束條件下還在封裝設(shè)計中反映該引腳交換，從 而可以消除電路設(shè)計信息和封裝設(shè)計信息的不一致性。
此外，電路設(shè)計CAD裝置IOO記錄封裝設(shè)計中的引腳交換的歷史， 并向FPGA設(shè)計CAD裝置10提供引腳交換的歷史信息。通過這種方式， 電路設(shè)計CAD裝置IOO記錄封裝設(shè)計中的引腳交換的歷史，并將引腳交 換的歷史信息提供給FPGA設(shè)計CAD裝置10，從而可以確保FPGA設(shè) 計、電路設(shè)計和封裝設(shè)計之間的一致性。
隨后，將說明根據(jù)第一實施方式的FPGA協(xié)同設(shè)計系統(tǒng)的構(gòu)成。圖 2是根據(jù)第一實施方式的FPGA協(xié)同設(shè)計系統(tǒng)的功能框圖。如圖所示， FPGA協(xié)同設(shè)計系統(tǒng)包括FPGA設(shè)計CAD裝置10、封裝設(shè)計CAD裝置 20和電路設(shè)計CAD裝置100。
電路設(shè)計CAD裝置100與FPGA設(shè)計CAD裝置10和封裝設(shè)計CAD 裝置20協(xié)同地支持其中使用FPGA作為元件的電路設(shè)計。圖3是用于說 明電路設(shè)計的說明圖。如圖所示，電路設(shè)計者在電路圖中設(shè)置被登記為 與元件相關(guān)聯(lián)的符號庫的符號，并將符號引腳彼此相連，從而設(shè)計電路。
然而，在FPGA的情況下，如果在符號上寫入程序之前將符號登記 為符號庫，則由于引腳可以用于輸入或者輸出，所以引腳被定義為輸入/ 輸出引腳。因此，當(dāng)使用所登記的符號庫時，用于輸入的引腳位于右側(cè)， 相反地，用于輸出的引腳位于左側(cè)，或者不如圖4A中所示順序地設(shè)置總 線，從而電路圖會很復(fù)雜。
因此，有必要在每次寫入程序時創(chuàng)建符號庫。從而，在這種情況下，
電路設(shè)計CAD裝置100在每次寫入程序時創(chuàng)建FPGA的符號庫。通過在 每次寫入程序時創(chuàng)建符號庫，如圖4B所示，用于輸入的引腳可以設(shè)置在 左側(cè)，并且總線也可以順序設(shè)置。
返回到對圖2的說明，電路設(shè)計CAD裝置100包括FPGA信息管 理單元110、 FPGA信息存儲單元115、庫創(chuàng)建單元120、符號庫存儲單 元125、電路圖反映單元130、電路圖存儲單元135、 DRC單元140、引 腳交換處理單元150、約束條件存儲單元155、歷史輸出單元160和變化 歷史存儲單元165。
FPGA信息管理單元110是用于管理FPGA信息的處理單元。FPGA 信息管理單元110從由FPGA設(shè)計CAD裝置10輸出的文件獲取諸如物 理引腳和邏輯引腳之間的對應(yīng)關(guān)系、引腳輸入/輸出屬性、電壓值和引腳 組(bank)編號的FPGA信息，并將所獲取的FPGA信息存儲在FPGA 信息存儲單元115中。
在這種情況下，在FPGA信息管理單元110首先將FPGA信息存儲 在FPGA信息存儲單元115中之后，當(dāng)FPGA信息管理單元110獲取FPGA 信息并將所獲取的FPGA信息重新存儲在FPGA信息存儲單元115中時， FPGA信息管理單元IIO還在變化歷史存儲單元165中存儲表示FPGA信 息的變化的變化歷史。
FPGA信息存儲單元115是在FPGA信息管理單元110的控制下在 其中存儲FPGA信息的存儲單元。圖5是存儲在FPGA信息存儲單元115 中的FPGA信息的示例的圖。如圖所示，F(xiàn)PGA信息存儲單元115中存儲 有針對各個引腳的物理引腳名、邏輯引腳名、輸入/輸出屬性、引腳組編 號、交換組編號、差動屬性和電源電壓。
庫創(chuàng)建單元120是用于使用存儲在FPGA信息存儲單元115中的 FPGA信息來創(chuàng)建FPGA的符號庫的處理單元，并且?guī)靹?chuàng)建單元120將所 創(chuàng)建的符號庫存儲在符號庫存儲單元125中。庫創(chuàng)建單元120包括部分 劃分單元121和符號創(chuàng)建單元122。部分劃分單元121將電路圖劃分為多 個部分。符號創(chuàng)建單元122創(chuàng)建由部分劃分單元121劃分的各個部分的符號。
部分劃分單元121基于用戶通過GUI指定的部分劃分規(guī)則將電路圖 劃分為多個部分。在部分劃分時，通過各個引腳組編號、各個引腳組組、
各個邏輯引腳名等將電路圖劃分為多個部分。此外，部分劃分單元121
基于輸入/輸出屬性來確定符號上的最右邊引腳和最左邊引腳的位置，并 通過根據(jù)引腳的屬性進(jìn)行排序來確定引腳的順序。此外，部分劃分單元
121通過GUI從用戶接收用于替換(displace)多個部分之間的引腳的規(guī) 范，并替換引腳。
此外，在創(chuàng)建符號庫時，庫創(chuàng)建單元120檢査要被創(chuàng)建符號的FPGA 的符號是否被設(shè)置在電路圖中。如果該符號被設(shè)置在電路圖中，則庫創(chuàng) 建單元120通過參考與所設(shè)置的符號有關(guān)的信息來創(chuàng)建符號庫。
具體地說，庫創(chuàng)建單元120通過參考作為對現(xiàn)有符號庫的關(guān)鍵字 (key)的邏輯引腳名來執(zhí)行部分分配。此外，庫創(chuàng)建單元120創(chuàng)建其中 符號引腳被設(shè)置在與先前引腳在現(xiàn)有符號庫中的位置相同的位置處的符 號庫。即，庫創(chuàng)建單元120將具有包含在現(xiàn)有符號中的邏輯引腳名的引 腳分配到相同部分的與先前引腳在現(xiàn)有部分中的位置相同的位置，并將 具有未包含在現(xiàn)有符號中的邏輯引腳名的引腳分配到與具有相同物理引 腳名所在部分相同的部分。此外，庫創(chuàng)建單元120將具有與現(xiàn)有符號中 使用的邏輯引腳名不相同的邏輯引腳名的引腳設(shè)置在符號庫中的未被占 用的位置中。如果在符號庫中沒有未被占用的位置，則庫創(chuàng)建單元120 向下擴(kuò)展符號庫的大小，并在所擴(kuò)展的位置中設(shè)置該引腳。
當(dāng)要被創(chuàng)建符號的FPGA的符號被設(shè)置在電路圖中時，庫創(chuàng)建單元 120通過參考與所設(shè)置的符號有關(guān)的信息來創(chuàng)建符號庫，從而使由于 FPGA設(shè)計的變化而引起的對電路圖的修改最小化。
符號庫存儲單元125是在其中存儲FPGA的符號庫的存儲單元。圖 6是存儲在符號庫存儲單元125中的符號庫的示例的圖。如圖所示，符號 庫存儲單元125中存儲有與庫名、創(chuàng)建日期/時間、版本、被占用區(qū)域、 圖形(figure)表編號和符號引腳編號有關(guān)的信息、與形成符號的各個圖 形有關(guān)的信息、以及與各個引腳有關(guān)的信息。
電路圖反映單元130是這樣的處理單元如果其中由庫創(chuàng)建單元120創(chuàng)建了符號庫的FPGA的符號被設(shè)置在電路圖中，則處理單元用新創(chuàng)建的符號來替換所設(shè)置的符號。如果線路連接到邏輯引腳名與替換之前所使用的先前邏輯引腳名不同的引腳，則電路圖反映單元130切斷(cut off)該線路。
如果線路連接到邏輯引腳名與替換之前所使用的先前邏輯引腳名不同的引腳，則電路圖反映單元130切斷該線路，從而可以減少由于FPGA 設(shè)計的變化而導(dǎo)致的電路圖的修改的遺漏。
電路圖存儲單元135是其中存儲有與其中設(shè)置有元件的電路圖有關(guān) 的信息的存儲單元。如果其中由庫創(chuàng)建單元120創(chuàng)建了符號庫的FPGA 的符號被設(shè)置在電路圖中，則通過電路圖反映單元130來更新電路圖存 儲單元135。
DRC單元140是執(zhí)行DRC的處理單元。DRC單元140通過參考由 FPGA信息管理單元110管理的FPGA信息以及存儲在元件庫30中的信 息來執(zhí)行DRC。具體地說，DRC單元140檢查輸入/輸出屬性、差動信 號、電源電壓等。DRC單元140通過參考FPGA信息來執(zhí)行DRC，從而 可以精確地執(zhí)行與FPGA相關(guān)聯(lián)的DRC。
引腳交換處理單元150是這樣的處理單元該處理單元接收由封裝 設(shè)計CAD裝置20輸出的引腳交換信息，并在FPGA信息、符號庫和電 路圖中反映在封裝設(shè)計中執(zhí)行的引腳交換。在FPGA中，可以通過編寫 程序來改變元件內(nèi)部的操作，從而在封裝設(shè)計階段執(zhí)行FPGA元件的引 腳替換(引腳交換)以易于進(jìn)行引腳分配。因此，引腳交換處理單元150 執(zhí)行在電路設(shè)計中反映封裝設(shè)計中的引腳交換的處理。
圖7是引腳交換的示例的圖。如圖所示，當(dāng)連接在FPGA和其他元 件之間的線路交叉時，可以通過FPGA的引腳交換來消除線路的交叉。 圖8是如何在電路圖中反映引腳交換的示例的圖。如圖所示，在電路圖 中，在分別具有物理引腳名"D1"、 "E1"、 "F1"和"G1"的符號中，引 腳布局發(fā)生了變化。
引腳交換處理單元150還在諸如引腳之間的線路距離長度的約束條件下在封裝設(shè)計中反映引腳交換。引腳交換處理單元150還在該約束條 件下在封裝設(shè)計中反映引腳交換，從而可以確保電路設(shè)計和封裝設(shè)計之 間的設(shè)計信息的一致性。
此外，引腳交換處理單元150指示FPGA信息管理單元110存儲由 于引腳交換而導(dǎo)致的FPGA信息的變化歷史。然后，F(xiàn)PGA信息管理單元 110在變化歷史存儲單元165中存儲該變化歷史。
約束條件存儲單元155是在其中存儲與電路設(shè)計相關(guān)的諸如引腳之 間的線路長度的約束信息的存儲單元。圖9是存儲在約束條件存儲單元 155中的約束條件的示例的圖。如圖所示，約束條件存儲單元155在其中 存儲與引腳之間的線路長度相關(guān)的約束信息。例如，存儲有元件"IC1" 的物理引腳名為"G1"的引腳和元件"112"的物理引腳名為"2"的引腳 之間的線路長度為50mm或更小的約束條件。
歷史輸出單元160是這樣的處理單元，該處理單元將FPGA信息(該 FPGA信息在由引腳交換處理單元150執(zhí)行反映引腳交換的處理中發(fā)生 變化)的變化歷史作為通知信息輸出到能夠輸入到FPGA設(shè)計CAD裝置 IO中的形式的文件。
變化歷史存儲單元165是在其中存儲FPGA信息的變化歷史并由 FPGA信息管理單元110進(jìn)行管理的存儲單元。圖10是存儲在變化歷史 存儲單元165中的變化歷史的示例的圖。如圖所示，變化歷史存儲單元 165在其中存儲每當(dāng)進(jìn)行引腳交換的處理時與處理的日期/時間和所交換 的引腳有關(guān)的變化信息。此外，每當(dāng)歷史輸出單元160輸出變化歷史時 以及每當(dāng)FPGA信息管理單元110從FPGA設(shè)計CAD裝置10獲取FPGA 信息時，變化歷史存儲單元165在其中存儲處理的日期/時間。
圖11是由歷史輸出單元160輸出到FPGA設(shè)計CAD裝置10的通知 信息的示例的圖。如圖所示，歷史輸出單元160針對各個所交換的引腳 將物理引腳名和引腳交換后的經(jīng)變化的邏輯引腳名輸出為通知信息。圖 12是通知信息的輸出格式的圖。
通過這種方式，變化歷史存儲單元165在其中存儲FPGA信息的變 化歷史，并且歷史輸出單元160將該變化歷史作為通知信息輸出到能夠 輸入到FPGA設(shè)計CAD裝置10的形式的文件。因此，可以確保封裝設(shè) 計、電路設(shè)計和FPGA設(shè)計之間的設(shè)計信息的一致性。
隨后，說明由電路設(shè)計CAD裝置100執(zhí)行的創(chuàng)建符號庫的處理過程 和設(shè)置符號的處理。圖13是由電路設(shè)計CAD裝置100執(zhí)行的創(chuàng)建符號 庫的處理過程和設(shè)置符號的處理的流程圖。
如圖所示，在電路設(shè)計CAD裝置100中，F(xiàn)PGA信息管理單元110 從由FPGA設(shè)計CAD裝置10輸出的文件獲取諸如引腳分配信息和屬性 信息的FPGA信息，并將所獲取的信息存儲在FPGA信息存儲單元115 中(步驟SIOI)。
然后，庫創(chuàng)建單元120確定與由FPGA信息管理單元110獲取的 FPGA信息相對應(yīng)的符號是否被設(shè)置在電路圖中(步驟S102)。如果該符 號未被設(shè)置在電路圖中，則庫創(chuàng)建單元120使用由用戶指定的部分劃分 規(guī)則將該電路圖劃分為多個部分(步驟S103),并根據(jù)用于創(chuàng)建符號的預(yù) 定規(guī)則(例如，通過基于輸入/輸出屬性將引腳分配到右側(cè)或左側(cè))來確 定符號引腳的位置(步驟S104)。
如果該符號被設(shè)置在電路圖中，則庫創(chuàng)建單元120通過參考先前執(zhí) 行的部分分配將具有與先前引腳相同邏輯引腳名的引腳分配到與該先前 引腳所在部分相同的部分(步驟S105)。如果引腳的邏輯引腳名不是先前 引腳使用的邏輯引腳名，則庫創(chuàng)建單元120將該引腳分配到與具有相同 物理引腳名的先前引腳所在部分相同的部分(步驟S106)。隨后，將具有
與先前引腳相同的邏輯引腳名的引腳設(shè)置在與先前引腳所在位置相同的 位置(步驟S107)，并且將具有未被先前引腳使用的邏輯引腳名的引腳設(shè) 置在該符號上的未被占用的位置中(步驟S108)。
庫創(chuàng)建單元120通過GUI從用戶接收用于改變部分分配或引腳位置 的規(guī)范。如果指定了這些變化，則庫創(chuàng)建單元120通過改變部分分配或 引腳位置來創(chuàng)建符號庫(步驟S109)，并將所創(chuàng)建的符號庫存儲在符號庫 存儲單元125中(步驟SllO)。
然后，電路圖反映單元130確定其中已由庫創(chuàng)建單元120創(chuàng)建了符 號庫的FPGA的先前符號是否被設(shè)置在電路圖中(步驟Slll)。如果該先 前符號被設(shè)置在電路圖中，則電路圖反映單元130使用新創(chuàng)建的符號替
換己設(shè)置的符號(步驟SU2)。如果線路連接到待設(shè)置的具有與以前所使 用的先前邏輯引腳名不同的邏輯引腳名的引腳，則電路圖反映單元130 切斷該線路(步驟S113)。
隨后，通過用戶指定的元件輸入功能將所創(chuàng)建的符號設(shè)置在電路圖 中(步驟S114)。
通過這種方式，如果與由FPGA信息管理單元110獲取的FPGA信 息相對應(yīng)的符號被設(shè)置在電路圖中，則庫創(chuàng)建單元120通過參考先前創(chuàng) 建的符號庫來創(chuàng)建符號庫，并且電路圖反映單元130使用其中新創(chuàng)建了 符號庫的符號來替換己設(shè)置的符號。因此，可以使得由于FPGA設(shè)計的 變化而導(dǎo)致的對電路圖的修改最小化。
順便提及，在這種情況下，如果要被創(chuàng)建符號庫的FPGA被設(shè)置在 電路圖中，則庫創(chuàng)建單元120參考先前創(chuàng)建的符號庫。另選的是，如果 要被創(chuàng)建符號庫的FPGA被存儲在符號庫存儲單元125中，則庫創(chuàng)建單 元120可以參考先前創(chuàng)建的符號庫。
隨后，說明由DRC單元140執(zhí)行的用于檢查輸入/輸出屬性的處理。 圖14是由DRC單元140執(zhí)行的用于檢查輸入/輸出屬性的處理的處理過 程的流程圖。
如圖所示，DRC單元140關(guān)注于單連接組(one-connection group) 中的網(wǎng)中的任意一個網(wǎng)，并獲得與包含在所關(guān)注的網(wǎng)中的所有引腳有關(guān) 的信息(步驟S201)。然后，DRC單元140關(guān)注其信息已被獲取的引腳 中的任意一個引腳(步驟S202)，并確定所關(guān)注的引腳是否用于FPGA元 件(步驟S203)。
結(jié)果，如果所關(guān)注的引腳用于FPGA元件，則通過參考存儲在FPGA 信息存儲單元115中的FPGA信息來檢查該引腳的輸入/輸出屬性(步驟 S204)。如果所關(guān)注的引腳不用于FPGA元件，則通過參考元件庫30來 檢查該引腳的輸入/輸出屬性(步驟S205)。然后，確定是否檢查了所有 引腳的輸入/輸出屬性(步驟S206)。如果存在未檢查的任何引腳，則系 統(tǒng)控制返回到步驟S202，并且關(guān)注未檢查的引腳，以檢查其輸入/輸出屬性。
如果檢查了所有引腳的輸入/輸出屬性，則確定所關(guān)注的網(wǎng)是否包括 兩個或更多個輸出引腳(步驟S207)。如果包括兩個或更多個輸出引腳，
則將表示該網(wǎng)連接在多個輸出引腳之間的錯誤通知給用戶(步驟S208)。 此外，還確定所關(guān)注的網(wǎng)是否不包括任何輸出引腳(步驟S209)。如果不 包括任何輸出引腳，則將表示在所關(guān)注的網(wǎng)中不存在輸出引腳的錯誤通 知給用戶(步驟S210)。如果僅有一個引腳是輸出引腳，則通知用戶所 關(guān)注的網(wǎng)處于正確的狀態(tài)(步驟S211)。
然后，確定是否對所有的網(wǎng)檢査了輸出引腳的數(shù)量(步驟S212)。 如果存在任何未檢査輸出引腳數(shù)量的網(wǎng)，則系統(tǒng)控制返回到步驟S201， 并關(guān)注未檢査輸出引腳數(shù)量的網(wǎng)，以檢查輸出引腳的數(shù)量。如果確定對 所有的網(wǎng)檢査了輸出引腳的數(shù)量，則終止檢查輸入/輸出屬性的處理。
通過這種方式，對于FPGA元件，DRC單元140通過參考FPGA信 息來檢查輸入/輸出屬性，從而可以精確地檢查包含F(xiàn)PGA的電路的輸入/ 輸出屬性。
隨后，說明由DRC單元140執(zhí)行的用于檢查差動信號的處理。圖 15是由DRC單元140執(zhí)行的用于檢查差動信號的處理的處理過程的流程 圖。
如圖所示，DRC單元140關(guān)注多個網(wǎng)中的任意一個網(wǎng)，并獲得包含 與所關(guān)注的網(wǎng)中的所有引腳有關(guān)的信息(步驟S301)。將正引腳的數(shù)量(其 表示差動屬性為正的引腳的數(shù)量)的初始值和負(fù)引腳的數(shù)量(其表示差 動屬性為負(fù)的引腳的數(shù)量)的初始值清零(步驟S302)。然后，關(guān)注其信 息已被獲得的引腳中的任意一個引腳(步驟S303)，并確定所關(guān)注的引腳 是否用于FPGA元件(步驟S304)。
結(jié)果，如果所關(guān)注的引腳用于FPGA元件，則通過參考存儲在FPGA 信息存儲單元115中的FPGA信息來檢查該引腳的差動屬性(步驟S305)。 如果所關(guān)注的引腳不用于FPGA元件，則通過參考元件庫30來檢查該引 腳的差動屬性(步驟S306)。然后，如果差動屬性為正，則將正引腳的數(shù) 量遞增"1"，或者如果差動屬性為負(fù)，則將負(fù)引腳的數(shù)量遞增"1"(步
驟S307)。
確定是否檢查了所有引腳的差動屬性(步驟S308)。如果存在未檢 查差動屬性的引腳，則系統(tǒng)控制返回到步驟S303，并關(guān)注未檢查差動屬 性的引腳，以檢查其差動屬性。
如果檢查了所有引腳的差動屬性，則確定正引腳的數(shù)量是否為正數(shù) 并且負(fù)引腳的數(shù)量是否也為正數(shù)，即，是否存在具有正屬性的引腳和具 有負(fù)屬性的引腳(步驟S309)。如果正引腳的數(shù)量為正數(shù)并且負(fù)引腳的數(shù) 量也為正數(shù)，則將表示具有正屬性的引腳連接到具有負(fù)屬性的引腳的錯 誤通知給用戶(步驟S310)。如果正引腳的數(shù)量或負(fù)引腳的數(shù)量中的一個 為正數(shù)，則通知用戶所關(guān)注的網(wǎng)處于正確的狀態(tài)(步驟S311)。
然后，確定是否對所有的網(wǎng)檢查了差動信號(步驟S312)。如果存 在任何未檢査差動信號的網(wǎng)，則系統(tǒng)控制返回到S301，并關(guān)注未檢査差 動信號的網(wǎng)，以檢查其差動信號。如果確定對所有的網(wǎng)檢查了差動信號， 則終止檢査差動信號的處理。
通過這種方式，對于FPGA元件，DRC單元140通過參考FPGA信 息來檢查引腳的差動屬性，從而可以精確地檢查包含F(xiàn)PGA的電路中的 差動信號。
隨后，說明由DRC單元140執(zhí)行的用于檢查電源電壓的處理。圖 16是由DRC單元140執(zhí)行的用于檢查電源電壓的處理的處理過程的流程 圖。
如圖所示，DRC單元140關(guān)注多個元件中的任意一個元件(步驟 S401)，并且還關(guān)注包含在所關(guān)注的元件中的引腳中的任意一個引腳(步 驟S402)。然后，確定所關(guān)注的引腳是否為電源引腳(步驟S403)。如果 所關(guān)注的引腳不是電源引腳，則系統(tǒng)控制前進(jìn)到步驟S410。
如果所關(guān)注的引腳是電源引腳，則確定所個關(guān)注的引腳是否是用于 FPGA元件(步驟404)。如果所關(guān)注的引腳用于FPGA元件，則通過參 考存儲在FPGA信息存儲單元115中的FPGA信息來檢查該引腳的電源 電壓(S405)。如果所關(guān)注的引腳不用于FPGA元件，則通過參考元件庫 30來檢查該引腳的電源電壓(步驟S406)。然后，檢查所關(guān)注的引腳所連接到的網(wǎng)的電壓值(步驟S407)，并確定該電壓值是否與該引腳的電源 電壓相等(步驟S408)。如果該電壓值不等于該引腳的電源電壓，則通知 用戶電源電壓不等于該電壓值(步驟S409)。
然后，確定是否檢査了所有引腳(步驟S410)。如果存在未檢査的 任何引腳，則系統(tǒng)控制返回到步驟S402，并關(guān)注未檢查的引腳，以檢査 電源引腳的電壓值。
如果已檢查了所有引腳，則確定是否對所有元件檢查了電源電壓(步 驟S411)。如果存在未檢查電源電壓的任何元件，則系統(tǒng)控制返回到步驟 S401，并關(guān)注未檢查電源電壓的元件，以檢查電源電壓。如果確定對所 有元件檢查了電源電壓，則終止檢查電源電壓的處理。
通過這種方式，對于FPGA元件，DRC單元140通過參考FPGA信 息來檢查電源引腳的電壓值，從而可以精確地檢查包含F(xiàn)PGA的電路中 的電源電壓。
隨后，說明由引腳交換處理單元150執(zhí)行用于引腳交換的處理。圖 17是由引腳交換處理單元150執(zhí)行的用于引腳交換的處理的處理過程的 流程圖。
如圖所示，引腳交換處理單元150獲取由封裝設(shè)計CAD裝置20創(chuàng) 建的引腳交換信息(步驟S501 )，并替換其中執(zhí)行了引腳交換的FPGA的 符號庫的物理引腳名(步驟S502)。
然后，替換與包含在其中執(zhí)行了引腳交換的FPGA的FPGA信息中 的邏輯相關(guān)的邏輯引腳名和屬性(步驟S503)，并將電路圖中的符號更新 為其中替換了與該邏輯相關(guān)的邏輯引腳名和屬性的符號(步驟S504)。對 于具有約束條件的引腳，每當(dāng)進(jìn)行引腳交換時替換該約束條件(步驟 S505)。
這樣，對于具有約束條件的引腳，每當(dāng)進(jìn)行引腳交換時引腳交換處 理單元150都替換該約束條件，從而可以在與電路設(shè)計有關(guān)的信息中精 確地反映封裝設(shè)計CAD中的引腳交換。
隨后，說明由歷史輸出單元160執(zhí)行的用于輸出變化歷史的處理。 圖18是由歷史輸出單元160執(zhí)行的用于輸出變化歷史的處理的處理流程
的流程圖。如圖所示，在從存儲在變化歷史存儲單元165中的變化歷史
獲取最新FPGA信息后，歷史輸出單元160搜索用于輸出要通知給FPGA 設(shè)計CAD裝置10的通知信息的最后處理(步驟S601)。
然后，標(biāo)記從輸出通知信息的最后處理到目前為止執(zhí)行了引腳交換 的引腳(步驟S602)。將所標(biāo)記的引腳的最新屬性輸出為要通知給FPGA 設(shè)計CAD裝置10的通知信息(步驟S603)。
即，在FPGA信息管理單元110從FPGA設(shè)計CAD裝置10獲取FPGA 信息并更新存儲在FPGA信息存儲單元115中的FPGA信息后，歷史輸 出單元160將執(zhí)行了引腳交換的引腳的最新屬性(還未通知)輸出為通 知信息。
通過這種方式，歷史輸出單元160利用存儲在變化歷史存儲單元165 中的變化歷史把執(zhí)行了引腳交換的引腳的最新屬性作為通知信息輸出給 FPGA設(shè)計CAD裝置10，從而可以在FPGA設(shè)計信息中反映封裝設(shè)計中 的引腳交換。
此外，在FPGA信息管理單元110從FPGA設(shè)計CAD裝置10獲取 FPGA信息并更新存儲在FPGA信息存儲單元115中的FPGA信息后， 將僅執(zhí)行了引腳交換的引腳的最新屬性(還未通知)輸出為通知信息。 結(jié)果，可以避免輸出無用的通知信息或重復(fù)的通知信息，從而可以在 FPGA設(shè)計信息中有效地反映封裝設(shè)計中的引腳交換。
如上所述，在第一實施方式中，包含在電路設(shè)計CAD裝置100中的 FPGA信息管理單元IIO獲取諸如引腳分配信息和屬性信息的由FPGA設(shè) 計CAD裝置10創(chuàng)建的FPGA信息，并且?guī)靹?chuàng)建單元120利用該FPGA 信息來創(chuàng)建符號庫。因此，電路設(shè)計者無需創(chuàng)建FPGA的符號庫，從而 可以減少電路設(shè)計者的工作量。
因此，在創(chuàng)建符號庫時，如果被創(chuàng)建符號庫的FPGA被設(shè)置在電路 圖中，則庫創(chuàng)建單元120盡可能不改變設(shè)置在電路圖中的現(xiàn)有符號庫的 部分分配和引腳布局。此外，當(dāng)電路圖反映單元130在電路圖中設(shè)置新 創(chuàng)建了符號庫的FPGA的符號時，在不改變現(xiàn)有布局的情況下對該符號 進(jìn)行設(shè)置。因此，可以使得由于FPGA設(shè)計的變化而導(dǎo)致的對電路圖的
修改最小化。
此外，在第一實施方式中，當(dāng)包含在電路設(shè)計CAD裝置100中的DRC單元140對FPGA執(zhí)行DRC時，通過參考由FPGA信息管理單元 110從FPGA設(shè)計CAD裝置10獲取并存儲在FPGA信息存儲單元115 中的FPGA信息來檢查引腳的屬性等。因此，可以精確地執(zhí)行DRC。
此外，在第一實施方式中，包含在電路設(shè)計CAD裝置100中的引腳 交換處理單元150從封裝設(shè)計CAD裝置20獲取引腳交換信息，并且除 了符號庫、FPGA信息和電路圖之外還在約束條件中反映引腳交換。因此， 可以消除電路設(shè)計和封裝設(shè)計之間的設(shè)計信息的不一致性。
此外，在第一實施方式中，包含在電路設(shè)計CAD裝置100中的變化 歷史存儲單元165中存儲有FPGA信息的變化歷史，并且歷史輸出單元 160基于存儲在變化歷史存儲單元165中的變化歷史而輸出用于向FPGA 設(shè)計CAD裝置IO通知引腳交換的信息。因此，可以確保封裝設(shè)計、電 路設(shè)計和FPGA設(shè)計之間的設(shè)計信息的一致性。
在第一實施方式中，考慮到其中基于利用FPGA元件設(shè)計電路的結(jié) 果來進(jìn)行印刷電路板的封裝設(shè)計的情況。預(yù)先考慮FPGA設(shè)計者和封裝 設(shè)計者所期望的引腳分配極大地縮短了設(shè)計周期。因此，在本發(fā)明的第 二實施方式中，說明了支持在FPGA設(shè)計者和封裝設(shè)計者之間進(jìn)行協(xié)同 設(shè)計的FPGA協(xié)同設(shè)計系統(tǒng)。
首先，說明根據(jù)第二實施方式的FPGA協(xié)同設(shè)計的原理。圖19是用 于說明根據(jù)第二實施方式的FPGA協(xié)同設(shè)計的原理的說明圖。如圖所示， 在根據(jù)第二實施方式的FPGA協(xié)同設(shè)計中，作為協(xié)同設(shè)計支持裝置的臨 時庫創(chuàng)建裝置200接收由FPGA設(shè)計CAD裝置10創(chuàng)建的諸如引腳分配 信息的FPGA引腳信息，并創(chuàng)建FPGA的臨時庫。在這種情況下，臨時 庫表示在封裝設(shè)計CAD裝置20執(zhí)行引腳分配時所需的元件形狀類型庫， 并且是針對FPGA的臨時創(chuàng)建的庫。
臨時庫創(chuàng)建裝置200從封裝設(shè)計CAD裝置20獲取引腳交換信息， 并在由其本身管理的FPGA信息中反映所獲取的引腳交換信息，并且還 向FPGA設(shè)計CAD裝置10通知該引腳交換信息。
通過這種方式，在第二實施方式中，臨時庫創(chuàng)建裝置200接收由
FPGA設(shè)計CAD裝置10創(chuàng)建的FPGA引腳信息，并創(chuàng)建針對FPGA的 臨時元件形狀類型庫。因此，可以考慮通過采用封裝設(shè)計CAD裝置20 來進(jìn)行引腳分配。
隨后，說明根據(jù)第二實施方式的FPGA協(xié)同設(shè)計系統(tǒng)的構(gòu)成。圖20 是根據(jù)第二實施方式的FPGA協(xié)同設(shè)計系統(tǒng)的構(gòu)成的功能框圖。如圖所 示，F(xiàn)PGA協(xié)同設(shè)計系統(tǒng)包括FPGA設(shè)計CAD裝置10、封裝設(shè)計CAD 裝置20和臨時庫創(chuàng)建裝置200。臨時庫創(chuàng)建裝置200包括網(wǎng)表獲取單 元210、網(wǎng)表管理單元220、網(wǎng)表轉(zhuǎn)換單元230、 FPGA設(shè)計CAD接口單 元240、 FPGA引腳信息管理單元250、臨時庫創(chuàng)建單元260和引腳交換 處理單元270。
網(wǎng)表獲取單元210是獲取由用戶創(chuàng)建的網(wǎng)表并將該網(wǎng)表傳送到網(wǎng)表 管理單元220的處理單元。圖21是由網(wǎng)表獲取單元210獲取的網(wǎng)表的示 例的圖。
如圖所示，該網(wǎng)表包括用于定義元件的元件定義單元和用于定義網(wǎng) 的網(wǎng)定義單元。在元件定義單元中，針對要考慮使用的元件描述了元件 名和元件庫名。然而，對于FPGA元件，沒有元件庫，因此描述了其后 有"FPGA/"的模塊名(用于區(qū)分FPGA的名稱)。
在網(wǎng)定義單元中，針對各個網(wǎng)描述了網(wǎng)名和連接到該網(wǎng)的元件引腳。 在這種情況下，以"(元件名).(元件引腳名)"的形式來描述元件引腳。 順便提及，對于FPGA元件，將邏輯引腳名或物理引腳名描述為引腳名 (物理引腳名用標(biāo)記)。
網(wǎng)表管理單元220是其中存儲并管理由網(wǎng)表獲取單元210獲取的網(wǎng) 表的管理單元。在通過GUI接收到用戶輸入的網(wǎng)表的變化時，網(wǎng)表管理 單元220改變該網(wǎng)表。
網(wǎng)表轉(zhuǎn)換單元230是將由網(wǎng)表管理單元220管理的網(wǎng)表轉(zhuǎn)換為能夠 輸入到封裝設(shè)計CAD裝置20的格式的處理單元。網(wǎng)表轉(zhuǎn)換單元230在 對網(wǎng)表進(jìn)行轉(zhuǎn)換時參考由FPGA引腳信息管理單元250管理的FPGA信 息。
圖22是由網(wǎng)表轉(zhuǎn)換單元230輸出的網(wǎng)表的示例的圖。如圖所示，該
網(wǎng)表包括針對各個引腳的元件名、庫名、元件端子號、引腳名、網(wǎng)名、 交換組編號和差動類型。在這種情況下，元件端子號是分配給各個引腳 的連續(xù)編號。
FPGA設(shè)計CAD接口單元240是到FPGA設(shè)計CAD裝置10的接口 。 具體地說，F(xiàn)PGA設(shè)計CAD接口單元240從FPGA設(shè)計CAD裝置10獲 取FPGA引腳信息，并將引腳交換信息提供給FPGA設(shè)計CAD裝置10。
FPGA引腳信息管理單元250是其中存儲并管理由FPGA設(shè)計CAD 接口單元240獲取的FPGA引腳信息的管理單元。此外，在通過GUI從 用戶接收到用于改變引腳間隔或FPGA引腳信息的指令時，F(xiàn)PGA引腳信 息管理單元250改變FPGA信息。
臨時庫創(chuàng)建單元260是這樣的處理單元，該處理單元針對FPGA元 件利用由FPGA引腳信息管理單元250管理的FPGA引腳信息來創(chuàng)建臨 時庫(即，臨時元件形狀類型庫)。
圖23是由臨時庫創(chuàng)建單元260創(chuàng)建的臨時庫的示例的圖。如圖所示， 在臨時庫中，針對各個引腳描述了引腳組形狀類型庫名、X軸、Y軸、 角度和引腳名。順便提及，對于引腳組形狀類型庫名，使用在從用戶接 收到指令時存儲在FPGA引腳信息管理單元250中的信息。
此外，在臨時庫中，還描述了表示元件大小的區(qū)域。與該區(qū)域有關(guān) 的信息被用來在設(shè)計封裝設(shè)計時計算元件之間的距離。順便提及，元件 的大小是由臨時庫創(chuàng)建單元260基于引腳間隔來計算的。
臨時庫創(chuàng)建單元260基于FPGA引腳信息來創(chuàng)建臨時庫，從而可以 在封裝設(shè)計CAD中考慮引腳分配。
引腳交換處理單元270是從封裝設(shè)計CAD裝置20獲取引腳交換信 息并指示FPGA引腳信息管理單元250改變FPGA引腳信息的處理單元。 FPGA引腳信息管理單元250改變FPGA引腳信息，并且還指示FPGA 設(shè)計CAD接口單元240將引腳交換信息通知給FPGA設(shè)計CAD裝置10。 此外，引腳交換處理單元270指示網(wǎng)表管理單元220基于引腳交換信息 來改變網(wǎng)表。
隨后，說明由臨時庫創(chuàng)建裝置200執(zhí)行的用于輸出封裝設(shè)計CAD的 信息的處理。圖24是由臨時庫創(chuàng)建單元200執(zhí)行的用于輸出封裝設(shè)計 CAD的信息的處理的處理過程的流程圖。
如圖所示，在臨時庫創(chuàng)建裝置200中，F(xiàn)PGA設(shè)計CAD接口單元240 獲取由FPGA設(shè)計CAD裝置10創(chuàng)建的引腳分配信息，并將該引腳分配 信息傳送到FPGA引腳信息管理單元250，并且隨后，F(xiàn)PGA引腳信息管 理單元250創(chuàng)建FPGA引腳信息(步驟S701)。
此外，網(wǎng)表獲取單元210獲取網(wǎng)表(步驟S702)，并將該網(wǎng)表傳送 到網(wǎng)表管理單元220。當(dāng)從用戶接收到用于改變網(wǎng)表等的指令時，網(wǎng)表管 理單元220改變由其自身管理的網(wǎng)表。當(dāng)從用戶接收到引腳間隔的規(guī)范 等(步驟S703)時，F(xiàn)PGA引腳信息管理單元250改變由其自身管理的 FPGA引腳信息。
然后，臨時庫創(chuàng)建單元260從FPGA引腳信息獲得引腳的坐標(biāo)，并 創(chuàng)建臨時元件形狀類型庫(步驟S704),并且網(wǎng)表轉(zhuǎn)換單元230對網(wǎng)表進(jìn) 行轉(zhuǎn)換(步驟S705)。然后，網(wǎng)表轉(zhuǎn)換單元230將經(jīng)轉(zhuǎn)換的網(wǎng)表輸出到一 文件，并且臨時庫創(chuàng)建單元260將所創(chuàng)建的臨時庫輸出到該文件(步驟 S706)。
通過這種方式，臨時庫創(chuàng)建裝置200創(chuàng)建了臨時庫，從而可以考慮 采用封裝設(shè)計CAD裝置20來進(jìn)行引腳分配。此外，在從用戶接收到引 腳間隔的規(guī)范等時，F(xiàn)PGA引腳信息管理單元250改變由其自身管理的 FPGA引腳信息。因此，用戶可以考慮以各種引腳間隔進(jìn)行引腳分配。
隨后，說明由臨時庫創(chuàng)建裝置200執(zhí)行的用于反映封裝的考慮結(jié)果 的處理。圖25是由臨時庫創(chuàng)建單元200執(zhí)行的用于反映封裝的考慮結(jié)果 的處理的處理過程的流程圖。
如圖所示，在臨時庫創(chuàng)建裝置200中，引腳交換處理單元270獲取 封裝設(shè)計CAD中的引腳交換信息(步驟S801)，并替換網(wǎng)表中的包含進(jìn) 行了引腳交換的引腳的網(wǎng)(步驟S802)。
然后，引腳交換處理單元270替換包含在FPGA信息中的邏輯引腳 名和邏輯屬性(步驟S803)，并且FPGA設(shè)計CAD接口單元240將與被
替換的引腳有關(guān)的信息輸出到一文件(步驟S804)。
通過這種方式，引腳交換處理單元270獲取封裝設(shè)計CAD中的引腳 交換信息，并在網(wǎng)表和FPGA信息中反映該引腳交換。然后，F(xiàn)PGA設(shè)計 CAD接口單元240將與該引腳交換有關(guān)的信息輸出到該文件。因此，可 以在FPGA設(shè)計信息中反映封裝設(shè)計中的引腳交換。
如上所述，在第二實施方式中，F(xiàn)PGA設(shè)計CAD接口單元240獲取 由FPGA設(shè)計CAD裝置10創(chuàng)建的引腳分配信息，F(xiàn)PGA引腳信息管理 單元250管理由FPGA設(shè)計CAD接口單元240獲取的作為FPGA引腳信 息的引腳分配信息，并且臨時庫創(chuàng)建單元260采用由FPGA引腳信息管 理單元250管理的FPGA引腳信息來創(chuàng)建臨時元件形狀類型庫并將該臨 時元件形狀類型庫以能夠由封裝設(shè)計CAD裝置20讀取的形式輸出到文 件。因此，可以考慮通過采用封裝設(shè)計CAD裝置20進(jìn)行的早期引腳分 配，并且還縮短了設(shè)計印刷電路板的周期。
在第一實施方式和第二實施方式中分別說明了電路設(shè)計CAD裝置 和臨時庫創(chuàng)建裝置。另選的是，還可以通過利用軟件來實現(xiàn)電路設(shè)計CAD 裝置和臨時庫創(chuàng)建裝置的結(jié)構(gòu)而獲得分別具有與電路設(shè)計CAD裝置和臨 時庫創(chuàng)建裝置相同功能的電路設(shè)計CAD程序和臨時庫創(chuàng)建程序。因此， 下面說明執(zhí)行電路設(shè)計CAD程序的計算機(jī)。順便提及，還可以通過類似
的計算機(jī)來執(zhí)行臨時庫創(chuàng)建程序。
圖26是執(zhí)行根據(jù)第一實施方式的電路設(shè)計CAD程序的計算機(jī)300 的功能框圖。如圖所示，計算機(jī)300包括RAM 310、 CPU 320、 HDD 330、 LAN接口 340、輸入/輸出接口 350和DVD驅(qū)動器360。
RAM 310是其中存儲計算機(jī)程序、執(zhí)行該計算機(jī)程序的中間結(jié)果等 的存儲器。CPU 320是從RAM 310讀取程序并執(zhí)行該程序的中央處理單 元。HDD 330是其中存儲程序和數(shù)據(jù)的盤裝置。LAN接口 340是用于通 過LAN將計算機(jī)300與其他計算機(jī)進(jìn)行連接的接口。輸入/輸出接口 350 是用于將計算機(jī)300與輸入設(shè)備(例如鼠標(biāo)或鍵盤)以及顯示設(shè)備進(jìn)行 連接的接口。 DVD驅(qū)動器360是讀寫DVD的設(shè)備。
要由計算機(jī)300執(zhí)行的電路設(shè)計CAD程序311存儲在DVD中，并 由DVD驅(qū)動器360從DVD中讀出，然后安裝在計算機(jī)300上。另選的 是，電路設(shè)計CAD程序311例如存儲在通過LAN接口 340連接到計算 機(jī)300的其他計算機(jī)系統(tǒng)的數(shù)據(jù)庫中，并從該數(shù)據(jù)庫讀出，然后安裝在 計算機(jī)300上。于是，安裝后的電路設(shè)計CAD程序311被存儲在HDD 330 中，并由RAM310讀出，然后由CPU320執(zhí)行。
在本實施方式中，說明了使用FPGA作為元件的情況。然而，本發(fā) 明并不限于上述情況。本發(fā)明還可應(yīng)用于其中通常使用PLD作為元件的 情況。
根據(jù)本發(fā)明的一個方面，在電路設(shè)計信息和PLD設(shè)計信息中反映了 封裝設(shè)計中的變化，從而可以容易地確保電路設(shè)計信息、PLD設(shè)計信息 和封裝設(shè)計信息之間的一致性。
根據(jù)本發(fā)明的另一方面，避免了輸出無用的通知信息，從而可以在 PLD設(shè)計信息中有效地反映封裝設(shè)計中的引腳交換。
根據(jù)本發(fā)明的又一方面，基于所存儲的PLD信息輸出通知信息，從 而可以容易地確保包含在電路設(shè)計信息中的PLD信息、PLD設(shè)計信息和 封裝設(shè)計信息之間的一致性。
根據(jù)本發(fā)明的再一方面，避免了輸出重復(fù)通知信息，從而可以在PLD 設(shè)計信息中有效地反映封裝設(shè)計中的引腳交換。
雖然為了完整和清楚公開，已經(jīng)針對具體實施方式
描述了本發(fā)明， 但所附權(quán)利要求并不由此而受到限制，而是應(yīng)視為所附權(quán)利要求涵蓋了 本領(lǐng)域技術(shù)人員能夠想到并完全落入此處所述的基本教導(dǎo)內(nèi)的所有變型 和另選結(jié)構(gòu)。
權(quán)利要求
1、一種電路設(shè)計支持裝置，該電路設(shè)計支持裝置對設(shè)計其中使用PLD作為元件的電路進(jìn)行支持，所述電路設(shè)計支持裝置包括引腳交換信息接收單元，其接收引腳交換信息，該引腳交換信息是與在針對所述PLD的封裝設(shè)計中進(jìn)行的引腳交換有關(guān)的信息；引腳交換處理單元，其使用所述引腳交換信息在電路設(shè)計信息中反映所述引腳交換，并保持包含在所述電路設(shè)計信息中的PLD信息的變化歷史的記錄；以及變化歷史輸出單元，其基于所述PLD信息的變化歷史的記錄而輸出待通知給PLD設(shè)計支持裝置以在由所述PLD設(shè)計支持裝置保持的PLD設(shè)計信息中反映所述引腳交換的通知信息。
2、 根據(jù)權(quán)利要求l所述的電路設(shè)計支持裝置，其中，當(dāng)針對單個引 腳進(jìn)行多次引腳交換時，所述變化歷史輸出單元基于與最新執(zhí)行的引腳 交換有關(guān)的引腳交換信息來輸出所述通知信息。
3、 根據(jù)權(quán)利要求l所述的電路設(shè)計支持裝置，所述電路設(shè)計支持裝 置還包括PLD信息存儲單元，該P(yáng)LD信息存儲單元中存儲有使用針對所 述PLD的PLD設(shè)計CAD而創(chuàng)建的設(shè)計信息作為所述PLD信息，其中所述引腳交換處理單元保持存儲在所述PLD信息存儲單元中的PLD 信息的變化歷史的記錄。
4、 根據(jù)權(quán)利要求3所述的電路設(shè)計支持裝置，其中，每當(dāng)輸出所述 通知信息時，所述變化歷史輸出單元都記錄輸出歷史，并通過基于所述 輸出歷史指定還未通知的變化歷史來輸出所述通知信息。
5、 根據(jù)權(quán)利要求4所述的電路設(shè)計支持裝置，其中，當(dāng)利用通過使 用所述PLD設(shè)計CAD創(chuàng)建的設(shè)計信息來更新存儲在所述PLD信息存儲 單元中的PLD信息時，所述變化歷史輸出單元通過基于所述輸出歷史指 定在更新所述PLD信息后還未通知的變化歷史來輸出所述通知信息。
6、 一種對設(shè)計其中使用PLD作為元件的電路進(jìn)行支持的方法，所 述方法包括以下步驟 接收引腳交換信息，該引腳交換信息是與在針對所述PLD的封裝設(shè)計中進(jìn)行的引腳交換有關(guān)的信息；利用所述引腳交換信息在電路設(shè)計信息中反映所述引腳交換； 保持包含在所述電路設(shè)計信息中的PLD信息的變化歷史的記錄；以及 基于在所述保持步驟中所保持的所述PLD信息的變化歷史的記錄而輸出待通知給PLD設(shè)計支持裝置以在由所述PLD設(shè)計支持裝置保持的PLD設(shè)計信息中反映所述引腳交換的通知信息。
7、 根據(jù)權(quán)利要求6所述的方法，其中，當(dāng)針對單個引腳進(jìn)行多次引 腳交換時，所述輸出步驟包括基于與最新進(jìn)行的引腳交換有關(guān)的引腳 交換信息輸出所述通知信息。
8、 根據(jù)權(quán)利要求6所述的方法，所述方法還包括在存儲單元中存 儲通過使用針對所述PLD的PLD設(shè)計CAD而創(chuàng)建的設(shè)計信息作為所述 PLD信息，其中所述保持步驟包括保持存儲在所述存儲單元中的PLD信息的變化 歷史的記錄。
9、 根據(jù)權(quán)利要求8所述的方法，其中，所述輸出步驟包括每當(dāng)輸出所述通知信息時，保持輸出歷史的記錄，并且通過基于所述輸出歷史 指定還未通知的變化歷史來輸出所述通知信息。
10、 根據(jù)權(quán)利要求9所述的方法，其中，當(dāng)利用通過使用所述PLD 設(shè)計CAD創(chuàng)建的設(shè)計信息來更新存儲在所述存儲單元中的PLD信息時， 所述輸出步驟包括通過基于所述輸出歷史指定在更新所述PLD信息后 還未通知的變化歷史來輸出所述通知信息。
11、 一種計算機(jī)可讀記錄介質(zhì)，該計算機(jī)可讀記錄介質(zhì)中存儲有計 算機(jī)程序，該計算機(jī)程序使計算機(jī)執(zhí)行用于對設(shè)計其中使用PLD作為元 件的電路進(jìn)行支持的方法，所述計算機(jī)程序使計算機(jī)執(zhí)行以下步驟接收引腳交換信息，該引腳交換信息是與在針對所述PLD的封裝設(shè) 計中進(jìn)行的引腳交換有關(guān)的信息；利用所述引腳交換信息在電路設(shè)計信息中反映所述引腳交換； 保持包含在所述電路設(shè)計信息中的PLD信息的變化歷史的記錄；以及 基于在所述保持步驟中所保持的所述PLD信息的變化歷史的記錄而 輸出待通知給PLD設(shè)計支持裝置以在由所述PLD設(shè)計支持裝置保持的 PLD設(shè)計信息中反映所述引腳交換的通知信息。
12、 根據(jù)權(quán)利要求ll所述的計算機(jī)可讀記錄介質(zhì)，其中，當(dāng)針對單 個引腳進(jìn)行多次引腳交換時，所述輸出步驟包括基于與最新進(jìn)行的引 腳交換有關(guān)的引腳交換信息來輸出所述通知信息。
13、 根據(jù)權(quán)利要求ll所述的計算機(jī)可讀記錄介質(zhì)，所述計算機(jī)程序 還使計算機(jī)執(zhí)行以下步驟在存儲單元中存儲通過使用針對所述PLD的 PLD設(shè)計CAD而創(chuàng)建的設(shè)計信息作為所述PLD信息，其中所述保持步驟包括保持存儲在所述存儲單元中的PLD信息的變化 歷史的記錄。
14、 根據(jù)權(quán)利要求13所述的計算機(jī)可讀記錄介質(zhì)，其中，所述輸出 步驟包括每當(dāng)輸出所述通知信息時，保持輸出歷史的記錄，并且通過 基于所述輸出歷史指定還未通知的變化歷史來輸出所述通知信息。
15、 根據(jù)權(quán)利要求14所述的計算機(jī)可讀記錄介質(zhì)，其中，當(dāng)利用通 過使用所述PLD設(shè)計CAD創(chuàng)建的設(shè)計信息來更新存儲在所述存儲單元 中的PLD信息時，所述輸出步驟包括通過基于所述輸出歷史指定在更 新所述PLD信息后還未通知的變化歷史來輸出所述通知信息。
16、 一種制造印刷電路板的方法，所述方法由電路設(shè)計支持裝置采 用，該電路設(shè)計支持裝置對設(shè)計其中使用PLD作為元件的電路進(jìn)行支持， 所述方法包括以下步驟接收引腳交換信息，該引腳交換信息是與在針對所述PLD的封裝設(shè) 計中進(jìn)行的引腳交換有關(guān)的信息；處理引腳交換，其中利用在所述接收步驟接收的引腳交換信息在電 路設(shè)計信息中反映所述引腳交換；保持包含在所述電路設(shè)計信息中的PLD信息的變化歷史的記錄；以及輸出變化歷史，其中基于在所述保持歩驟中所保持的所述PLD信息 的變化歷史的記錄而輸出待通知給PLD設(shè)計支持裝置以在由所述PLD設(shè) 計支持裝置保持的PLD設(shè)計信息中反映所述引腳交換的通知信息。
全文摘要
本發(fā)明提供了一種電路設(shè)計支持裝置及方法、計算機(jī)產(chǎn)品和印刷電路板制造方法。FPGA信息管理單元獲取由FPGA設(shè)計CAD裝置創(chuàng)建的諸如引腳分配信息和屬性信息的FPGA信息。庫創(chuàng)建單元利用所述FPGA信息創(chuàng)建符號庫。引腳交換處理單元從封裝設(shè)計CAD裝置獲取引腳交換信息，并在符號庫、FPGA信息、電路圖和約束條件中反映該引腳交換。變化歷史存儲單元中存儲有FPGA信息的變化歷史。歷史輸出單元基于存儲在變化歷史存儲單元中的變化歷史而輸出用于將該引腳交換通知給FPGA設(shè)計CAD裝置(10)的信息。
文檔編號G06F17/50GK101196945SQ200710153350
公開日2008年6月11日 申請日期2007年9月17日 優(yōu)先權(quán)日2006年12月4日
發(fā)明者加藤嘉之, 青山久志 申請人:富士通株式會社