專利名稱：圖案檢視中偶生缺陷的驗證的制作方法
技術(shù)領域：
本發(fā)明涉及用于對諸如電路之類的圖案進行自動化光學檢視的系統(tǒng) 與方法，更具體的說，是涉及用于減少在檢視期間所檢測到的候選缺陷數(shù) 量的系統(tǒng)與方法。
背景技術(shù)：
電路(例如印刷電路板、互連裝置與平板顯示器)的制造通常包括自動 化光學檢視操作。自動化光學檢視通常識別一系列的候選缺陷，包括實際 缺陷與虛假缺陷。在自動化光學檢視之后，將包含電路圖案的面板供應至
驗證臺，于此處fH古候選缺陷，然后將其識別為實際缺陷或為虛假缺陷。 如有可能，將修復實際缺陷。
虛假缺陷包括，例如，隨機虛假缺陷與重現(xiàn)虛假缺陷。隨機虛假缺陷 包括，例如，灰塵與氧化。重現(xiàn)虛假缺陷包括，例如，貫穿一批受檢視的 圖案而重復的幾何圖案不規(guī)則性。盡管重現(xiàn)虛假缺陷偏離理想圖案而被檢 測為缺陷，但其偏差不足以被歸類為需要后續(xù)修復的實際缺陷。
在手動缺陷驗證期間，將許多的候選缺陷快速地歸類為虛假缺陷，例 如，幾何形狀偏差。在手動驗證期間，其它候選缺陷需要額外的時間，以 便決定其是否是隨機缺陷或重現(xiàn)缺陷。某些隨機缺陷，例如短路，甚至需 要更多的額外時間來完成缺陷修復。

發(fā)明內(nèi)容
本發(fā)明希望提供一種用于驗證圖案中的候選缺陷改進的方法，例如， 包含設置于基板面板上電路部分的圖案。
本發(fā)明一方面是關(guān)于用于評估候選缺陷的系統(tǒng)與方法，其避免在缺陷驗證操作期間評估重現(xiàn)虛假缺陷。
本發(fā)明另一方面是關(guān)于記錄虛假缺陷的位置以及記錄用于評估候選 缺陷的時間間隔中的至少一項。在驗證后續(xù)圖案的候選缺陷期間使用已記 錄的信息，以避免對重現(xiàn)虛假缺陷進行不必要的評估。
本發(fā)明另一方面是關(guān)于一種用于制造電路的方法，其中將電路之一部 分形成于基板上，并對該基板進行自動光學檢視。評估候選缺陷，以決定 其是實際缺陷還是虛假缺陷。該評估操作避免對多個電路基板中重現(xiàn)的虛 假缺陷進行評估。
根據(jù)本發(fā)明之一具體實施例，因而提供一種用于驗證電路圖案中缺陷 的方法，其包括在自動化檢視部件處檢視多個類似的電路圖案以檢測出候
選缺陷之后將上述這些電路圖案供應至缺陷驗證部件；指示候選缺陷的位 置；以及在該缺陷驗證部件處評估至少部分所指示的位置，以決定候選缺 陷是否是實際缺陷；以及避免評估至少一個重現(xiàn)虛假缺陷。在制造印刷電 路板與其它電路期間，將此方法用作檢視操作的部分。
根據(jù)本發(fā)明之另一具體實施例，因而提供一種用于檢視電路中缺陷的 系統(tǒng)，該系統(tǒng)包括至少一個自動化檢視設備，其可操作以自動檢視電路 基板中的缺陷并指示候選缺陷在基板上的位置；重現(xiàn)缺陷標記器，其可操 作以接收多個電路候選缺陷的指示，并且標記在多個電路中重現(xiàn)的候選缺 陷位置上；以及至少一個驗證設備，其接收未被標記為重現(xiàn)候選缺陷的候 選缺陷的上述這些指示。


詳讀上文中詳細說明并參照附圖將可更明白本發(fā)明，其中
圖l是根據(jù)本發(fā)明一具體實施例說明用于檢視電路基板中缺陷的系統(tǒng) 的簡化方框圖2是根據(jù)本發(fā)明之一具體實施例用于驗證缺陷的方法的簡化流程
圖3是用于產(chǎn)生圖2所示方法中所用的虛假缺陷屏蔽方法的簡化流程圖4是說明圖2所示方法的操作的簡化圖形。主要元件標記說明10系統(tǒng)12電路基板14自動化光學檢視(AOI)系統(tǒng)15候選缺陷檔案16驗證設備18已受AOI檢視的電路20缺陷服務器22缺陷驗證檔案24已標記的候選缺陷服務器26標記器數(shù)據(jù)產(chǎn)生器28已標記非缺陷數(shù)據(jù)文件30已更新的候選缺陷檔案40方法50方法60圖像參考62所獲取之圖像64所獲取之圖像66所獲取之圖像72候選缺陷檔案74候選缺陷檔案76候選缺陷檔案80 重現(xiàn)缺陷屏蔽 82 導體
具體實施例方式
參照圖l ，其根據(jù)本發(fā)明一具體實施例說明用于檢視電路基板12中的 缺陷之一系統(tǒng)10的簡化方框圖。系統(tǒng)10包括至少一個自動化檢視設備，其 具有，例如，至少一個自動化光學檢視(AOI)系統(tǒng)14;以及驗證設備16， 其具有至少一個驗證臺。驗證設備可包括，例如，手動操作驗證臺與具有 自動驗證功能的驗證臺中的至少一項。電路基板12包括，例如，使用任何 適當?shù)碾娐分圃斐绦虺练e于基板表面上的金屬部件。本文所用的術(shù)語"電 路"指任何適當?shù)碾娐坊螂娐返囊徊糠?，包括但不限于印刷電路板、球?格陣列基板、多芯片模塊、集成電路、平板顯示器以及其它適當?shù)膱D案化 基板。
例如在電路制造期間，AOI14可操作以獲取電路基板12的圖像，并且 檢視上述這些圖像以識別沉積于(例如)基板表面上的電路圖案中的候選缺 陷。對于每一塊受檢視的電路，由AOI系統(tǒng)14輸出候選缺陷檔案15，其指 示候選缺陷在基板12上的個別位置。候選缺陷檔案15通常包括實際缺陷以 及實際上是誤檢測的缺陷，即被錯誤地決定為缺陷的非缺陷。
驗證臺16接收已受AOI檢視的電路18以及對應的候選缺陷檔案。驗證 臺16提供缺陷驗證功能，其中將候選缺陷評估并驗證為，例如實際缺陷或 誤檢測。
在圖l中，可看出，系統(tǒng)10包括多個AOI系統(tǒng)14以及多個驗證臺16,全 部用于處理多個制造中電路基板12之檢視與缺陷驗證。透過缺陷服務器20 將候選缺陷檔案15傳遞至驗證臺16，服務器20可操作以將給定的電路基板 12與其對應的候選缺陷檔案15相關(guān)。然而，應注意，系統(tǒng)10可包括至少一 個A0114，其將候選缺陷檔案15直接傳遞至驗證臺16,在此種情形下，可 省去缺陷服務器20。
一般而言，AOI系統(tǒng)的功能是熟知的，并且多個適當?shù)腁OI系統(tǒng)很容易購買。適當AOI系統(tǒng)包括，例如但不限于，InFineXTM、 Inspired SpironTM、 V-30()W以及DISCOVERYTm AOI系統(tǒng)，上述這些皆可從以色列Yavne的 Orbotech有限公司獲得。
缺陷驗證系統(tǒng)的功能是熟知的，并且適當系統(tǒng)也很容易買到。適當?shù)?驗證設備包括，例如，可從以色列Yavne的Orbotech有限公司買到的VRSTM 系列驗證臺。根據(jù)本發(fā)明之一具體實施例，缺陷驗證設備16包括顯微鏡以 及可自動移動的平臺。該平臺將候選缺陷在基板上的位置自動置于顯微鏡 下供操作人員進行缺陷驗證。使用自動(即已計算機化，無需操作人員干預) 缺陷驗證的驗證系統(tǒng)可單獨使用，或用于補充以操作人員為主的驗證。美 國專利申請案第10/793，224號中說明一種適當?shù)淖詣域炞C臺，其標題為"使
用反射與熒光圖像來檢視電路之系統(tǒng)與方法"，其于2004年3月5日申請， 該案披露內(nèi)容全文并入本文中，并轉(zhuǎn)讓給以色列Yavne的Orbotecli有限公 司。
根據(jù)本發(fā)明之一具體實施例，在驗證之前更新候選缺陷檔案15,以便 將至少部分缺陷標記為具有對應于重現(xiàn)誤檢測之高可能性。因而，例如， 對滿足將其分類為誤檢測的預定標準的重現(xiàn)非隨機候選缺陷進行適當標 記。對適當標記為對應于重現(xiàn)誤檢測的候選缺陷不執(zhí)行驗證。"標記"可能 實際上標記不需要執(zhí)行進一步驗證的候選缺陷?；蛘?，"標記"可能標記需 要執(zhí)行進一步驗證的候選缺陷，而不標記需避免進一步驗證的候選缺陷。
有多種措施可將給定候選缺陷識別為重現(xiàn)誤檢測。適當措施包括，例 如，以下各項組合中的至少一項該候選缺陷在一批欲受檢視基板中的各 基板當中的位置(例如以確保該缺陷非為隨機的)、用于評估給定缺陷為真 實或虛假所需的時間間隔(通常實際缺陷需要較長的時間間隔，因其還需修 復，而此需要時間的操作)以及缺陷類型。根據(jù)本發(fā)明之一具體實施例，由 AOI 14提供缺陷類型。
在圖1所述的系統(tǒng)10中，將驗證結(jié)果(其于驗證臺16處作為缺陷驗證檔 案22的部分予以產(chǎn)生)供應至已標記的候選缺陷服務器(MCDS)24。 MCDS 24與標記器數(shù)據(jù)產(chǎn)生器26進行通信，該標記器數(shù)據(jù)產(chǎn)生器26可操作以產(chǎn)生，以及視需要儲存，包含已標記候選缺陷之一已標記非缺陷數(shù)據(jù)文件28。 在本發(fā)明之一具體實施例中，重現(xiàn)缺陷滿足多個標準(例如缺陷類型、在多 個電路基板12上類似缺陷的位置以及用于在驗證臺16處評估缺陷所需的時間間隔)中的至少一個的缺陷。根據(jù)本發(fā)明之一具體實施例，使用已標記非缺陷數(shù)據(jù)文件28來更新候 選缺陷檔案15,以產(chǎn)生已更新的候選缺陷檔案30。已更新的候選缺陷檔案 30包括，例如，AOI系統(tǒng)14關(guān)于給定電路12輸出的所有候選缺陷，但其中 標記重現(xiàn)虛假缺陷，以便在驗證臺16處將其跳過。在驗證設備16處使用已 更新的候選缺陷檔案30來驗證受檢視的電路l 8上剩余的候選缺陷，從而節(jié) 省用于驗證重現(xiàn)誤檢測所必要的時間。現(xiàn)在參照圖2，其根據(jù)本發(fā)明具體實施例用于驗證缺陷之方法40的簡 化流程圖。圖2的方法，例如，在圖1系統(tǒng)10上實施。方法40實際上是學習系統(tǒng)，其中在檢視一批連續(xù)的電路12期間會學習部分候選缺陷(例如重現(xiàn)虛假缺陷)的位置。無論何時識別新的重現(xiàn)缺陷， 便更新已標記的非缺陷數(shù)據(jù)文件28。接著，使用此數(shù)據(jù)文件更新來自隨后 檢視電路12的候選缺陷，以避免對隨后檢視電路上已標記位置處已標記類 型的誤檢測進行驗證操作。方法40開始于驗證一批新的面板或基板上的候選缺陷。 一般在通過 A0I系統(tǒng)14檢視一批基板中的全部基板之后才會開始驗證一批基板。視需 要，驗證可在完成對一批中全部基板自動化檢視操作之前開始。在驗證基板的缺陷之前，使用重現(xiàn)誤檢測數(shù)據(jù)，以修改候選缺陷檔案， 以避免驗證某些類型的誤檢測。重現(xiàn)誤檢測數(shù)據(jù)用于，例如，標記候選缺 陷位置，對于該候選缺陷位置，先前檢視的電路上的候選缺陷具有至少一 個下列特征位于預定位置的該候選缺陷屬于預定類型，已在少于臨界時 間間隔內(nèi)被驗證為非缺陷。以高確定程度預先知道適當?shù)奶卣鹘M合，其作 為AOI系統(tǒng)的誤檢測指示。特定候選缺陷的標記通過避免驗證預先知道為 誤檢測的缺陷而節(jié)省時間與驗證資源。在第一面板上驗證剩余的候選缺 陷， 一般為一次一個，依次進行。根據(jù)本發(fā)明之一具體實施例，在驗證進行的同時避免重現(xiàn)虛假缺陷。
驗證基板上的缺陷可以循環(huán)的序列進行。若可修復，則修復基板上發(fā) 現(xiàn)的每一實際缺陷。應注意，完全避免某些類型的虛假缺陷，例如重現(xiàn)誤 檢測，以便將其跳過，而不予評估。
在完成^f缺陷的評估之后，驗證操作員指示前進至下一個欲受評估的 缺陷，例如通過按"go"按鈕。根據(jù)本發(fā)明之一具體實施例，在指示系統(tǒng)前 進以評估候選缺陷所在的下一位置時，記錄用于將缺陷評估為實際缺陷或 誤檢測所需的時間間隔。此可使用，例如內(nèi)部系統(tǒng)定時器，自動完成。亦
可記錄缺陷類型，例如通過檢視缺陷的AOI系統(tǒng)來提供。
通過返回驗證下一候選缺陷而繼續(xù)評估面板的候選缺陷，直至評估與
驗證平面上最后候選缺陷。 一旦已將已更if候選缺陷檔案中所有的候選缺 陷評估與驗證為，例如，實際缺陷或誤檢測，并且如有可能便予以修復，
則以隨后驗證的基板中需要避免的任何新缺陷來更新該缺陷類型的屏蔽。 在一批次的開始處，可能會有大量受評估的誤檢測。當繼續(xù)貫穿一批次進 行驗證時，將新的誤檢測(例如非常確定是重現(xiàn)誤檢測)添加至非缺陷數(shù)據(jù) 文件，并且避免在隨后的驗證中對其進行驗證。
現(xiàn)在參照圖3，其根據(jù)本發(fā)明一具體實施例用于產(chǎn)生在圖2方法40中所 用虛假缺陷屏蔽方法50的簡化流程圖。圖3方法50是關(guān)于產(chǎn)生缺陷屏蔽用 于濾出重現(xiàn)誤檢測。根據(jù)釆用方法50本發(fā)明之一具體實施例，重現(xiàn)誤檢測 在不同電路基板12上重現(xiàn)于相同位置的候選缺陷。根據(jù)本發(fā)明之一具體實 施例，重現(xiàn)虛假警告缺陷以具有以下至少一項重現(xiàn)缺陷來表現(xiàn)重現(xiàn)位置 以及不超過最大臨界時間間隔的檢視用重現(xiàn)時間間隔。視需要，該缺陷亦 可以類型來表現(xiàn)。
圖3中所示之方法50開始于評估新的已驗證缺陷檔案22,例如，其由 驗證設備16(圖1諫提供。如果驗證檔案是新的，則將其讀取。接著，對于 被驗證為非缺陷的每一候選缺陷，亦即虛假警告缺陷，全面考慮其位置、 缺陷類型、驗證用時間間隔，以及其是否重現(xiàn)于(參數(shù)化)數(shù)目之先前基板 12上。例如，如果發(fā)現(xiàn)給定類型的候選缺陷(例如不只是一定灰塵的任何缺陷)在至少n個(其中n是基板的參數(shù)化數(shù)目，例如3個基板)基板面板上重現(xiàn) 于大體相同位置的誤檢測，則將其視為重現(xiàn)誤檢測。根據(jù)本發(fā)明之一具體 實施例，可添加另外的標準，例如，用于評估缺陷的時間間隔不超過最大 的評估時間間隔。應注意，修復真實缺陷一般需要至少一個最低時間間隔，其遠長于僅 評估候選缺陷并且作為誤檢測將其取消所需的時間間隔。因而，實際評估 時間間隔需要小于給定評估時間間隔的額外要求進一步確保重現(xiàn)缺陷真 正不需要修復的誤檢測。將新識別的重現(xiàn)誤檢測添加至目前工作或批次之非缺陷數(shù)據(jù)文件。使 用非缺陷數(shù)據(jù)更新來自AOI 14(圖1)的候選缺陷檔案，以確保在后續(xù)電路基板的缺陷驗證期間不考慮重現(xiàn)誤檢測?，F(xiàn)在參照圖4，其說明圖2所示方法之操作的簡化圖形。其描述圖像參 考60以及多個所獲取之圖像62、 64與66。參考60描述參考圖案，例如電路 的一部分，例如，其由CAM參考產(chǎn)生器(例如可從以色列Yavne之Frontline Solutions公司獲衝予以提供。每一個所獲取的圖像表示欲受檢視的實際圖 案，例如電路。例如，所獲取的圖像62、 64與66使用適當?shù)腁OI系統(tǒng)14(圖 l)來獲取，然后使用參考60并且使用(例如)任何市售的AOI系統(tǒng)來加以評 估，以確定候選缺陷存在與否。在圖4中，以羅馬數(shù)字I至VII指示候選缺陷。候選缺陷檔案72、 74與76分別與每一所獲取的^f應圖像62、 64與66相 關(guān)聯(lián)。每一缺陷檔案72、 74與76包括表現(xiàn)缺陷的多個信息字段缺陷位置 的X坐標、缺陷位置的Y坐標、該位置的缺陷類型以及用于評估缺陷所需 的時間。應注意，候選缺陷檔案72、 74與76以及重現(xiàn)缺陷屏蔽80的數(shù)據(jù)結(jié) 構(gòu)可能與圖案檢視以及驗證系統(tǒng)結(jié)合使用任何適當?shù)臄?shù)據(jù)結(jié)構(gòu)，并且所示 數(shù)據(jù)結(jié)構(gòu)僅是示范性的?；谇逦哪康?，并且為方便說明本發(fā)明，圖4 中所示缺陷檔案的檔案結(jié)構(gòu)是高度簡化的。從候選缺陷檔案72、 74與76的評估產(chǎn)生重現(xiàn)的缺陷屏蔽80。在參照圖 l與2所述對隨后檢視之電路上的缺陷進行缺陷驗證期間，應用重現(xiàn)缺陷屏 蔽以濾出重現(xiàn)缺陷。重現(xiàn)非缺陷數(shù)據(jù)文件80包括多個表現(xiàn)欲受屏蔽的重現(xiàn)誤檢測的信息字段缺陷位置的X坐標、缺陷位置的Y坐標、該位置處的 缺陷類型、覆蓋區(qū)域(于其中，在隨后檢視的電路上欲執(zhí)行的缺陷驗證中， 相同(或類似)類型的缺陷不予考慮)的可接受半徑。應注意，重現(xiàn)缺陷屏蔽 80的數(shù)據(jù)結(jié)構(gòu)可能與圖案檢視以及驗證系統(tǒng)結(jié)合使用的任何適當?shù)臄?shù)據(jù)結(jié)構(gòu)?；谇逦哪康?，并且為方便說明本發(fā)明，圖4中所示重現(xiàn)缺陷屏 蔽的檔案結(jié)構(gòu)是高度簡化的。候選缺陷檔案72中顯示四個候選缺陷I、 II、 III以及IV，與所獲取圖像 62相關(guān)聯(lián)。候選缺陷檔案74中顯示四個候選缺陷n、 III、 V與VI，與所獲 取圖像64相關(guān)聯(lián)。候選缺陷檔案76中顯示三個候選缺陷n、 III與VII，與所 獲取圖像66相關(guān)聯(lián)。例如，通過圖l中的AOI 14將候選缺陷I、 IV、 VI與VII均表現(xiàn)為"點" 缺陷。點缺陷可能是，例如灰塵。在缺陷驗證操作期間，每一候選缺陷I、 IV、 VI與VII發(fā)生于每一圖像62、 64與66中的不同位置處。每一候選缺陷I、 IV、 VI與VI孺要2秒時間來評估與決定其是誤檢測。由于候選缺陷I、 IV、 VI隨機定位并且不重復，故此等缺陷不包括于重現(xiàn)缺陷屏蔽80中。在圖i中，將候選缺陷n表現(xiàn)為"線寬"缺陷，其在每一所獲取圖像62、64與66中需要4秒時間來進行驗證。盡管候選缺陷II相對于參考之偏差足以 使其被標記為候選缺陷，但該差異(其為導體82的寬度之相對較小的變化)不會引起對電路功能之妨礙，通常不需要修復。因此，將候選缺陷n視為誤檢測。而且，由于候選缺陷II發(fā)生于每一所獲取圖像62、 64與66中相同 的位置，并且由于用于評估缺陷所需的時間小于給定的時間臨界，故將候選缺陷n表現(xiàn)為重現(xiàn)缺陷，并將其包括于重現(xiàn)缺陷屏蔽80中。在圖i中，將候選缺陷ni表現(xiàn)為"短路缺陷"，其出現(xiàn)在每一所獲取圖像62、 64與66中。候選缺陷需要35秒時間來驗證。由于通常修復候選缺陷III,例如通過小刀移除過量的導體，故驗證候選缺陷n的時間間隔相對較長。盡管候選缺陷III重現(xiàn)于每一所獲取圖像62、 64與66中相同的位置，但由于用于評估與修復缺陷所需的時間超過臨界時間間隔，故候選缺陷m為實際缺陷，不包括于重現(xiàn)缺陷屏蔽80中。在圖4中，將候選缺陷V表現(xiàn)為僅出現(xiàn)在所獲取圖像64中的線寬缺陷。 候選缺陷需要17秒時間來驗證。由于需要對缺陷是否確實會削弱電路功能作出決策，故驗證候選缺陷n的時間間隔相對較長。盡管并未試圖修復候選缺陷V，但不將其包括于重現(xiàn)缺陷屏蔽80中，這是由于候選缺陷僅發(fā)生 于所獲取圖像64中，不發(fā)生于別處的相同位置。所屬技術(shù)領域的技術(shù)人員應明白，本發(fā)明的范疇不限定于前文所具體 呈現(xiàn)及說明的披露內(nèi)容。相反，本發(fā)明包括所屬技術(shù)領域的技術(shù)人員在閱 讀上述說明之后能夠明白并且不在先前技術(shù)中的本發(fā)明的修改與變化。
權(quán)利要求
1.一種用于驗證電路圖案中缺陷的方法，其特征是包含在自動化檢視部件處識別候選缺陷之后，將多個類似的電路圖案供應至缺陷驗證部件；將選定的候選缺陷驗證為實際缺陷與非實際缺陷之一；以及回應于給定候選缺陷在至少兩個電路圖案上實質(zhì)對應的位置的重現(xiàn)而標記候選缺陷。
2. 根據(jù)權(quán)利要求l所述的方法，其特征是該非實際缺陷識別包含誤檢 測與非缺陷。
3. 根據(jù)權(quán)利要求l所述的方法，其特征是進一步包含將候選缺陷標記從先前驗證的電路圖案應用到目前驗證的電路圖案上。
4. 根據(jù)權(quán)利要求3所述的方法，其特征是該驗證包含避免驗證至少部 分已標記的候選缺陷。
5. 根據(jù)權(quán)利要求l所述的方法，其特征是進一步包含修復可修復的實 際缺陷。
6. 根據(jù)權(quán)利要求l所述的方法，其特征是進一步包含舍棄包含非可修 復實際缺陷的電路圖案。
7. 根據(jù)權(quán)利要求l所述的方法，其特征是該標記進一步響應于驗證時 間間隔參數(shù)。
8. 根據(jù)權(quán)利要求7所述的方法，其特征是該驗證時間間隔參數(shù)包含在 少于該預定時間間隔內(nèi)驗證候選缺陷。
9. 根據(jù)權(quán)利要求l所述的方法，其特征是該標記進一步響應于缺陷類 型參數(shù)。
10. 根據(jù)權(quán)利要求7所述的方法，其特征是該操作進一步回應于缺陷 類型參數(shù)。
11. 一種用于驗證電路圖案中之缺陷的缺陷驗證系統(tǒng)，其特征是包含缺陷驗證部件，在自動化檢視部件處識別候選缺陷之后，該缺陷驗證 部件接收多個類似的電路圖案，于該缺陷驗證部件處將選定的候選缺陷驗證為實際缺陷與非實際缺陷之一；以及候選缺陷標記器，其至少部分地響應于給定候選缺陷在至少兩個電路 圖案上實質(zhì)對應的位置的重現(xiàn)而標記候選缺陷。
12. 根據(jù)權(quán)利要求il所述的缺陷驗證系統(tǒng)，其特征是該非實際缺陷 識別包含誤檢測與非缺陷。
13. 根據(jù)權(quán)利要求ll所述的缺陷驗證系統(tǒng)，其特征是該缺陷驗證部件可操作以將候選缺陷標記從先前驗證的電路圖案應用到目前驗證的電 路圖案上。
14. 根據(jù)權(quán)利要求13所述的缺陷驗證系統(tǒng)，其特征是該缺陷驗證部 件可操作以避免驗證至少部分已標記的候選缺陷。
15. 根據(jù)權(quán)利要求ll所述的缺陷驗證系統(tǒng)，其特征是該缺陷驗證部 件包含修復臺用于修復可修復的實際缺陷。
16. 根據(jù)權(quán)利要求ll所述的缺陷驗證系統(tǒng)，其特征是該候選缺陷標 記器可操作以進一步響應于驗證時間間隔參數(shù)。
17. 根據(jù)權(quán)利要求ll所述的缺陷驗證系統(tǒng)，其特征是該候選缺陷標 記器可操作以進一步響應于缺陷類型參數(shù)。
18. 根據(jù)權(quán)利要求ll所述的缺陷驗證系統(tǒng)，其特征是該候選缺陷標 記器可操作以進一步響應于缺陷類型參數(shù)。
19. 一種電路制造方法，其特征是包含'. 在電路基板上形成電路圖案的一部分；自動^僉視電路圖案以識別候選缺陷；在自動識別候選缺陷之后，將多個類似的電路圖案供應至缺陷驗證部件將選定的候選缺陷驗證為實際缺陷與非實際缺陷之一；以及回應于給定候選缺陷在至少兩個電路圖案上實質(zhì)對應的位置的重現(xiàn) 而標記候選缺陷。
20. 根據(jù)權(quán)利要求19所述的方法，其特征是該非實際缺陷識別包含 誤檢測與非缺陷。
21. 根據(jù)權(quán)利要求19所述的方法，其特征是進一步包含將候選缺陷 標記從先前驗證的電路圖案應用到目前驗證的電路圖案上。
22. 根據(jù)權(quán)利要求21所述的方法，其特征是該驗證包含避免驗證至 少部分已標記的候選缺陷。
23. 根據(jù)權(quán)利要求19所述的方法，其特征是進一步包含修復可修復 的實際缺陷。
24. 根據(jù)權(quán)利要求19所述的方法，其特征是進一步包含舍棄包含非 可修復實際缺陷的電路圖案。
25. 根據(jù)權(quán)利要求19所述的方法，其特征是該標記進一步響應于驗 證時間間隔參數(shù)。
26. 根據(jù)權(quán)利要求25所述的方法，其特征是該驗證時間間隔參數(shù)包 含在少于該預定時間間隔內(nèi)驗證候選缺陷。
27. 根據(jù)權(quán)利要求19所述的方法，其特征是該標記進一步響應于缺
28.根據(jù)權(quán)利要求25所述的方法，其特征是該操作進一步回應于缺
全文摘要
本發(fā)明披露一種用于驗證電路圖案中缺陷的系統(tǒng)與方法，其包括在自動化檢視部件處識別候選缺陷之后將多個類似的電路圖案供應至缺陷驗證部件；將選定的候選缺陷驗證為實際缺陷與非實際缺陷之一；以及回應于給定候選缺陷在至少兩個電路圖案上實質(zhì)對應的位置處重現(xiàn)而標記候選缺陷。
文檔編號G06K9/00GK101300473SQ200580006501
公開日2008年11月5日 申請日期2005年3月6日 優(yōu)先權(quán)日2004年3月5日
發(fā)明者杰可伯·尼迪維 申請人:以色列商奧寶科技股份有限公司