專利名稱：用于支持具有孔的系統(tǒng)存儲器地址的數(shù)據(jù)處理系統(tǒng)和方法
技術(shù)領(lǐng)域：
一般來說，本發(fā)明涉及一種改進(jìn)的數(shù)據(jù)處理系統(tǒng)，具體來說，涉及一種用于改進(jìn)操作系統(tǒng)操作的方法和數(shù)據(jù)處理系統(tǒng)。更具體來說，本發(fā)明提供了用于提供存儲器映射輸入/輸出物理地址的虛擬化的方法和數(shù)據(jù)處理系統(tǒng)，以提供相連的系統(tǒng)存儲器地址空間。
背景技術(shù)：
在許多數(shù)據(jù)處理系統(tǒng)中，輸入/輸出高速緩存禁止的地址被映射到系統(tǒng)地址空間的地址范圍中。輸入/輸出高速緩存禁止的地址所具有物理地址常常在分配給操作系統(tǒng)使用的多個(gè)系統(tǒng)存儲器的物理地址范圍中間。在這樣的情況下，輸入/輸出高速緩存禁止的地址提供物理地址的存儲器“孔”，駐留在可由操作系統(tǒng)尋址的單獨(dú)的存儲器塊之間。
操作系統(tǒng)可能不能支持具有孔的系統(tǒng)存儲器地址。例如，在某些兩個(gè)存儲器陣列的配置中，Linux操作系統(tǒng)可能不能處理具有孔的存儲器地址。在這樣的情況下，可以修改操作系統(tǒng)內(nèi)核以適應(yīng)存儲器孔。然而，要完全支持具有這樣的缺陷的操作系統(tǒng)版本，這樣的解決方案費(fèi)時(shí)，并可能危害某些服務(wù)器程序功能，可用性，以及數(shù)據(jù)處理系統(tǒng)的能力。
相應(yīng)地，應(yīng)該提供支持具有孔的系統(tǒng)存儲器地址的數(shù)據(jù)處理系統(tǒng)。還應(yīng)該提供支持具有孔的系統(tǒng)存儲器地址的數(shù)據(jù)處理系統(tǒng)，而不必要求修改操作系統(tǒng)內(nèi)核。

發(fā)明內(nèi)容
本發(fā)明提供支持具有孔的存儲器地址的方法、計(jì)算機(jī)程序產(chǎn)品和數(shù)據(jù)處理系統(tǒng)。分配給操作系統(tǒng)的系統(tǒng)存儲器的第一物理地址范圍被虛擬化，以產(chǎn)生第一邏輯地址范圍，所述操作系統(tǒng)由被配置為支持邏輯分區(qū)的處理器運(yùn)行。分配給操作系統(tǒng)的系統(tǒng)存儲器的第二物理地址范圍被虛擬化，以產(chǎn)生第二邏輯地址范圍。第一物理地址范圍和第二物理地址范圍是非相連的。第一和第二物理地址范圍的虛擬化，使得第一邏輯地址范圍和第二邏輯地址范圍是相連的。位于第一物理地址范圍和第二物理地址范圍中間的存儲器映射輸入/輸出物理地址范圍被虛擬化，以產(chǎn)生第三邏輯高速緩存禁止的地址范圍。第三邏輯地址范圍的最低邏輯地址超過第一和第二邏輯地址范圍的相應(yīng)的最上面的邏輯地址。


在所附的權(quán)利要求中闡述了本發(fā)明的新穎的特征。然而，本發(fā)明本身，以及優(yōu)選的使用模式，進(jìn)一步的目標(biāo)和優(yōu)點(diǎn)，通過參考對說明性的實(shí)施例的詳細(xì)描述并參考附圖，將得到最好的理解，其中圖1是根據(jù)本發(fā)明的優(yōu)選實(shí)施例描述的支持具有孔的系統(tǒng)存儲器地址的數(shù)據(jù)處理系統(tǒng)的方框圖；圖2是根據(jù)本發(fā)明的優(yōu)選實(shí)施例的具有可以虛擬化以支持具有孔的存儲器地址的非相連的物理存儲器地址空間的存儲器設(shè)備的示意圖；圖3是根據(jù)本發(fā)明的優(yōu)選實(shí)施例的用于實(shí)現(xiàn)存儲器設(shè)備的邏輯分區(qū)虛擬化以支持具有存儲器孔的存儲器地址的軟件和硬件配置的示意圖；圖4是根據(jù)本發(fā)明的優(yōu)選實(shí)施例的提供相連的邏輯系統(tǒng)存儲器地址空間的存儲器設(shè)備的示意圖；以及圖5是根據(jù)本發(fā)明的優(yōu)選實(shí)施例的數(shù)據(jù)處理系統(tǒng)配置存儲器設(shè)備以便使操作系統(tǒng)支持具有孔的存儲器地址所執(zhí)行的過程的流程圖。
具體實(shí)施例方式
請參看圖1，該圖是根據(jù)本發(fā)明的優(yōu)選實(shí)施例描述的支持具有孔的系統(tǒng)存儲器地址的數(shù)據(jù)處理系統(tǒng)的方框圖。數(shù)據(jù)處理系統(tǒng)100可以是包括連接到系統(tǒng)總線106的多個(gè)處理器102和104的對稱多處理器(SMP)系統(tǒng)。優(yōu)選情況下，處理器102和104可以在邏輯分區(qū)環(huán)境下運(yùn)行。例如，處理器102和104可以作為位于New York，Armonk的IBM公司制造的相應(yīng)的970 PowerPC處理器，或功能類似的處理器設(shè)備來實(shí)現(xiàn)。或者，也可以使用單處理器系統(tǒng)。與系統(tǒng)總線106相連接的還有存儲器控制器/高速緩存108，它提供了到本地存儲器109的接口。I/O總線橋路110連接到系統(tǒng)總線106，并提供到I/O總線112的接口。如本文所述，存儲器控制器/高速緩存108和I/O總線橋路110也可以集成在一起。
連接到I/O總線112的外圍組件互連(PCI)總線橋路114提供了到PCI本地總線116的接口。許多調(diào)制解調(diào)器可以連接到PCI本地總線116。典型的PCI總線實(shí)現(xiàn)方式將支持四個(gè)PCI擴(kuò)展槽或插入式連接器。到客戶端數(shù)據(jù)處理系統(tǒng)的通信鏈路可以通過調(diào)制解調(diào)器118和通過插入式連接器連接到PCI本地總線116的網(wǎng)絡(luò)適配器120來提供。另外，系統(tǒng)固件115也可以連接到本地總線116。
更多的PCI總線橋路122和124為更多的PCI本地總線126和128提供了接口，從這些接口，可以支持更多的調(diào)制解調(diào)器或網(wǎng)絡(luò)適配器。如此，通過數(shù)據(jù)處理系統(tǒng)100，可以連接到多個(gè)網(wǎng)絡(luò)計(jì)算機(jī)。如文本所描述的，存儲器映射圖形適配器130和硬盤132也可以直接或間接地連接到I/O總線112。
那些本領(lǐng)域普通技術(shù)人員將認(rèn)識到，圖1所描述的硬件可以不同。例如，除了所描述的硬件，也可以使用諸如光盤驅(qū)動器之類的其他外圍設(shè)備，或者代替所描述的硬件。所描述的示例不對本發(fā)明的體系結(jié)構(gòu)作出限制。
圖1中所描述的數(shù)據(jù)處理系統(tǒng)可以是，例如，運(yùn)行高級交互執(zhí)行(AIX)操作系統(tǒng)或LINUX操作系統(tǒng)的IBM J820 blade eServerpSeries系統(tǒng)，該系統(tǒng)是位于紐約Armonk的IBM公司的產(chǎn)品。
圖2是根據(jù)本發(fā)明的優(yōu)選實(shí)施例的具有可以虛擬化以支持具有孔的存儲器地址的非相連的物理存儲器地址空間的諸如圖1所示的數(shù)據(jù)處理系統(tǒng)100的本地存儲器109存儲器設(shè)備的示意圖。在說明性的示例中，存儲器200提供8千兆字節(jié)(GB)或8192MB系統(tǒng)存儲器。系統(tǒng)存儲器被分成兩個(gè)非相連的物理存儲器范圍。具體來說，存儲器200包括第一物理范圍210，和第二物理范圍211，它們由存儲器映射輸入/輸出(MEMO)物理范圍220分開，物理范圍220提供了位于物理范圍210和211中間的地址孔。在說明性的示例中，物理范圍210包括2048兆字節(jié)(MB)可由操作系統(tǒng)尋址的系統(tǒng)存儲器范圍，物理范圍211包括6144MB的可由操作系統(tǒng)尋址的系統(tǒng)存儲器范圍。物理范圍210包括從十六進(jìn)制0x000000000到0x07FFFFFFF的物理地址范圍，而物理范圍211包括從十六進(jìn)制0x100000000到0x15FFFFFFF的物理地址范圍。高速緩存禁止地址被映射為具有位于物理范圍210和211中間的地址范圍。如此，存儲器200包括MMIO物理范圍220，該物理范圍220在由物理范圍210和211提供的系統(tǒng)存儲器的物理地址中提供不相連性。MMIO物理范圍220包括2048MB的具有從十六進(jìn)制0x080000000到0xFFFFFFFF的物理存儲器地址范圍的存儲器。
圖3是根據(jù)本發(fā)明的優(yōu)選實(shí)施例的用于實(shí)現(xiàn)存儲器設(shè)備的邏輯分區(qū)虛擬化以支持具有存儲器孔的存儲器地址的軟件和硬件配置的示意圖。操作系統(tǒng)304可以是，例如，Linux操作系統(tǒng)的實(shí)現(xiàn)方式，諸如高級交互執(zhí)行操作系統(tǒng)(AIX)之類的Unix操作系統(tǒng)的變種等等。操作系統(tǒng)304運(yùn)行應(yīng)用程序302。邏輯分區(qū)(LPAR)管理306是有助于LPAR資源的管理的軟件系統(tǒng)層。LPAR管理306可以包括作為存儲在硬盤或諸如圖1所示的數(shù)據(jù)處理系統(tǒng)100的固件115之類的系統(tǒng)固件上的計(jì)算機(jī)程序產(chǎn)品維護(hù)的計(jì)算機(jī)可執(zhí)行的指令。LPAR管理306可以作為Hypervisor系統(tǒng)來實(shí)現(xiàn)，這是位于紐約Armonk的IBM公司的產(chǎn)品。LPAR管理306還可以包括在諸如圖1所示的數(shù)據(jù)處理系統(tǒng)100的本地存儲器109之類的系統(tǒng)存儲器設(shè)備上分配的計(jì)算機(jī)可執(zhí)行的邏輯。例如，LPAR管理306可以為邏輯到物理地址映射表、LPAR程序和數(shù)據(jù)存儲等等分配物理范圍210或211的一部分。另外，LPAR 306還可以分配頁面表，以便使操作系統(tǒng)304能夠提供虛擬尋址支持。由映射表、頁面表、LPAR程序和數(shù)據(jù)存儲占用的物理范圍210或211的地址空間無法被操作系統(tǒng)訪問。
LPAR管理306管理O/S 304對諸如處理器308和存儲器309以及輸入和輸出(I/O)設(shè)備310之類的系統(tǒng)硬件的訪問。處理器308代表數(shù)據(jù)處理系統(tǒng)100的處理器102和104，存儲器309代表圖1所示的數(shù)據(jù)處理系統(tǒng)100的本地存儲器109。處理器308支持邏輯分區(qū)，并被配置為在根據(jù)本發(fā)明的優(yōu)選實(shí)施例的邏輯分區(qū)環(huán)境下運(yùn)行。
圖4是諸如圖3所示的存儲器309之類的存儲器設(shè)備的示意圖，該設(shè)備向根據(jù)本發(fā)明的優(yōu)選實(shí)施例的圖1的數(shù)據(jù)處理系統(tǒng)100的操作系統(tǒng)提供相連的邏輯地址空間。MMIO物理范圍220的物理地址被虛擬化為映射系統(tǒng)存儲器所需的任何邏輯地址上面的邏輯地址。在說明性的示例中，具有0x080000000到0xFFFFFFFF的物理地址范圍的MMIO物理范圍220被虛擬化為具有從0x10080000000到0x100FFFFFFF的邏輯地址的邏輯MMIO范圍420。另外，還給O/S 304提供具有邏輯地址0到物理存儲器的大小(小于LPAR管理306所需的任何開銷)的系統(tǒng)存儲器。
在示范性實(shí)施例中，系統(tǒng)存儲器被具有從0x0000000000到0x001F5FFFFFF的邏輯地址的邏輯范圍410訪問，被提供給O/S304，LPAR 306程序、數(shù)據(jù)存儲，邏輯到物理物理映射表消耗32MB的系統(tǒng)存儲器。LPAR 306利用128MB的系統(tǒng)存儲器，供處理器308所使用的頁面表提供虛擬地址支持。如此，在說明性示例中，系統(tǒng)存儲器被包括0x00000000000到0x001F5FFFFFF的邏輯地址的主電源連接整流單元，整流單元連接濾波單元，濾波單元連接逆變單元，逆變單元連接負(fù)載；三只瓦斯?jié)舛葌鞲衅髋c瓦斯檢測與模糊控制器相連接，瓦斯檢測與模糊控制器同時(shí)與本質(zhì)安全型電源、主控制器、閉鎖控制單元相連接，主控制器連接逆變器驅(qū)動電路和保護(hù)單元，逆變器驅(qū)動電路連接逆變單元。
其中各單元模塊都是該領(lǐng)域的現(xiàn)有技術(shù)，在這里沒有給出具體元件連接電路。
見圖2，礦用智能瓦斯控制系統(tǒng)采用雙輸入單輸出模糊控制系統(tǒng)，見其原理圖，其中K1、K2為系統(tǒng)的設(shè)定值，K3為系統(tǒng)輸出，e1和e2分別是系統(tǒng)偏差和偏差的微分信號，也就是模糊控制器的輸入，u為控制器輸出的控制信號，e1、e2、K3、U為相應(yīng)的模糊量。由圖可知模糊控制器主要包含三個(gè)功能環(huán)節(jié)用于輸入信號處理的模糊量化和模糊化環(huán)節(jié)，模糊控制算法功能單元，以及用于輸出解模糊化的模糊判決環(huán)節(jié)。
礦用智能瓦斯控制系統(tǒng)的模糊控制方法的步驟包括1、選定模糊控制器的輸入輸出變量，并進(jìn)行量程轉(zhuǎn)換。選取方法一般如圖2所示，即分別取e1、e2、K3、U。
2、確定各變量的模糊語言取值及相應(yīng)的隸屬函數(shù)，即進(jìn)行模糊化。模糊語言值通常選取3、5或7個(gè)，例如取為{負(fù)，零，正}，{負(fù)大，負(fù)小，零，正小，正大}，或{負(fù)大，負(fù)中，負(fù)小，零，正小，正中，正大}等。然后對所選取的模糊集定義其隸屬函數(shù)，可取三角形隸屬函數(shù)(如圖2所示)或梯形，并依據(jù)問題的不同取為均勻間隔或非均勻的；也可采用單點(diǎn)模糊集方法進(jìn)行模糊化。
3、建立模糊控制規(guī)則或控制算法。這是指規(guī)則的歸納和規(guī)則庫的建立，是從實(shí)際控制經(jīng)驗(yàn)過渡到模糊控制器的中心環(huán)節(jié)?？刂坡赏ǔＳ梢唤Mif-then結(jié)構(gòu)的模糊條件語句構(gòu)成，例如if e1＝k1 and e2＝k2，then u＝PB……等；或總結(jié)為模糊控制規(guī)則表，如表1中所示，可直接由e和c查詢相應(yīng)的控制量u。
表1模糊控制規(guī)則表舉例

4、模糊控制采用信號有三個(gè)
然后，將MMIO物理地址范圍虛擬化為第三邏輯地址范圍(步驟510)。執(zhí)行MMIO物理地址范圍的虛擬化，以便由MMIO物理地址范圍的虛擬化產(chǎn)生的邏輯地址范圍的最下面的邏輯地址大于由物理范圍210和211的虛擬化產(chǎn)生的邏輯地址范圍的最上面的邏輯地址。然后，將映射表加載到系統(tǒng)存儲器設(shè)備中，以便提供邏輯到物理地址轉(zhuǎn)換(步驟512)，然后，例程退出(步驟514)。相應(yīng)地，優(yōu)選情況下，給操作系統(tǒng)提供單一的，相連的邏輯地址空間，以便訪問諸如圖4所示的邏輯范圍410之類的系統(tǒng)存儲器。
如此，本發(fā)明提供了支持具有孔的系統(tǒng)存儲器地址的數(shù)據(jù)處理系統(tǒng)。系統(tǒng)存儲器的非相連的物理地址范圍被虛擬化為相連的邏輯地址空間。存儲器映射輸入/輸出物理范圍被虛擬化為具有最下面的地址(位于系統(tǒng)存儲器的邏輯范圍的最上面的地址的上面)的存儲器的邏輯范圍。優(yōu)選情況下，為支持具有孔的系統(tǒng)存儲器地址，不需要對數(shù)據(jù)處理系統(tǒng)O/S內(nèi)核進(jìn)行修改。
值得注意的是，盡管是在完全運(yùn)轉(zhuǎn)的數(shù)據(jù)處理系統(tǒng)的上下文中描述本發(fā)明的，那些本領(lǐng)域普通技術(shù)人員將認(rèn)識到，本發(fā)明的進(jìn)程能夠以存儲了指令的計(jì)算機(jī)可讀的介質(zhì)的形式和各種各樣的形式進(jìn)行分發(fā)，本發(fā)明同樣適用，不管實(shí)際用于進(jìn)行分發(fā)的承載信號的介質(zhì)的特定類型是什么。計(jì)算機(jī)可讀的介質(zhì)的示例包括可記錄類型的介質(zhì)，如軟盤、硬盤驅(qū)動器、RAM、CD-ROM、DVD-ROM、傳輸類型的介質(zhì)，例如使用諸如射頻和光波傳輸?shù)膫鬏斝问降臄?shù)字和模擬通信鏈路、有線或無線通信鏈路。計(jì)算機(jī)可讀的介質(zhì)可以采取編碼格式的形式，這些編碼在特定數(shù)據(jù)處理系統(tǒng)中實(shí)際使用時(shí)被解碼。
本發(fā)明的說明書只作說明，而不是詳盡的說明或限于所說明的形式。那些本領(lǐng)域普通技術(shù)人員將認(rèn)識到，可以進(jìn)行許多修改。所選擇的實(shí)施例只是為了最好地說明本發(fā)明的原理，實(shí)際應(yīng)用，并使精通本技術(shù)的其他人懂得，帶有各種修改的各種實(shí)施例也是可以接受的。
權(quán)利要求
1.一種支持具有孔的存儲器地址的方法，該方法包括下列計(jì)算機(jī)實(shí)現(xiàn)的步驟虛擬化分配給操作系統(tǒng)的系統(tǒng)存儲器的第一物理地址范圍，以產(chǎn)生第一邏輯地址范圍，所述操作系統(tǒng)由被配置為支持邏輯分區(qū)的處理器運(yùn)行；虛擬化分配給操作系統(tǒng)的系統(tǒng)存儲器的第二物理地址范圍，以產(chǎn)生第二邏輯地址范圍，其中，第一物理地址范圍和第二物理地址范圍是非相連的，而第一邏輯地址范圍和第二邏輯地址范圍是相連的；以及虛擬化位于第一物理地址范圍和第二物理地址范圍中間的存儲器映射輸入/輸出物理地址范圍，以產(chǎn)生第三邏輯地址范圍，其中，第三邏輯地址范圍的最低邏輯地址超過第一和第二邏輯地址范圍的相應(yīng)的最上面的邏輯地址。
2.根據(jù)權(quán)利要求1所述的方法，其中，虛擬化第一物理地址范圍、第二物理地址范圍以及存儲器映射輸入/輸出物理地址范圍的步驟包括維護(hù)定義物理地址和對應(yīng)的邏輯地址的映射表。
3.根據(jù)權(quán)利要求2所述的方法，其中，維護(hù)映射表的步驟進(jìn)一步包括在分配給第一和第二物理地址范圍中的其中一個(gè)范圍的物理地址空間中維護(hù)映射表，其中，物理地址空間無法被訪問第一和第二物理地址范圍的操作系統(tǒng)使用。
4.根據(jù)權(quán)利要求1所述的方法，其中，第三邏輯地址范圍與第一邏輯地址范圍和第二邏輯地址范圍是非相連的。
5.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括為邏輯分區(qū)管理軟件層分配第一物理地址范圍和第二物理地址范圍中的至少一個(gè)的一部分。
6.根據(jù)權(quán)利要求1所述的方法，其中，為高速緩存禁止地址分配存儲器映射輸入/輸出物理地址范圍。
7.計(jì)算機(jī)可讀的介質(zhì)中的用于將非相連的物理存儲器范圍虛擬化為相連的邏輯地址范圍的計(jì)算機(jī)程序產(chǎn)品，該計(jì)算機(jī)程序產(chǎn)品包括第一指令，用于存儲分配給系統(tǒng)存儲器的存儲器設(shè)備的第一和第二非相連的物理地址范圍和包括位于第一和第二物理地址范圍中間的存儲器映射輸入/輸出物理地址范圍的第三物理地址范圍的邏輯到物理存儲器地址轉(zhuǎn)換，其中，由邏輯到物理存儲器地址轉(zhuǎn)換提供的第三物理地址范圍的最下面的邏輯地址大于對應(yīng)于第一和第二非相連的物理地址范圍的邏輯到物理存儲器地址轉(zhuǎn)換所提供的第一和第二邏輯地址范圍的最上面的邏輯地址；以及第二指令，用于響應(yīng)第一指令的執(zhí)行，將邏輯地址轉(zhuǎn)換為對應(yīng)的物理地址。
8.根據(jù)權(quán)利要求7所述的計(jì)算機(jī)程序產(chǎn)品，其中，邏輯到物理存儲器轉(zhuǎn)換存儲在訪問存儲器設(shè)備的操作系統(tǒng)無法使用的映射表中。
9.根據(jù)權(quán)利要求8所述的計(jì)算機(jī)程序產(chǎn)品，其中，映射表維護(hù)在第一和第二物理地址范圍的至少一個(gè)中。
10.根據(jù)權(quán)利要求7所述的計(jì)算機(jī)程序產(chǎn)品，其中，第二指令提供了邏輯分區(qū)功能。
11.根據(jù)權(quán)利要求7所述的計(jì)算機(jī)程序產(chǎn)品，其中，第二指令維護(hù)在第一和第二物理地址范圍的至少一個(gè)中。
12.根據(jù)權(quán)利要求7所述的計(jì)算機(jī)程序產(chǎn)品，其中，第二指令將操作系統(tǒng)與數(shù)據(jù)處理系統(tǒng)的輸入和輸出設(shè)備連接。
13.根據(jù)權(quán)利要求12所述的計(jì)算機(jī)程序產(chǎn)品，其中，第二指令向操作系統(tǒng)提供包括第一和第二邏輯地址范圍的相連的邏輯地址范圍。
14.根據(jù)權(quán)利要求8所述的計(jì)算機(jī)程序產(chǎn)品，其中，為高速緩存禁止存儲器映射輸入/輸出地址分配第三物理地址范圍。
15.一種用于支持非相連的系統(tǒng)存儲器陣列的數(shù)據(jù)處理系統(tǒng)，包括存儲器，該存儲器包含分配給系統(tǒng)存儲器的具有相應(yīng)的第一和第二物理地址范圍的第一和第二非相連的物理存儲器陣列和具有位于第一和第二物理地址范圍中間的第三物理地址范圍的第三物理存儲器陣列，數(shù)據(jù)集以及指令集；以及被配置為支持邏輯分區(qū)的處理器，其中，處理器響應(yīng)指令的執(zhí)行，被提供給相連的邏輯地址范圍，用于訪問第一和第二非相連的存儲器陣列。
16.根據(jù)權(quán)利要求15所述的數(shù)據(jù)處理系統(tǒng)，其中，數(shù)據(jù)集是定義邏輯到物理存儲器地址轉(zhuǎn)換的映射表。
17.根據(jù)權(quán)利要求15所述的數(shù)據(jù)處理系統(tǒng)，其中，指令集提供邏輯分區(qū)管理。
18.根據(jù)權(quán)利要求15所述的數(shù)據(jù)處理系統(tǒng)，其中，數(shù)據(jù)集維護(hù)在第一和第二物理地址范圍的至少一個(gè)的存儲器中。
19.根據(jù)權(quán)利要求15所述的數(shù)據(jù)處理系統(tǒng)，其中，指令集維護(hù)在第一和第二物理地址范圍的至少一個(gè)中的存儲器中。
20.根據(jù)權(quán)利要求15所述的數(shù)據(jù)處理系統(tǒng)，其中，第二邏輯地址范圍被映射到第三物理地址范圍，第二邏輯地址范圍的最下面的邏輯地址大于相連的邏輯地址范圍的最上面的邏輯地址。
全文摘要
本發(fā)明提供了支持具有孔的存儲器地址的方法、計(jì)算機(jī)程序產(chǎn)品和數(shù)據(jù)處理系統(tǒng)。分配給操作系統(tǒng)的系統(tǒng)存儲器的第一物理地址范圍被虛擬化，以產(chǎn)生第一邏輯地址范圍，所述操作系統(tǒng)由被配置為支持邏輯分區(qū)的處理器運(yùn)行。分配給操作系統(tǒng)的系統(tǒng)存儲器的第二物理地址范圍被虛擬化，以產(chǎn)生第二邏輯地址范圍。第一物理地址范圍和第二物理地址范圍是非相連的。第一和第二物理地址范圍的虛擬化，使得第一邏輯地址范圍和第二邏輯地址范圍是相連的。位于第一物理地址范圍和第二物理地址范圍中間的存儲器映射輸入/輸出物理地址范圍被虛擬化，以產(chǎn)生第三邏輯地址范圍。第三邏輯地址范圍的最低邏輯地址超過第一和第二邏輯地址范圍的相應(yīng)的最上面的邏輯地址。
文檔編號G06F12/08GK1677370SQ20051000931
公開日2005年10月5日 申請日期2005年2月18日 優(yōu)先權(quán)日2004年3月31日
發(fā)明者李華文 申請人:國際商業(yè)機(jī)器公司