專利名稱：形成窄間隔閃存接觸開口的方法
技術領域：
本發(fā)明系大致有關半導體裝置之領域，尤系有關在制造半導體裝置時形成窄間隔閃存數(shù)組的位線或字線接觸的接觸開孔。
背景技術：
閃存是一種可重新寫入且可在不供電時保持其資料內(nèi)容之非揮發(fā)型內(nèi)存。閃存及其它類型的電子內(nèi)存裝置系由可個別儲存及擷取資料的記憶單元(memory cells)構成。典型的記憶單元儲存被稱為一位的單一的二進制之信息，而一位具有兩個可能狀態(tài)中之一狀態(tài)。所述記憶單元通常被組織成諸如具有八個記憶單元的字節(jié)、及具有十六個或更多之記憶單元，該多個記憶單元通常為組構成為八的倍數(shù)之字符組(words)。寫入一組特定組的記憶單元(有時被稱為燒錄或程序化programming所述記憶單元)，而執(zhí)行將資料儲存在此種內(nèi)存裝置架構中，然后可在讀取作業(yè)中擷取該資料。除了燒錄(programming)及讀取(read)作業(yè)之外，可抹除內(nèi)存裝置中之各組的記憶單元，其中該組中之每一記憶單元被設定至已知狀態(tài)。在典型的單位元快閃裝置中，每一記憶單元具有兩個可能的資料狀態(tài)中之狀態(tài)，亦即，被燒錄狀態(tài)或被抹除狀態(tài)，其中所述資料狀態(tài)對應于該對應的位的兩個可能之二進制狀態(tài)(例如，被燒錄狀態(tài)代表二進制“0”，且被抹除狀態(tài)代表二進制“1”)。最近，已開發(fā)出可儲存兩個在實體上被隔離的位之記憶單元結構。也已提出其它的多位結構，其中系將不同的多位資料組合表示為特定記憶單元中在電氣上可區(qū)別的燒錄位準。
傳統(tǒng)的快閃記憶單元包括具有閘極結構的金屬氧化物半導體(Metal Oxide Semiconductor；簡稱MOS)裝置，其中可以被捕陷的電荷(trapped electrical charge)之形式保持資料。通常系將適當?shù)碾妷菏┘拥皆撚洃泦卧狹OS裝置的某些端點，而執(zhí)行抹除、燒錄、及讀取作業(yè)。在燒錄或抹除作業(yè)中，系施加電壓，而使電荷被儲存在記憶單元，或自記憶單元移除電荷，因而改變或設定該記憶單元的臨界電壓(threshold voltage)。在一讀取作業(yè)中，施加適當?shù)碾妷?，而使記憶單元的電流流動，其中此種電流的量與該記憶單元的臨界電壓狀態(tài)有關，且因而指示了該記憶單元中儲存的資料之值。
通常以一“堆棧閘極”(stacked gate)或“SONOS”記憶單元類型的形式形成傳統(tǒng)的單位元快閃記憶單元。堆棧閘極記憶單元包含一晶體管結構，該晶體管結構具有一源極、一汲極、在基材或該基材的P型井中之信道、以及在該信道之上且包含在該P型井上形成的閘極介質(zhì)層(有時被稱為一隧道氧化物(tunnel oxide)之堆棧閘極結構。該堆棧閘極也包含在該隧道氧化物之上的一多晶硅浮接閘極(poly silicon floatinggate)、以及在該浮接閘極之上的多晶硅間介質(zhì)層。在該多晶硅間介質(zhì)層之上設有一摻雜多晶硅控制閘極，而完成了該堆棧閘極結構。該多晶硅間介質(zhì)層通常是諸如具有兩個氧化物層及被夾在其間的一氮化物層的一氧化物-氮化物-氧化物(Oxide-Nitride-Oxide；簡稱ONO)層等之多層絕緣物。傳統(tǒng)的SONOS型記憶單元(例如，硅-氧化物-氮化物-氧化物-硅)亦包含在基材信道之上形成的一ONO結構，且具有在該ONO結構之上形成的一控制閘極，但不具有浮接閘極。
閃存及其它類型的內(nèi)存裝置設計的持續(xù)趨勢是被稱為尺寸微縮的裝置尺寸及特征間隔(feature spacing，feature表示電路結構，本文中依原文字意稱為特征)之減少。其它的設計目標包括降低閃存中之電力消耗及工作電壓、以及縮短執(zhí)行讀取、燒錄(programming)、及抹除作業(yè)所需的時間。系沿著通常以記憶單元源極/汲極的方式操作的被植入線路形式形成的位線存取閃存數(shù)組中之資料。位線接觸的高電阻值對內(nèi)存存取速度及電力消耗有不利的影響。基材的被植入源極/汲極區(qū)與通常包含穿過中間介質(zhì)材料而形成的導電接觸的上方內(nèi)聯(lián)機(例如，金屬化結構)間之電氣連接部分地影響到位線接觸電阻值。然而，當將閃存裝置微縮時，更難以維持較低的位線接觸電阻值，尤其在內(nèi)存數(shù)組位線變得極薄且各位線間之間隔變得更接近時(例如，微縮的位線寬度及位線間距)更是如此。因此，一直需要在微縮的閃存裝置中可協(xié)助低位線接觸電阻值的改良式閃存裝置制造技術。

發(fā)明內(nèi)容
下文中提供了本發(fā)明的一簡化摘要，以提供對本發(fā)明的某些面向的一基本了解。該摘要并不是本發(fā)明的徹底的之概述。其目的并不是識別本發(fā)明的關鍵性或緊要的組件，也不是描述本發(fā)明的范圍。該摘要唯一目的只是以簡化的形式提供某些觀念，作為將于后文中提供的更詳細的說明之一前言。本發(fā)明系有關可用來制造閃存裝置的半導體裝置制造技術，其中在光刻掩模提供若干光學特征，用以在半導體裝置晶片上產(chǎn)生蝕刻掩模的一系列開孔之圖案，例如，以便產(chǎn)生一閃存數(shù)組中之位線或字線接觸開孔?？蓪⒈景l(fā)明用來促成微縮閃存數(shù)組中之低位線或字線接觸電阻值，且本發(fā)明尤其適用于要沿著半導體裝置的第一方向而緊密地形成一系列位線或字線接觸開孔(contact opening)之情形。
根據(jù)本發(fā)明的一局面，提供了一種在閃存裝置中形成接觸的方法。提供一光刻掩模，該光刻掩模包含沿著列(row)方向的若干接觸特征，其中所述接觸特征具有小于所需接觸列方向尺寸的若干接觸列方向尺寸。然后利用該光刻掩模產(chǎn)生該閃存裝置中之蝕刻掩模的圖案，然后利用該蝕刻掩模在該裝置中蝕刻若干接觸開孔。然后在所述接觸開孔中形成導電材料，以便在該裝置中產(chǎn)生若干接觸。沿著列方向的較小特征尺寸補償了將光刻掩模圖案轉(zhuǎn)移到蝕刻掩模時的光學鄰近效應，尤其補償了所述接觸特征沿著列方向有緊密的間隔時的光學鄰近效應，因而產(chǎn)生了具有比使用傳統(tǒng)技術所能達到的更接近所需尺寸的列方向尺寸之接觸及接觸開孔。所需的接觸形狀及光刻掩模特征可以是諸如正方形、長方形、圓形、卵形、橢圓形、多邊形、或其它形狀等的任何形狀，以便形成位線、字線、或其它信號聯(lián)機的接觸開孔。在一個可能的實施例中，該光刻掩模設有其列方向尺寸比所需接觸列方向尺寸小大約30％的大致為長方形之接觸特征，其中當圖案被轉(zhuǎn)移到該蝕刻掩模時，光學鄰近效應及光學圖案轉(zhuǎn)移效應將造成圓角、以及列方向尺寸的延長。此外，該光刻掩模的接觸特征可具有大致等于或甚至大于該所需接觸列方向尺寸的行(column)方向尺寸，以便縱然在微縮的閃存裝置亦可促成低位線或字線接觸電阻值。
本發(fā)明的另一局面提供一種在半導體裝置中產(chǎn)生開孔之方法。該方法包含下列步驟提供一光刻掩模，該光刻掩模具有沿著第一方向的相互間隔開之若干接觸特征，其中所述接觸特征具有用于該半導體裝置中之開孔且小于所需第一尺寸的沿著該第一方向的第一掩模特征尺寸。該方法進一步包含下列步驟利用該光刻掩模在該半導體裝置中產(chǎn)生蝕刻掩模的圖案；以及利用該蝕刻掩模在該半導體裝置中蝕刻若干接觸開孔。在一例子中，該光刻掩模的光學特征具有比所需第一尺寸小大約30％的沿著該第一方向的第一掩模特征尺寸、以及比所需第一尺寸大的沿著一第二方向的第二掩模特征尺寸，其中該第一及第二方向是大致正交的。
本發(fā)明的又一局面提供一種在光刻掩模上產(chǎn)生若干光學特征以供用來產(chǎn)生半導體裝置晶片上的蝕刻掩模的一系列開孔的圖案的方法。該方法包含下列步驟決定將在蝕刻掩模中產(chǎn)生圖案的一系列大致類似開孔的沿著第一方向的所需第一尺寸，其中所述開孔將沿著該第一方向而相互間隔開。該方法進一步包含下列步驟沿著該光刻掩模的該第一方向產(chǎn)生相互間隔開的一系列光學特征，所述個別的光學特征具有小于將在該蝕刻掩模中產(chǎn)生圖案的所述開孔的該所需第一尺寸(例如，在一個可能的實施例中大約小30％)的沿著該第一方向的第一掩模特征尺寸。該光刻掩模的所述光學特征可以是大致長方形的，且可具有沿著第二大致正交方向的第二尺寸，且所述第二尺寸大致等于或大于該所需第一尺寸。
下文中之說明及各附圖詳細述及了本發(fā)明的某些例示局面及實施例。這些面向及實施例只是象征了可采用本發(fā)明原理的各種方式中之一些方式。


圖1A是例示快閃記憶單元之一部分斷面?zhèn)纫晥D；圖1B是可實施本發(fā)明的一個或多個面向的閃存裝置之一上平視簡圖；圖1C是在虛擬接地組態(tài)下組織的圖1B所示閃存數(shù)組的一部分之示意圖；圖1D及圖1E是圖1B及圖1C所示數(shù)組中之位線接觸列之示意圖；
圖2是根據(jù)本發(fā)明的一個或多個面向而制造閃存裝置及其位線接觸的一個例示方法之流程圖；圖3至圖10是接受根據(jù)本發(fā)明的制程的圖1A至圖1E所示例示閃存裝置之部分斷面?zhèn)纫晥D；圖11A及圖11B是接受根據(jù)本發(fā)明的制程的圖1A至圖1E所示例示閃存裝置之部分斷面?zhèn)纫晥D；圖12至圖14是接受根據(jù)本發(fā)明的制程的圖1A至圖1E所示例示閃存裝置之部分斷面?zhèn)纫晥D；圖15A及圖15B是根據(jù)本發(fā)明而在將被用來在半導體裝置晶片上的蝕刻掩模中產(chǎn)生一系列開孔的圖案的光刻掩模上產(chǎn)生光學特征的方法之流程圖；圖16A是沿著列方向而相互間隔開的一系列位線接觸開孔特征之上平視圖，且其中所述特征具有圖1D及圖1E所示裝置中之列所述位線接觸的所需列方向及行方向尺寸；圖16B是具有若干光學特征的一個例示光刻掩模的一部分之上平視圖，且其中所述光學特征具有小于圖16A所示的所需列方向尺寸之列方向尺寸；圖16C是在半導體裝置上形成的一個例示蝕刻掩模的一部分之上平視圖，且其中該蝕刻掩模具有列及行方向尺寸大致等于利用圖16B所示光刻掩模產(chǎn)生的圖16A所示的所需列方向尺寸之若干開孔；圖17A是沿著列方向而相互間隔開的另一個例示系列位線接觸開孔特征之上平視圖，且其中所述特征具有圖1D及圖1E所示裝置中之一列所述位線接觸的所需列方向及行方向尺寸；圖17B是具有若干光學特征的另一個例示光刻掩模的一部分之上平視圖，且其中所述光學特征具有小于圖17A所示的所需列方向尺寸之列方向尺寸、以及大于圖17A所示的所需列方向尺寸之行方向尺寸；圖17C是在半導體裝置上形成的另一例示蝕刻掩模的一部分之上平視圖，且其中該蝕刻掩模具有列方向尺寸大致等于利用圖17B所示光刻掩模產(chǎn)生的圖17A所示的所需列方向尺寸以及行方向尺寸大于利用該光刻掩模產(chǎn)生的圖17A所示的所需列方向尺寸之若干開孔；以及圖18是可用來根據(jù)本發(fā)明而利用光刻掩模在晶片上的蝕刻掩模中產(chǎn)生圖案的一步進機系統(tǒng)之一部分示意圖。
具體實施例方式
茲參照各圖式而說明本發(fā)明的一個或多個實施例，其中在所有圖式中系將相同的代號用來表示類似的組件。下文中將在于形成一虛擬接地型多位記憶單元數(shù)組中之各列位線接觸時采用各種技術的一例示閃存裝置的環(huán)境中示出并說明本發(fā)明的一個或多個局面，其中并不必然按照比例繪制各圖式中之結構?；蚩膳浜掀渲邪ň哂袉挝辉扉W記憶單元或各種多位快閃記憶單元的內(nèi)存裝置之其它半導體裝置而采用本發(fā)明。此外，可將本發(fā)明用來形成任何類型的接觸開孔，其中包括(但不限于)位線接觸開孔及字線接觸開孔。此外，可將本發(fā)明的各種方法用來制造任何架構的內(nèi)存數(shù)組，其中包括(但不限于)“反或”(NOR)數(shù)組、虛擬接地數(shù)組、“反及”(NAND)數(shù)組、及DINOR數(shù)組等的數(shù)組，其中將所有此類替代實施例視為在本發(fā)明及最后的申請專利范圍之范圍內(nèi)。
本發(fā)明提供用來制造閃存及其它半導體裝置以及其光刻掩模的技術，其中系在光刻掩模上產(chǎn)生若干光學特征，用以在半導體裝置晶片上產(chǎn)生蝕刻掩模的一系列開孔之圖案，其中所述個別的光學特征具有小于將在該蝕刻掩模中產(chǎn)生圖案的所述開孔的所需第一尺寸的沿著第一方向的第一掩模特征尺寸。本發(fā)明有助于形成蝕刻掩模開孔，因而有助于在該蝕刻掩模中產(chǎn)生圖案期間可能出現(xiàn)光學鄰近變形效應時，沿著第一方向形成具有大致所需尺寸之被蝕刻的接觸開孔。
在內(nèi)存數(shù)組中之位線或字線接觸列的情形中，本案發(fā)明人了解對閃存數(shù)組特征尺寸及間隔進行的先進微縮技術，需要有接近于產(chǎn)生用來蝕刻位線接觸開孔的蝕刻掩模時經(jīng)由光刻掩模將光阻劑曝光所用的光線波長之位線及(或)字線間隔及寬度，因而將造成光學鄰近效應(proximity effects)。本案發(fā)明人尤其發(fā)現(xiàn)此種光學鄰近效應可能造成產(chǎn)生圖案的蝕刻掩模開孔中之特征尺寸(例如，開孔)的像差或變形，其中蝕刻掩模上所產(chǎn)生圖案的尺寸大于沿著第一方向的光刻掩模特征之對應的尺寸，其中系沿著該第一方向而在一列或行中配置多個2窩個間隔緊密的特征。在有若干列微縮位線接觸的情形中，可有利地將本發(fā)明用來確保最后的位線接觸具有適當?shù)某叽纾源_保低位線接觸電阻值，同時將位線接觸短路到各位線間之基材或接觸到鄰近位線(例如，因而造成較低的位線至位線破壞電壓)的機會降至最低。
后文中將在一例示半導體裝置(100)的環(huán)境下示出及說明本發(fā)明，該半導體裝置(100)具有由被配置在虛擬接地型數(shù)組架構的若干雙位SONOS型快閃記憶單元(101)構成的一個或多個內(nèi)存數(shù)組(54)。下文中將參照圖1A至圖1E而示出及說明裝置(100)，其中裝置(100)可以是一個專用內(nèi)存裝置、或包含閃存數(shù)組(54)的其它類型之半導體裝置(例如，微處理器、邏輯裝置等的半導體裝置)。然而，可將本發(fā)明的各種面向用來制造其它的半導體裝置，其中本發(fā)明并不限于所示的各例子。
首先請參閱圖1A，圖中示出裝置(100)的在半導體本體(102)上/中形成之例示雙位快閃記憶單元(101)?？捎谥圃煅b置時使用任何類型的半導體本體實施本發(fā)明，這些半導體本體包括(但不限于)例示的p型摻雜硅基材(102)、SOI晶片、或其它類型的半導體本體。圖1A所示之例示快閃記憶單元(101)包含閘極結構，該閘極結構系沿著數(shù)組(54)(該數(shù)組系沿著一數(shù)組字線WLj)中之第一(例如，列)方向而延伸，其中該字線WLj形成沿著相同數(shù)組的列之各記憶單元的共享控制閘極結構，且各鄰近列(圖中未示出)中之記憶單元系沿著各對應的字線而被配置。該閘極結構包含摻雜多晶硅控制閘極(110)、以及位于控制閘極(110)與半導體本體(102)的信道區(qū)(103)之間的電荷捕陷氮化物材料(106b)。該例示閘極結構進一步包含位于控制閘極(110)與電荷捕陷材料(106b)之間的上方氧化物(106c)、以及位于電荷捕陷材料(106b)與信道區(qū)(103)之間的下方氧化物(106a)。
系以一種或多種n型雜質(zhì)(例如，磷、砷、銻等的n型雜質(zhì))摻雜該例示多晶硅控制閘極(110)，因而使字線/控制閘極(110)具有導電性。或者可利用任何適當?shù)膶щ姴牧现圃炜刂崎l極(110)，此類適當?shù)膶щ姴牧峡稍谧x取作業(yè)中施加一字線電壓信號，以便在信道區(qū)(103)內(nèi)建立電場，并可在記憶單元(101)的燒錄及抹除作業(yè)中在控制閘極(110)與信道(103)或記憶單元源極/汲極(105)、(107)之間建立電場，而此類適當?shù)膶щ姴牧习?但不限于)摻雜多晶硅(110)、金屬、或在本發(fā)明范圍內(nèi)的其它材料。例示記憶單元(101)的電荷捕陷結構(106)包含用來形成一ONO介質(zhì)(氧化物-氮化物-氧化物)的三層，但是亦可在控制閘極(110)與記憶單元信道(103)之間設有任何適當?shù)碾姾刹断萁Y構。所示之ONO結構(106)中，電荷捕陷(電子的困限)主要是發(fā)生在氮化物層(106b)。一般而言，電荷捕陷結構(106)可以是可捕陷或協(xié)助捕陷電子以便設定或建立一臨界電壓且因而建立記憶單元(101)的一資料狀態(tài)的在本發(fā)明范圍之任何一個或多個介質(zhì)層。在所示裝置(100)中，氧化物層(106a)及(106c)是二氧化硅(例如，SiO2或SiO2的其它化學計量變形)，且電荷捕陷材料(106b)是氮化硅(例如，Si3N4或其變形)，亦可采用任何適當?shù)囊环N或多種電荷捕陷材料，其中包括位于控制閘極(110)與信道區(qū)(103)之間的單層或多層結構。
記憶單元(101)進一步包含分別位于信道區(qū)(103)的兩側端之第一及第二源極/汲極(105)及(107)，所述源極/汲極(105)及(107)形成沿著數(shù)組(54)中之一第二(例如，行)方向的位線，其中該列及行方向系大致相互正交。第一源極/汲極(105)(為了便于解說而在圖1A中示為一源極)包含基材(102)的的第一摻雜部分，且第二源極/汲極(107)(為了便于解說而在圖1A中示為一汲極)包含基材(102)的的第二摻雜部分，其中源極(105)及汲極(107)系在信道區(qū)(103)的對向側端上延伸?？蓪⒈景l(fā)明的各種面向用來形成可提供與所示位線(105)、(107)間之電氣耦合之位線接觸、或其它位線結構(圖中未示出)。
如圖1A所示，例示的記憶單元(101)可儲存兩個在空間上被隔離的二進制數(shù)據(jù)位，其中包括以虛線圓圈A代表的左方位、以及以虛線圓圈B代表的右方位。該雙位記憶單元(101)是大致對稱的，其中汲極(107)及源極(105)是可互換的，但是非對稱的實施例也是可行的，且在本發(fā)明的范圍內(nèi)。在該例示記憶單元(101)中，左方位線(105)可被用來作為源極端，且右方位線(107)可被用來作為與右方位B有關的汲極端。同樣地，右方位線(107)可被用來作為源極端，且左方位線(105)可被用來作為左方位A的汲極端?？梢耘c其中包括圖1A所示的SONOS記憶單元(101)以及并未示出的其它記憶單元的各種單位元或多位記憶單元類型相關聯(lián)的方式實施本發(fā)明。此外，本發(fā)明適用于兩個位(例如，記憶單元(101)的位A及B)都被用于資料或信息儲存的此種雙位內(nèi)存裝置、以及雙位記憶單元中只有一個位(例如，記憶單元(101)的位A)被用于資料或信息儲存的雙位內(nèi)存裝置。
亦請參閱圖1B至圖1E，圖1B提供例示半導體裝置(100)的某些主要組成部分之一簡圖，且圖1C示出裝置(100)中之一個例示虛擬接地快閃記憶單元數(shù)組(54)的一部分。圖1D及圖1E是數(shù)組(54)中位于圖1B及圖1C所示裝置(100)中之各組記憶單元列之間的若干例示位線接觸列(104)之示意圖。如圖1B所示，例示之專用內(nèi)存裝置(100)包含半導體基材(102)，且在該半導體基材中形成一個或多個高密度核心區(qū)及一個或多個低密度周邊部分。所述核心區(qū)包含由若干可個別尋址的諸如圖1A所示記憶單元(101)等的大致相同的快閃記憶單元(101)構成之一個或多個M×N數(shù)組核心(54)。所述周邊部分包含I/O電路(50)、以及用來選擇性地尋址到所述個別記憶單元(101)或記憶單元組(例如，字)的程序化或譯碼電路(58)及(60)。該程序化電路包含一個或多個x方向(例如，行)譯碼器(58)及y方向(例如，列)譯碼器(60)，所述譯碼器連同I/O電路(50)工作，而于燒錄、抹除、及讀取作業(yè)期間將所選擇的被尋址記憶單元(101)之本體(例如，基材)、閘極、及(或)源極/汲極(例如，字線及位線)耦合到預定的電壓或阻抗。就這一點而言，所述譯碼器及I/O電路于內(nèi)存存取作業(yè)期間提供必要的字線及位線控制信號，并緩沖儲存與內(nèi)存存取作業(yè)相關聯(lián)的進入及送出資料，其中可利用任何適當?shù)哪M及(或)邏輯電路及裝置形成電路(50)、(58)、及(60)。
圖1C示出裝置(100)的核心數(shù)組(54)中之核心數(shù)組的一部分，其中系分別沿著字線WL0至WLN以及位線BL0至位線BLM示出數(shù)列及行的快閃記憶單元(101)之一部分，其中在本例中系以虛擬接地(virtual ground)組態(tài)示出數(shù)組(54)?；蛘?，可以與具有其它數(shù)組架構(其中包括(但不限于)NOR、NAND、DINOR、或其它數(shù)組)的裝置相關聯(lián)之方式采用本發(fā)明。如圖1C所示，該例示虛擬接地數(shù)組(54)包含若干列的具有耦合到對應字線WL的控制閘極端(例如，圖1A中之控制閘極(110))的沿著第一方向的快閃記憶單元(101)、以及若干行的沿著第二正交方向的記憶單元(101)(所述記憶單元(101)具有耦合到對應的位線BL及鄰接記憶單元(101)的源極(例如，源極(105))之汲極(例如，汲極(107))。在此種組態(tài)中，特定行內(nèi)的記憶單元之汲極端(107)耦合到相同的位線BL。
可經(jīng)由與目標記憶單元(101)接界的對應的字線WL及對位線BL而選擇個別的快閃記憶單元(101)，其中系由譯碼電路(58)、(60)(圖1B)產(chǎn)生位線及字線信號。因此，例如，當將一正電壓施加到耦合到所選擇的記憶單元(101)的汲極(107)之位線BL時，即在該記憶單元的汲極(107)與源極(105)之間建立一導電路徑，且藉由提供來自譯碼器(58)、(60)的適當位線信號而使該導電路徑被耦合到接地點。在此種方式下，將一接地點選擇性連接到與被選擇要存取的那些快閃記憶單元(101)的源極端相關聯(lián)之位線而形成虛擬接地。在數(shù)組(54)中，在電荷捕陷材料(106b)之上形成導電n型摻雜多晶硅字線(例如，控制閘極(110))，以便以與基材(102)中之n型摻雜位線部分(例如，源極(105)及汲極(107))配合之方式產(chǎn)生快閃記憶單元(101)，且系沿著虛擬接地數(shù)組(54)中之各列(例如，字線)及行(例如，位線)而組織所述記憶單元。
如圖1D及圖1E所示，利用各列(104)的位線接觸結構(112)作出數(shù)組位線(105)、(107)的電氣接觸，其中所述位線接觸列(104)系位于數(shù)組(54)的上端及下端(例如，在第一列之上及最后一列之下)，且系位于各組16數(shù)組的列之間。如圖所示且如將于下文中參照圖8至圖14而更詳細說明的，接觸(112)延伸通過在摻雜半導體源極/汲極(例如，位線)(105)、(107)與一上方金屬層(圖中未示出)中之導電內(nèi)聯(lián)機布線結構之間形成的一層間介質(zhì)(Inter-Layer Dielectric；簡稱ILD)材料(116)。如圖10至圖14所示，系利用具有產(chǎn)生圖案的開孔(117a)之一蝕刻掩模(117)在ILD材料(116)中蝕刻接觸開孔(118)，而形成接觸(112)。
如圖1E所示，所述位線沿著數(shù)組(54)的列方向具有橫向?qū)挾瘸叽?113)及一間距(例如，中心至中心的間隔)尺寸(114)。當將半導體裝置微縮至更小的尺寸時，位線寬度及間距尺寸(113)及(114)將分別減小。然而，在此同時，最好是保持雞位線接觸電阻值，以便可在最小的電力消耗下對數(shù)組(54)中之記憶單元(101)進行高速存取。本案發(fā)明人了解光學鄰近效應可能造成諸如產(chǎn)生圖案的特征尺寸之變形(例如，圓角)，其中在半導體裝置制造期間，一光刻掩模(例如，掩模)上的長方形光學特征可能在一蝕刻掩模(117)上產(chǎn)生或轉(zhuǎn)移為更圓形的(例如，圓角的)特征圖案。此外，本案發(fā)明人了解當裝置尺寸(例如，位線寬度(113)及位線間距(114))被微縮成更小時，光學鄰近效應可能造成所產(chǎn)生特征圖案的非所愿之加長，因而使復數(shù)個此種特征沿著一列此種特征之方向有緊密的間隔。本發(fā)明位線接觸(112)沿著數(shù)組(54)的列方向的緊密間隔可能在一蝕刻掩模的圖案產(chǎn)生期間造成接觸開孔的非所愿之加長，因而又在形成接觸(112)時使制程的對準余裕惡化，且可能造成位線短路及其它不利的影響。雖然圖1E所示之位線接觸(112)具有大致對應于位線寬度(113)的直徑尺寸，但是可將接觸(112)的尺寸作成大于或小于位線寬度(113)，其中接觸(112)的尺寸無須與位線寬度(113)有關。
因此，本發(fā)明提供形成位線接觸及用于位線接觸的蝕刻掩模開孔之技術、以及在一光刻掩模上產(chǎn)生光學特征之方法，其中可將該光刻掩模用來對抗于制造閃存及其它的半導體裝置時的此種不利的光學鄰近效應。就這一點而言，雖然系在閃存位線接觸列(104)的環(huán)境下示出本發(fā)明，但是可將本發(fā)明的各種面向用于利用光學產(chǎn)生圖案形成任何類型的開孔(例如，半導體裝置中之字線接觸開孔或其它開孔)時之光刻作業(yè)，其中本發(fā)明及最后的申請專利范圍并不限于本說明書所述之例子。
為了解說將本發(fā)明用來產(chǎn)生位線接觸列(104)及其接觸(112)的特定應用，圖2示出用來制造閃存裝置(例如，例示裝置(100)或其它裝置)的例示方法(210)之簡化流程圖，且圖3至圖14示出接受根據(jù)本發(fā)明的制程的圖1A至圖1E所示之例示閃存裝置(100)。雖然下文中系將本發(fā)明的該例示方法(210)及其它方法示出及說明為一系列的行動或事件，但是本發(fā)明并不限于這些行動或事件的所示順序。例如，可根據(jù)本發(fā)明而按照不同的順序進行某些行動，及(或)可以與本明書中示出及(或)述及的那些行動或事件以外的行動或事件同時之方式進行某些行動。此外，并非所示的所有步驟都是根據(jù)本發(fā)明而實施一方法所必要的。此外，可以與本說明書中示出及述及的對閃存裝置的制造及(或)處理相關聯(lián)之方式以及與并未示出的其它結構及裝置相關聯(lián)之方式實施根據(jù)本發(fā)明的所述方法。
在步驟(212)中開始本方法，且于步驟(214)中在硅基材或其它半導體本體之上形成一個三層的電荷捕陷(例如，ONO)結構(106)，該電荷捕陷結構(106)包含諸如圖3所示的下方介質(zhì)(例如，二氧化硅)材料層(106a)、一電荷捕陷材料層(106b)(例如，氮化硅Si3N4等的電荷困限材料)、以及上方介質(zhì)(例如，二氧化硅等的介質(zhì))材料層(106c)。在步驟(216)中，沿著預定內(nèi)存數(shù)組(54)的各行而選擇性地布植位線(105)、(107)。如圖3所示，使用適當?shù)墓饪碳夹g而而在所述ONL層(106)之上形成掩模(122)，其中掩模(122)露出所述ONL層(106)中在其下將形成位線(例如，例如預定的源極及汲極區(qū)(105)及(107))的一些部分。然后執(zhí)行植入制程(120)，以便經(jīng)由層(106)的所述露出部分而將適當?shù)膿诫s劑植入到下方的基材(102)，以便形成源極(105)及汲極(107)，且在該源極(105)與汲極(107)之間留下p型基材(102)的一信道區(qū)?？稍诓襟E(216)中替代性地將其它的摻雜劑類型(例如，n或p型)、成分、及(或)濃度用來形成源極(105)及汲極(107)(例如，例示虛擬接地數(shù)組(54)的位線)，然后去除該掩模(122)。在一個可能的替代實施例中，可在形成所述材料層(106)的全部或部分之前，例如可在沉積上方介質(zhì)(106c)之前，先執(zhí)行步驟(216)中之位線植入。
在步驟(218)中，形成并選擇性地植入多晶硅字線或控制閘極結構(110)，以便提供沿著數(shù)組(54)中之第一或列方向的若干導電字線(110)。在圖4及圖5中，于步驟(218)中在所述ONL層之上沉積或以其它方式形成一層多晶硅材料(110)(例如，在上方介質(zhì)材料(106c)之上形成多晶硅層(110))。圖5至圖8示出沿著圖4中之斷面線5-5截取且通過例示位線(107)的斷面?zhèn)纫晥D，以便更清楚地示出于形成所述數(shù)組字線結構時產(chǎn)生多晶硅(110)圖案的情形。如圖6所示，選擇性地產(chǎn)生多晶硅(110)的圖案，以便界定以記憶單元(101)的控制閘極之形式工作的各多晶硅字線。在所示之例子中，在多晶硅(110)之上形成用來覆蓋預定的字線結構并露出裝置(100)的其余部分之字線蝕刻掩模(132)，并執(zhí)行蝕刻制程(130)(例如，反應性離子蝕刻(Reactive Ion Etching；簡稱RIE)或其它適當?shù)闹瞥?130))，以便去除多晶硅(110)的所選擇部分。該蝕刻制程(130)可去除(但無須去除)各鄰接產(chǎn)生圖案的字線/控制閘極結構(110)間之所述ONL材料層(106)的全部或部分。然后可執(zhí)行圖7所示之金屬硅化制程(131)，以便在所述產(chǎn)生圖案的字線結構之上產(chǎn)生鈷或其它金屬的硅化物(133)。
在該例示裝置(100)中，產(chǎn)生圖案的多晶硅字線/控制閘極結構(110)系沿著與預定閃存數(shù)組(54)的位線(例如，行)方向大致垂直之列方向而延伸。然而，其它的相對方向也是可行的，且被視為在本發(fā)明的范圍內(nèi)。在這一點上請注意，系在沿著列方向延伸的各列中配置接觸列(104)中之位線接觸(112)(圖1D及圖1E)，其中個別的位線接觸(112)系沿著該列方向而相互間隔開。
在步驟(220)中，在裝置(100)之上形成諸如氧化物或其它低k值介質(zhì)材料等的介質(zhì)(ILD)材料(116)。在步驟(222)中，經(jīng)由ILD材料(116)而形成若干導電位線接觸(112)，以便提供位線(105)、(107)與后續(xù)形成的金屬層(圖中未示出)中之導電內(nèi)聯(lián)機布線結構之間的電氣連接。圖9、圖10、及圖12至圖14示出沿著圖8中之斷面線9-9截取且通過將要形成預定位線接觸(112)的各連續(xù)字線(110)間之空間的斷面?zhèn)纫晥D，以便更清楚地示出于形成裝置(100)中之接觸開孔(118)時分別產(chǎn)生ILD及ONO材料(116)及(106)圖案的情形。
如圖10所示，于步驟(224)中，在ILD(116)之上形成光阻材料(117)。然后在步驟(226)及步驟(228)中執(zhí)行光刻制程(119)，以便經(jīng)由光阻材料(117)而形成若干開孔，而在將要形成預定位線接觸(112)的位置上露出ILD材料(116)的一些部分。在步驟(226)中，如將于下文中參照圖11A、圖11B、及圖15A至圖18而更詳細示出及說明的，經(jīng)由光刻掩模而使光阻材料(117)選擇性地暴露于光線或其它輻射中，且在步驟(228)中去除光阻材料(117)的被暴露的或未被暴露的部分(例如，視使用正或負光阻材料(117)而定，且視該光刻掩模是正或負影像而定)，而留下具有位線接觸圖案開孔(117a)的蝕刻掩模(117)。
圖11A及圖11B示出沿著圖10的線11-11截取的產(chǎn)生圖案的蝕刻掩模(117)的兩個例子之部分上平視圖。在圖11A所示之例子中，蝕刻掩模開孔(117a)大致是圓形的，具有分別沿著列及行方向的大致相同之尺寸(121a)及(121b)。在圖11B所示之例子中，形成了伸長的或橢圓形的接觸蝕刻掩模開孔(117b)，其中行方向尺寸(121b)大于列方向尺寸(121a)。請也參閱圖1E，理想列方向尺寸(121a)系等于或小于位線(105)、(107)的寬度尺寸(113)，由于此種列方向尺寸配置加上開孔(117a)或(117b)的列方向完美地對準了下方的位線(105)、(107)，因此將把裝置(100)在特定行方向尺寸(121b)時的位線接觸電阻值減至最小。亦請參照圖11B而注意所述蝕刻掩模開孔在行方向上的伸長(例如，在如圖1E所示的與接觸(112)接界的字線(110)之鄰近所加諸的限制內(nèi))亦可被用來減少數(shù)組(54)中之位線接觸電阻值。就這一點而言，與位線接觸列(圖1D)接界的所述字線結構(110)間之間隔將大致超過正常數(shù)組字線的間距間隔，以便可配置位線接觸列(104)，并可得到位線接觸(112)的此種行方向伸長、以及位線接觸蝕刻掩模開孔(117b)的對應伸長。
現(xiàn)在請參閱圖2、圖12、及圖13圖，方法(210)繼續(xù)進入步驟(230)，此時以被置于適當位置的蝕刻掩模(117)執(zhí)行ILD蝕刻制程，以便去除ILD材料(116)(圖12)及ONL層(106)(圖13)的露出部分，而產(chǎn)生位線接觸開孔(118)。在步驟(232)中，在位線接觸開孔(118)中形成諸如鎢、鈦等的導電材料(112)，以便形成圖14所示之接觸(112)。步驟(234)中導電材料(112)的形成包含諸如下列步驟在裝置(100)之上沉積材料(112)，并進行退火(例如，快速退火(RTA))，以便在開孔(118)中形成在源極/汲極(105)、(107)之上的硅化物以及執(zhí)行后續(xù)的平面化處理(例如，化學機械研磨(Chemical Mechanical Polishing；簡稱CMP)，以便如圖14及前文的圖1E所示而提供與在電氣上被隔離的位線接觸(112)成平面的一上裝置表面。
現(xiàn)在請參閱圖15A至圖18，可將本發(fā)明用來協(xié)助控制接觸蝕刻掩模開孔(117a)、(117b)的橫向列方向及行方向尺寸，因而提供對位線接觸(112)的橫向尺寸之控制。對接觸尺寸的控制又有助于對裝置(100)中之位線接觸電阻值的控制。此外，本發(fā)明可修正或補償先前妨礙了于制造半導體裝置時產(chǎn)生用來形成間隔緊密的開孔蝕刻掩模期間的圖案轉(zhuǎn)移之光學鄰近效應及其它產(chǎn)生圖案效應。本發(fā)明提供用來在閃存裝置中形成位線接觸及其接觸開孔的方法，其中提供光刻掩模，該光刻掩模具有沿著列方向的若干位線接觸特征，而所述位線接觸特征具有小于所需位線接觸列方向尺寸的位線接觸列方向尺寸。然后，使用該光刻掩模在該裝置中之蝕刻掩模(例如，掩模(117))中產(chǎn)生圖案，并使用該產(chǎn)生圖案的蝕刻掩模在該裝置中蝕刻位線接觸開孔。
圖15A示出將本發(fā)明的原理應用于例示方法(300)，該方法(300)系在光刻掩模或掩模上產(chǎn)生若干光學特征，以便后續(xù)將該光刻掩模用來在半導體裝置(100)上的蝕刻掩模(例如，前文所述之接觸開孔蝕刻掩模(117))中產(chǎn)生一系列開孔的圖案。該方法開始于步驟(302)，在步驟(304)中沿著第一(例如，列)方向決定所需之位線接觸尺寸。例如，在前文所述之閃存裝置(100)中，可能需要形成具有與圖1E所示之位線寬度尺寸(113)大致相同的列方向尺寸之位線接觸開孔(118)。在步驟(306)中，在光刻掩模上產(chǎn)生一系列的光學特征，其中所述光學特征系沿著該列方向而相互相隔開，且其中個別的光學特征具有小于在步驟(304)中決定的該所需列方向尺寸之列方向掩模特征尺寸，且方法(300)終止于步驟(308)。
在一例子中，該光刻掩模上的光學特征可具有比該所需列方向尺寸小了大約30％的列方向尺寸，但是亦可在本發(fā)明的范圍內(nèi)使用其它較小的尺寸值。此外，在圖15A所示之例子中，該光刻掩模上的所述光學特征可具有沿著該行方向的第二掩模特征尺寸，且所述第二掩模特征尺寸與將要在蝕刻掩模(117)中產(chǎn)生圖案的開孔(118)之所需列方向尺寸大致相同。
亦請參閱圖16A至圖16C，圖16A示出一列的所需接觸開孔(141)之上平視圖，所述接觸開孔包含分別具有所需列及行方向尺寸(141b)及(141c)的一列所需的大致為正方形之形狀(141a)。在一個例中，這些尺寸(141b)及(141c)大致相同，且與圖1E朔之位線寬度(113)大致相同。圖16B示出一例示光刻掩模(150)的一部分，該光刻掩模(150)具有一系列暗色的光學特征(150a)，所述光學特征(150a)具有在透光基材(150d)上形成的列及行方向特征尺寸(150b)及(150c)。在替代實施例中，可在其它暗色基材(150d)上形成透光特征(150a)。根據(jù)本發(fā)明的一向面，該列方向光刻掩模光學特征尺寸(150b)(圖16B)比所需列方向尺寸(141b)(圖16A)小了大約30％，且行方向特征尺寸(150c)與所需列方向尺寸(141b)大致相同。
在掩模(150)上形成光學特征(150a)時對列方向尺寸進行的此種微縮或減小，于將掩模(150)用來露出蝕刻掩模光阻材料(117)時(例如，圖2所示之步驟(226)中)將碰到光學鄰近效應及其它的圖案轉(zhuǎn)移變形，因而在位線接觸蝕刻掩模(117)中形成圖16C及圖11A所示之大致圓形的開孔(117a)。在該例子中，接觸蝕刻掩模開孔(117a)分別具有列及行方向尺寸(121a)及(121b)，而所述尺寸大致相同，且與所需之列方向尺寸(141b)大致相同。在該接觸蝕刻(例如，前文中參照圖12及圖13所示之蝕刻制程(123))之后，接觸開孔(118)及所形成的接觸(112)(前文中之圖14)將具有大致相同的橫向尺寸(121a)及(121b)，但具有因諸如蝕刻制程(123)中之方向變動(例如，視制程(123)大致是各向同性或各向異性而定)而造成的某些與制程有關之變化。
圖15B示出根據(jù)本發(fā)明而在光刻掩模或掩模上產(chǎn)生光學特征以便隨后用來在半導體裝置上的蝕刻掩模中產(chǎn)生一系列開孔的圖案的另一個例示方法(310)。該方法開始于步驟(312)，在步驟(314)中沿著第一方向決定所需之位線接觸尺寸(例如，在一個例子中與圖1E所示之位線寬度尺寸(113)相同)。在步驟(366)中，在光刻掩模上產(chǎn)生一系列的光學特征，其中所述光學特征系沿著該列方向而相互相隔開，且其中個別的光學特征具有小于在步驟(314)中決定的該所需列方向尺寸之列方向掩模特征尺寸、以及大于該所需列方向尺寸之行方向尺寸，然后方法(310)終止于步驟(318)。
圖17A至圖17C示出本發(fā)明的另一可能實施例，其中該行方向尺寸被伸長，而諸如進一步減少裝置(100)中之位線接觸電阻值。圖17A示出另一組所需接觸開孔(171)，所述接觸開孔包含一列分別具有所需列及行方向尺寸(171b)及(171c)的大致為長方形之所需形狀(171a)，其中該所需行方向尺寸(171c)大于該所需列方向尺寸(171b)，且其中該所需列方向尺寸(171b)仍然大致等于圖1E所示之位線寬度(113)。圖17B中示出一例示光刻掩模(170)的一部分，該光刻掩模具有一系列的暗色長方形光學特征(170a)，而所述光學特征具有分別在透光基材(170d)上形成的列及行方向特征尺寸(170b)及(170c)。該例子中之該列方向掩模特征尺寸(170b)比所需列方向尺寸(171b)小了大約30％，且伸長的行方向特征尺寸(170c)大于所需列方向尺寸(171b)。圖17C示出在使用掩模(170)進行圖案產(chǎn)生之后的接觸蝕刻掩模(117)，其中于形成掩模(170)上的特征(170a)時對列方向尺寸(170b)的減少抵消了光學鄰近效應，因而在接觸蝕刻掩模(117)中形成了圓角的橢圓形開孔(117b)(例如，也示于前文的圖11B中)。
圖18示出于實施本發(fā)明的各種面向時可使用一光刻掩模(例如，前文所示之掩模(150)、(170))產(chǎn)生接觸蝕刻掩模(117)的圖案的一例示步進曝光機系統(tǒng)(stepper system)(400)。系統(tǒng)(400)包含用來產(chǎn)生照射光(470)(例如，紫外線)的一照射光源(405)，可調(diào)整被供應到光源(405)的電力，而控制該照射光源(405)以及照射光修改濾光器(410)(例如，瞳孔濾光器)，用以在空間上調(diào)整照射光(470)的強度及(或)相位。系統(tǒng)(400)亦包含一聚光鏡系統(tǒng)(415)及一縮影鏡系統(tǒng)(425)，每一所述透鏡系統(tǒng)可被控制(例如，垂直位置調(diào)整)，以便調(diào)整通過聚光鏡系統(tǒng)(415)及縮影鏡系統(tǒng)(425)的照射光(470)之焦點。系統(tǒng)(400)采用前文所述之光刻掩?；蜓谀?150)，以便將裝置晶片(100)上的所述光學特征(150a)之圖案(475)曝光，其中可根據(jù)在裝置(100)上使用正或負光阻材料(117)而提供一正或負掩模(150)。聚焦控制系統(tǒng)(445)可在作業(yè)上連接到聚光鏡系統(tǒng)(415)及縮影鏡系統(tǒng)(425)的其中之一或兩者，以便控制步進機系統(tǒng)(400)內(nèi)之聚焦參數(shù)。此外，曝光控制系統(tǒng)(450)在作業(yè)上連接到照射光源(405)、照射光修改濾光器(410)、及掩模(150)中之一個或多個，以便控制裝置晶片(100)對光源(405)所發(fā)射光線的曝光。聚焦控制系統(tǒng)(445)及曝光控制系統(tǒng)(450)系在作業(yè)上被連接到一處理器(440)，而該處理器(440)控制步進機系統(tǒng)(400)的一項或多項設定值。可經(jīng)由處理器(440)而使一平臺(430)定位移動或“步進”，以便調(diào)整位于該平臺上的裝置(100)之照射曝光(470)之位置。
雖然已參照一個或多個實施例而示出并說明了本發(fā)明，但是可在不脫離本發(fā)明的精神及范圍的情形下，對所示之例子作出各種改變及(或)修改。尤其在有關前文所述的各組成部分或結構(組合件、裝置、電路、系統(tǒng)等)所執(zhí)行的各種功能方面，除非另有指示，否則用來描述此種組成部分的術語(其中包括稱為“手段”means者)將對應于用來執(zhí)行所述組成部分的指定功能之任何組成部分或結構(例如，在功能上是等效的)，縱使該任何組成部分或結構在結構上并不等同于用來執(zhí)行本說明書所述本發(fā)明實施例的功能之所揭示結構，前文所述之術語對應關系也成立。此外，雖然可能已參照數(shù)個實施例中之一實施例而揭示了本發(fā)明的一特定特征，但是在對任何已知或特定應用有需要或有利的情形下，可將該特征與其它實施例的一項或多項特征結合。此外，在將術語“包括”(“including”)、“包括”(“includes”)、“具有”(“having”)、“具有”(“has”)、“設有”(“with”)、或以上各術語的變形用于詳細說明及申請專利范圍時，此類術語將以一種類似于術語“包含”(“comprising”)之方式呈現(xiàn)而具有蘊含性。
工業(yè)上之應用可將本說明書所揭示之方法用于半導體制造之領域，以便有助于形成閃存裝置的接觸及其光刻掩模。
權利要求
1.一種在閃存裝置中形成接觸的方法(210)，該方法(210)包含下列步驟提供(300，310)一光刻掩模，該光刻掩模具有沿著列方向的接觸特征，所述接觸特征具有比所需接觸列方向尺寸小的接觸列方向尺寸；利用該光刻掩模在該裝置中將蝕刻掩模形成圖案(226，228)；利用該蝕刻掩模在該裝置中蝕刻(230)接觸開孔；以及在所述接觸開孔中形成(232)導電材料。
2.如權利要求1所述的方法(210)，其中提供(300，310)該光刻掩模包括在該光刻掩模上形成(306，316)大致為長方形的接觸特征，所述大致為長方形的接觸特征具有比該所需接觸列方向尺寸小的列方向尺寸。
3.如權利要求2所述的方法(210)，其中將所述大致為長方形的接觸特征形成(316)為具有比該所需接觸列方向尺寸大的行方向尺寸。
4.如權利要求1所述的方法(210)，其中提供(300，310)該光刻掩模包括在該光刻掩模上形成(306，316)接觸特征，所述接觸特征具有比該所需接觸列方向尺寸小的列方向尺寸。
5.如權利要求1所述的方法(210)，其中該光刻掩模的所述接觸特征具有比該所需接觸列方向尺寸小大約30％的接觸列方向尺寸。
6.一種在光刻掩模上產(chǎn)生光學特征以用來在半導體裝置晶片上形成蝕刻掩模的一系列開孔的圖案的方法(300，310)，該方法包含下列步驟確定(304，314)將在蝕刻掩模中形成圖案的一系列基本類似開孔的沿著第一方向的所需第一尺寸，所述開孔將沿著該第一方向而相互間隔開；以及在光刻掩模上產(chǎn)生(306，316)沿著該第一方向相互間隔開的一系列光學特征，所述各個光學特征具有比將在該蝕刻掩模中形成圖案的所述開孔的該所需第一尺寸小的沿著該第一方向的第一掩模特征尺寸。
7.如權利要求6所述的方法(300，310)，其中該光刻掩模上的所述光學特征具有比將在該蝕刻掩模中形成圖案的所述開孔的該所需第一尺寸小大約30％的沿著該第一方向的第一掩模特征尺寸。
8.如權利要求6所述的方法(300)，其中該光刻掩模上的所述光學特征具有與將在該蝕刻掩模中形成圖案的所述開孔的該所需第一尺寸基本相等的沿著第二方向的第二掩模特征尺寸，該第一及第二方向基本正交。
9.如權利要求6所述的方法(310)，其中該光刻掩模上的所述光學特征具有比將在該蝕刻掩模中形成圖案的所述開孔的該所需第一尺寸大的沿著第二方向的第二掩模特征尺寸，該第一及第二方向基本正交。
10.如權利要求6所述的方法(300，310)，其中該光刻掩模上的所述光學特征基本上是長方形的。
全文摘要
本發(fā)明提供了一種在光刻掩模上產(chǎn)生若干光學特征以供用來產(chǎn)生半導體裝置晶片上的蝕刻掩模的一系列開孔的圖案的方法(210)，該方法包含下列步驟在該光刻掩模上沿著該第一方向產(chǎn)生(300，310)相互間隔開的一系列光學特征，其中所述個別的光學特征具有小于將在該蝕刻掩模中產(chǎn)生圖案的所述開孔的所需第一尺寸的沿著該第一方向的若干第一掩模特征尺寸。
文檔編號G03F1/14GK101053077SQ200580027422
公開日2007年10月10日 申請日期2005年4月29日 優(yōu)先權日2004年8月11日
發(fā)明者E·H·林圭尼斯, N·程, M·拉姆斯貝, K·甘德哈瑞, A·明維列, H-E·金 申請人:斯班遜有限公司