閃存結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提供一種閃存結(jié)構(gòu)，所述結(jié)構(gòu)包括一襯底和設(shè)置在該襯底上的有源區(qū)層和柵極層：所述有源區(qū)層設(shè)置有若干根平行排列的位線和垂直于所述位線的若干根平行排列的字線；每根所述字線均與8N根位線電連接，且與一根所述字線電連接的所有位線上的第一有源區(qū)之間電連接；其中，所述第一有源區(qū)為源極，所述N為正整數(shù)。本發(fā)明設(shè)計的閃存結(jié)構(gòu)，通過利用一根不具備存儲性能的引線為其所在的字線上的若干根位線提供一個公共源極，使整個字線存儲單元只需要一個接觸孔連接源極，縮小了相鄰兩個平行柵極之間的水平距離，從而縮小了單個存儲單元的面積，減小了閃存芯片的面積，進而提高了存儲密度。
【專利說明】閃存結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，尤其涉及一種閃存結(jié)構(gòu)。
【背景技術(shù)】
[0002]閃存以其便捷，存儲密度高，可靠性好等優(yōu)點成為非揮發(fā)性存儲器中研究的熱點。從二十世紀八十年代第一個閃存產(chǎn)品問世以來，隨著技術(shù)的發(fā)展和各類電子產(chǎn)品對存儲的需求，閃存被廣泛用于手機，筆記本，掌上電腦和U盤等移動和通訊設(shè)備中，閃存為一種非易變性存儲器，其運作原理是通過改變晶體管或存儲單元的臨界電壓來控制門極通道的開關(guān)以達到存儲數(shù)據(jù)的目的，使存儲在存儲器中的數(shù)據(jù)不會因電源中斷而消失，而閃存為電可擦除且可編程的只讀存儲器的一種特殊結(jié)構(gòu)。如今閃存已經(jīng)占據(jù)了非揮發(fā)性半導(dǎo)體存儲器的大部分市場份額，成為發(fā)展最快的非揮發(fā)性半導(dǎo)體存儲器。
[0003]一般而言，閃存具有兩個柵極，如圖1-2所示，一浮置柵極14與一控制柵極16，其中浮置柵極14用以存儲電荷，控制柵極16則用以控制數(shù)據(jù)的輸入與輸出。浮置柵極14的位置在控制柵極16之下，由于與外部電路并沒有連接，是處于浮置狀態(tài)?？刂茤艠O16則通常與字線(Word Line)連接。閃存的優(yōu)點是其可針對整個存儲器區(qū)塊進行擦除，且擦出速度快，約只需要I至2秒。因此，閃存已廣泛運用在各種電子消費產(chǎn)品上，例如:數(shù)碼相機、數(shù)碼攝像機、移動電話、手提電腦或隨身聽等。
[0004]在集成電路芯片上制作高密度的半導(dǎo)體元件時，必須考慮如何縮小每一個存儲單元(Memory Cell)的大小與電力的消耗，在傳統(tǒng)的平面晶體管設(shè)計中，為了獲得一更小尺寸的存儲單元，必須盡量將晶體管的下層?xùn)艠O22、上層?xùn)艠O22丨與接觸孔21的距離長度a縮短，以減少存儲單元的橫向面積。而常規(guī)的代碼型閃存版圖在漏極11、源極12以及柵極均有接觸孔引出，能夠很好的實現(xiàn)快速隨機讀取的功能。但是隨之帶來的是芯片尺寸太大，成本太高。主要原因是源和漏端接觸孔的引入導(dǎo)致源極12和漏極11端尺寸變大，進而影響整個芯片的面積。
[0005]中國專利(CN101640205A)公開了一種閃存，包括:源極和漏極，與襯底相連；浮柵氧化膜，位于襯底之上；選擇柵，形成于浮柵氧化膜之上，且位于源極和漏極之間:第一浮柵，形成于浮柵氧化膜之上，且位于源極和選擇柵之間，第一浮柵為納米硅:第二浮柵，形成于浮柵氧化膜之上，且位于漏極和選擇柵之間，第二浮柵為納米硅；第一控制柵氧化膜和第二控制柵氧化膜，分別形成于第一浮柵和第二浮柵之上；第一控制柵和第二控制柵，分別位于第一控制柵氧化膜和第二控制柵氧化膜之上。該發(fā)明提供的閃存的浮柵采用納米硅，相比于多晶硅材料，增加了閃存面積的可再縮的能力。
[0006]中國專利(CN101442075A)公開了一種閃存，包括:一基底；一形成于該基底上的第一絕緣層；一設(shè)置于該第一絕緣層上的控制柵極；以及兩個分別和該基底共平面的浮置柵極，其分別設(shè)置于該控制柵極的兩側(cè)。由于控制柵極可同時控制兩個浮置柵極，因此可同時進行兩組數(shù)據(jù)的輸入與輸出，對元件效率的提升確有實質(zhì)性幫助。且因設(shè)計原理來自浮置柵極數(shù)量的增加，而非柵極尺寸的微縮，因此，又可避免因尺寸微縮造成的例如短溝道效應(yīng)或熱載流子效應(yīng)的缺點。
[0007]上述兩項專利雖然公開了一種有效的提高閃存芯片的存儲密度的方法，但并未涉及到本發(fā)明中對閃存芯片存儲單元的結(jié)構(gòu)改進。

【發(fā)明內(nèi)容】

[0008]鑒于上述問題，本發(fā)明提供一種閃存結(jié)構(gòu)，克服了現(xiàn)有技術(shù)中由于柵極、源極和漏極均有接觸孔引出，而造成的芯片尺寸較大以及芯片制造成本較高的問題。
[0009]本發(fā)明解決技術(shù)問題所采用的技術(shù)方案為:
[0010]一種閃存結(jié)構(gòu)，其特征在于，所述結(jié)構(gòu)包括一襯底和設(shè)置在該襯底上的有源區(qū)層和柵極層:
[0011]所述有源區(qū)層設(shè)置有若干根平行排列的位線和垂直于所述位線的若干根平行排列的字線；
[0012]每根所述字線均與SN根位線電連接，且與一根所述字線電連接的所有位線上的第一有源區(qū)之間電連接；
[0013]其中，所述第一有源區(qū)為源極，所述N為正整數(shù)。
[0014]上述的閃存結(jié)構(gòu)，其中，所述柵極層包括:
[0015]隧穿氧化層，所述隧穿氧化層覆蓋于任意所述位線的源極與漏極之間的位置上方；
[0016]浮柵層，所述浮柵層完全覆蓋于所述遂穿氧化層的上表面，且不與所述隧穿氧化層下方的所述有源區(qū)層接觸；
[0017]絕緣層，所述絕緣層完全覆蓋于所述浮柵層的上表面，且不與所述浮柵層下方的所述隧穿氧化層接觸；
[0018]控制柵層，所述控制柵層完全覆蓋于所述絕緣層的上表面，且不與所述絕緣層下方的所述浮柵層接觸。
[0019]上述的閃存結(jié)構(gòu)，其中，所述隧穿氧化層的材質(zhì)為二氧化硅，所述浮柵層和所述控制柵層的材質(zhì)均為多晶硅，所述絕緣層材質(zhì)為二氧化硅/氮化硅/ 二氧化硅。
[0020]上述的閃存結(jié)構(gòu)，其中，任意所述字線下設(shè)置8/16/24/32根位線和一根引線。
[0021]上述的閃存結(jié)構(gòu)，其中，所述位線和所述引線的長度和寬度均相同。
[0022]上述的閃存結(jié)構(gòu)，其中，所述柵極層包括若干柵極，且任意所述柵極的長度由其對應(yīng)的引線和位線的數(shù)量決定。
[0023]上述的閃存結(jié)構(gòu)，其中，所述位線的源極和漏極均為η型。
[0024]上述的閃存結(jié)構(gòu)，其中，對所述源極之間的區(qū)域進行離子注入工藝，以使所述源極之間電連接。
[0025]上述的閃存結(jié)構(gòu)，其中，完成所述柵極層制備后，利用光刻版圖對所述源極之間的區(qū)域進行離子注入工藝。
[0026]上述的閃存結(jié)構(gòu)，其中，在所述引線的所述第一有源區(qū)上方，設(shè)置一個接觸孔。
[0027]上述技術(shù)方案具有如下優(yōu)點或有益效果:
[0028]本發(fā)明設(shè)計的閃存結(jié)構(gòu)，利用一根不具備存儲性能的引線為其所在的字線下的SN根位線提供一個公共源極，并采用離子注入的方式使得該8Ν根位線的源極電連接，即整個字線存儲單元只需要一個源極接觸孔，從而縮小了相鄰兩個平行柵極之間的距離，以進一步縮小單個存儲單元的面積，進而減小了閃存芯片的面積，提高了存儲密度。
【專利附圖】

【附圖說明】
[0029]參考所附附圖，以更加充分的描述本發(fā)明的實施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。
[0030]圖1是本發(fā)明浮控柵極式閃存的剖面結(jié)構(gòu)示意圖；
[0031]圖2是本發(fā)明浮控柵極式閃存的俯視結(jié)構(gòu)示意圖；
[0032]圖3是本發(fā)明【背景技術(shù)】中閃存芯片中存儲單元的俯視結(jié)構(gòu)示意圖；
[0033]圖4是本發(fā)明實施例中閃存芯片中存儲單元的俯視結(jié)構(gòu)示意圖。
【具體實施方式】
[0034]本發(fā)明的核心思想是通過在同一根字線下的SN根位線中，設(shè)置一個不具備存儲功能的引線，同時各位線的源極上均不再設(shè)置接觸孔。然后，當該閃存芯片完成柵極的設(shè)置后，可利用重新設(shè)置的一層光刻版圖在所有的位線和引線的第一有源區(qū)的硅注入砷離子或磷離子(也可通過注入其他離子或其他工藝，只要能夠使得所有的位線均與所述引線電連接，進而形成一個公共源即可)，使位線的第一有源區(qū)之間電連接，形成一個公共源，并在引線的第一有源區(qū)上設(shè)置接觸孔，其中，上述第一有源區(qū)為源極。
[0035]進而使整個字線只需要一個源極接觸孔，從而縮短了兩條平行柵極之間的間距。
[0036]下面結(jié)合附圖對本發(fā)明方法進行詳細說明。
[0037]如圖1和圖4所示，本實施例涉及一種閃存結(jié)構(gòu)，其采用第一有源區(qū)為源極的設(shè)計方案，包括一襯底10和設(shè)置在襯底上的有源區(qū)層和柵極層，結(jié)構(gòu)如圖1所示:
[0038]有源區(qū)層設(shè)置有SN根平行排列的位線和垂直于上述位線I的若干根平行排列的字線；其中，每根上述字線均與8N根位線電連接，且與一根上述字線電連接的所有位線I的公共源極12 ’共用一個接觸孔21 ’，N為正整數(shù)(例如:N=1，N=2，或N=3);柵極層包括若干條橫向排列的柵極23組成；且柵極層覆蓋于有源區(qū)層上方；引線上的接觸孔21 '連接公共源極12丨，上述公共源極12 '為圖4中虛線所圍部分。
[0039]在本實施例中，當上述8N個位線的源極12均共用一個接觸孔21 ;時，每個位線的漏極11各連接有一個接觸孔21，即各個位線的漏極之間均絕緣隔離。
[0040]優(yōu)選的，位線I和引線2的線寬相同，線長相同；且位線I和引線2的源極12和漏極11為η型；且每根字線下，設(shè)置一根引線2，一個柵極21，同時設(shè)置的位線數(shù)量為8、16、24或32根，上述柵極21的長度由位線I的數(shù)量決定，本實施例內(nèi)優(yōu)選為8根平行排列的位線設(shè)計為例(圖中未全部示出)。
[0041]其中，如圖1所示,柵極層還包括:
[0042]隧穿氧化層13 ;浮柵層14，浮柵層14完全覆蓋與遂穿氧化層13上表面，且不與隧穿氧化層13下方的有源區(qū)層接觸；絕緣層15，絕緣層15完全覆蓋與浮柵層14上表面，且不與浮柵層14下方的隧穿氧化層13接觸；控制柵層16，控制柵層16完全覆蓋與絕緣層15上表面，且不與絕緣層15下方的浮柵層14接觸。
[0043]優(yōu)選的，隧穿氧化層13的材質(zhì)為二氧化硅，浮柵層14和控制柵層16的材質(zhì)均為多晶硅，絕緣層15材質(zhì)為二氧化硅/氮化硅/ 二氧化硅，即該絕緣層按照從下至上的順序依次為二氧化硅層、氮化硅層、二氧化硅層形成的堆疊結(jié)構(gòu)。
[0044]由于本實施例中，整條字線下各存儲單元的的源極相互電連接，只需要設(shè)置一個接觸孔21'，故柵極23與上層?xùn)艠O23 '可采用如圖4所示方式設(shè)置，縮小了故柵極23與上層?xùn)艠O23'的間距。
[0045]為實現(xiàn)上述結(jié)構(gòu)，本實施例優(yōu)選采用如下工藝:
[0046]首先，如圖3所示現(xiàn)有技術(shù)中的閃存的生產(chǎn)工藝流程，制備有源區(qū)層與柵極層，工藝調(diào)整處為將柵極層的版圖設(shè)計為如圖4所示的弓形結(jié)構(gòu)，以縮小相鄰平行柵極之間的距離，而其余工藝細節(jié)與全部的工藝流程為本領(lǐng)域公知常識，于此不與贅述。
[0047]在完成有源區(qū)層與柵極層的制備后，新設(shè)置一層版圖對公共源極12 '進行離子注入工藝，即對圖4中虛線所示區(qū)域進行離子注入，使整個公共源極12 ’的硅導(dǎo)電，優(yōu)選注入的離子采用砷或磷，上述版圖的具體結(jié)構(gòu)設(shè)計由字線下位線的數(shù)量決定。
[0048]然后再整塊芯片上設(shè)置一層絕緣介質(zhì)層，并刻蝕接觸孔21和接觸孔21丨。
[0049]由上述實施例可知，通過利用一層新設(shè)置的版圖對任意上述字線下所有的位線與引線的公共源極進行離子注入工藝，是各根位線與引線的源極電連接，而后在上述的引線的源極處設(shè)置一個接觸孔，縮小了相鄰兩個平行柵極之間的水平距離，減小了任意一個字線所需要的面積，進而提改了該存儲芯片的存儲密度。
[0050]綜上所述，本發(fā)明的閃存結(jié)構(gòu)通過利用一根不具備存儲性能的引線為其所在的字線上的若干根位線提供一個公共源極，使整個字線存儲單元只需要一個接觸孔連接源極，縮小了相鄰兩個平行柵極之間的水平距離，從而縮小了單個存儲單元的面積，減小了閃存芯片的面積，進而提高了存儲密度。
[0051]對于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價的范圍與內(nèi)容，都應(yīng)認為仍屬本發(fā)明的意圖和范圍內(nèi)。
【權(quán)利要求】
1.一種閃存結(jié)構(gòu)，其特征在于，所述結(jié)構(gòu)包括一襯底和設(shè)置在該襯底上的有源區(qū)層和柵極層: 所述有源區(qū)層設(shè)置有若干根平行排列的位線和垂直于所述位線的若干根平行排列的字線； 每根所述字線均與8N根位線電連接，且與一根所述字線電連接的所有位線上的第一有源區(qū)之間電連接； 其中，所述第一有源區(qū)為源極，所述N為正整數(shù)。
2.如權(quán)利要求1所述的閃存結(jié)構(gòu)，其特征在于，所述柵極層包括: 隧穿氧化層，所述隧穿氧化層覆蓋于任意所述位線的源極與漏極之間的位置上方； 浮柵層，所述浮柵層完全覆蓋于所述遂穿氧化層的上表面，且不與所述隧穿氧化層下方的所述有源區(qū)層接觸； 絕緣層，所述絕緣層完全覆蓋于所述浮柵層的上表面，且不與所述浮柵層下方的所述隧穿氧化層接觸； 控制柵層，所述控制柵層完全覆蓋于所述絕緣層的上表面，且不與所述絕緣層下方的所述浮柵層接觸。
3.如權(quán)利要求2所述的閃存結(jié)構(gòu)，其特征在于，所述隧穿氧化層的材質(zhì)為二氧化硅，所述浮柵層和所述控制柵層的材質(zhì)均為多晶硅，所述絕緣層材質(zhì)為二氧化硅/氮化硅/ 二氧化硅。
4.如權(quán)利要求1所述的閃存結(jié)構(gòu)，其特征在于，任意所述字線下設(shè)置8/16/24/32根位線和一根引線。
5.如權(quán)利要求4所述的閃存結(jié)構(gòu)，其特征在于，所述位線和所述引線的長度和寬度均相同。
6.如權(quán)利要求4所述的閃存結(jié)構(gòu)，其特征在于，所述柵極層包括若干柵極，且任意所述柵極的長度由其對應(yīng)的引線和位線的數(shù)量決定。
7.如權(quán)利要求1所述的閃存結(jié)構(gòu)，其特征在于，所述位線的源極和漏極均為η型。
8.如權(quán)利要求1所述的閃存結(jié)構(gòu)，其特征在于，對所述源極之間的區(qū)域進行離子注入工藝，以使所述源極之間電連接。
9.如權(quán)利要求8所述的閃存結(jié)構(gòu)，其特征在于，完成所述柵極層制備后，利用光刻版圖對所述源極之間的區(qū)域進行離子注入工藝。
10.如權(quán)利要求1所述的閃存結(jié)構(gòu)，其特征在于，在所述引線的所述第一有源區(qū)上方，設(shè)置一個接觸孔。
【文檔編號】H01L27/115GK103928468SQ201410161009
【公開日】2014年7月16日 申請日期:2014年4月21日 優(yōu)先權(quán)日:2014年4月21日
【發(fā)明者】周俊, 黃建冬, 洪齊元 申請人:武漢新芯集成電路制造有限公司