一種閃存的編程方法
【專利摘要】一種閃存的編程方法，所述方法包括：施加第一編程電壓至待編程的閃存單元所在的源線；施加第二編程電壓至所述待編程的閃存單元所在的字線；施加編程電流至所述待編程的閃存單元所在的位線；施加0V的電壓至所述閃存陣列中非待編程的閃存單元所在的源線；施加0V的電壓至所述閃存陣列中所述非待編程的閃存單元所在的字線；施加第三編程電壓至所述閃存陣列中所述非待編程的閃存單元所在的位線；其中，所述第一編程電壓以及所述編程電流的取值與熱電子碰撞對編程功耗的影響相關(guān)。應(yīng)用上述方案可以降低閃存陣列的編程操作時的功耗。
【專利說明】
_種閃存的編程方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及存儲器技術(shù)領(lǐng)域，具體涉及一種閃存的編程方法。
【背景技術(shù)】
[0002]閃存(FlashMemory，簡稱Flash)作為一種集成電路存儲器件，由于其具有電可擦寫存儲信息的功能，而且斷電后存儲的信息不會丟失，因而被廣泛應(yīng)用于如便攜式電腦、手機(jī)、數(shù)碼音樂播放器等電子產(chǎn)品中。
[0003]在實(shí)際應(yīng)用中，閃存通常包括由多個閃存單元呈陣列排布形成圖1所示的閃存陣列，其中，所述閃存單元的結(jié)構(gòu)可以存在多種，既可以僅包括一個存儲位，也可以包括兩個存儲位，還可以包括多個存儲位。如圖1所示，在上述閃存陣列中，位于同一行的閃存單元共用同一字線WL，位于同一列的閃存單元共用同一位線BL，相鄰兩行的閃存單元共用同一源線SL。通過在字線WL、源線SL以及位線BL上加載不同的驅(qū)動電壓，可以實(shí)現(xiàn)對相應(yīng)閃存單元的讀、寫以及擦除操作。
[0004]目前，對上述閃存陣列的編程功耗較高，無法滿足用戶對功耗的要求。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的技術(shù)問題是如何降低閃存陣列的編程操作時的功耗。
[0006]為解決上述技術(shù)問題，本發(fā)明實(shí)施例提供一種閃存的編程方法，所述閃存包括:由多個閃存單元呈陣列排布形成的閃存陣列，所述閃存陣列中位于同一行的閃存單元共用同一字線，位于同一列的閃存單元共用同一位線，相鄰兩行的閃存單元共用同一源線，所述閃存單元包括至少一個存儲位，所述方法包括:施加第一編程電壓至待編程的閃存單元所在的源線;施加第二編程電壓至所述待編程的閃存單元所在的字線;施加編程電流至所述待編程的閃存單元所在的位線;施加OV的電壓至所述閃存陣列中非待編程的閃存單元所在的源線;施加OV的電壓至所述閃存陣列中所述非待編程的閃存單元所在的字線;施加第三編程電壓至所述閃存陣列中所述非待編程的閃存單元所在的位線；其中，所述第一編程電壓以及所述編程電流的取值與熱電子碰撞對編程功耗的影響相關(guān)。
[0007]可選地，所述熱電子碰撞對編程功耗的影響滿足如下關(guān)系:
[0008]P = Vsp*Idp*Imult，其中，P為編程功耗;Vsp為所述第一編程電壓;Imult為熱電子碰撞對所述待編程的閃存單元源端電流產(chǎn)生的影響值，且Imult= I Isp I / Idp，Isp為施加所述第一編程電壓后源端產(chǎn)生的電流，Idp為所述編程電流。
[0009]可選地，所述第三編程電壓的取值與所述第一編程電壓和所述第三編程電壓的差值相關(guān)。
[0010]可選地，所述第一編程電壓的取值范圍為[7.5V，10V]。
[0011]可選地，所述第三編程電壓的取值范圍為[2V，4.5V]。
[0012]可選地，所述編程電流的取值范圍為[1.5uA，3.5uA]。
[0013]可選地，同一列相鄰兩可編程的閃存單元分別連接不同的源線。
[0014]與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下有益效果:
[0015]在對閃存進(jìn)行編程時，通過在待編程的閃存單元的源線施加第一編程電壓，在待編程的閃存單元所在的位線施加編程電流，由于所述第一編程電壓以及所述編程電流的取值與熱電子碰撞對編程功耗的影響相關(guān)，也就是說，在確定第一編程電壓以及編程電流時，結(jié)合熱電子碰撞對編程功耗的影響進(jìn)行確定。經(jīng)實(shí)驗(yàn)發(fā)現(xiàn)，在保證同樣編程效果的情況下，通過適當(dāng)增大第一編程電壓并同時減小編程電流，可以降低編程功耗。
【附圖說明】
[0016]圖1是現(xiàn)有技術(shù)中一種閃存陣列編程原理示意圖；
[0017]圖2是現(xiàn)有技術(shù)中一種閃存單元的結(jié)構(gòu)示意圖；
[0018]圖3是本發(fā)明實(shí)施例中一種閃存陣列編程原理示意圖。
【具體實(shí)施方式】
[0019]下面以閃存單元包括一個閃存單元為例，對現(xiàn)有技術(shù)中閃存陣列進(jìn)行詳細(xì)說明。
[0020]圖2是現(xiàn)有的一種閃存單元的剖面示意圖。如圖2所示，所述閃存單元包括襯底Sub，以及對稱分布的兩個閃存單元A和B，A和B為相鄰兩個閃存單元，共用源線。
[0021]其中，閃存單元A和B共用同一源極S，除源極S外，閃存單元A還包括:漏極D0，浮柵FGO，字線電極WLO以及位線電極BLO，閃存單元B還包括:漏極Dl，浮柵FGl，字線電極WLl以及位線電極BL0。漏極DO和Dl以及源極S形成于所述襯底Sub的內(nèi)部。漏極DO與襯底Sub表面的位線電極BLO連接，漏極DI與襯底Sub表面的位線電極BLO連接，源極S與襯底Sub表面的源線SL連接，浮柵FGO位于所述字線電極WLO與所述源極S連接的源線SL之間的襯底表面，浮柵FGl位于所述字線電極WLl與所述源極S連接的源線SL之間的襯底表面。
[0022]多個圖2所示的閃存單元呈陣列排布可以形成圖1所示閃存陣列。在所述閃存陣列中，位于同一行的閃存單元共用同一字線WL，位于同一列的閃存單元共用同一位線BL，相鄰兩行的閃存單元共用同一源線SL。通過在字線WL、源線SL以及位線BL上加載不同的驅(qū)動電壓，可以實(shí)現(xiàn)對相應(yīng)存儲單元的讀、寫以及擦除操作。
[0023]具體地，以對閃存單元A進(jìn)行編程為例，在源線SLO上施加電壓VspO，在字線WLO上施加電壓Vwl，在位線BLO上施加編程電流IdpO，在源線SLl?SLn上分別施加OV電壓，在字線WLl?WL2n+l上施加OV電壓，在位線BLl?BLn上施加VinhibitO電壓，實(shí)現(xiàn)對閃存單元A的編程。此時，編程功耗P = =VspO* IspO，？的值較高，無法滿足用戶對編程功耗的要求。
[0024]針對上述問題，本發(fā)明實(shí)施例提供了一種閃存的編程方法，應(yīng)用所述方法在對閃存進(jìn)行編程時，在待編程的閃存單元的源線施加第一編程電壓，在待編程的閃存單元所在的位線施加編程電流，所述第一編程電壓以及所述編程電流的取值與熱電子碰撞對編程功耗的影響相關(guān)。經(jīng)實(shí)驗(yàn)發(fā)現(xiàn)，通過適當(dāng)增大第一編程電壓并同時減小編程電流在保證同樣編程效果的情況下，可以有效降低編程功耗。
[0025]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例作詳細(xì)地說明。
[0026]本發(fā)明實(shí)施例提供了一種閃存的編程方法。其中，所述閃存包括:由多個閃存單元呈陣列排布形成的閃存陣列，所述閃存陣列中位于同一行的閃存單元共用同一字線，位于同一列的閃存單元共用同一位線，相鄰兩行的閃存單元共用同一源線。
[0027]需要說明的是，在本發(fā)明的實(shí)施例中，所述閃存單元的結(jié)構(gòu)不受限制，既可以僅包括一個存儲位，也可以包括兩個存儲位，還可以包括多個存儲位。由于在執(zhí)行編程操作時，均是以存儲位為單位進(jìn)行編程，故無論所述閃存單元所包括的存儲位的數(shù)量具體如何，均不構(gòu)成對本發(fā)明的限制。
[0028]為了描述方便，本發(fā)明的實(shí)施例中，以圖2示出的閃存單元為例，結(jié)合圖3，對所述閃存的編程方法進(jìn)行詳細(xì)描述。
[0029]在具體實(shí)施中，對閃存進(jìn)行編程時，可以包括如下步驟:
[0030]施加第一編程電壓Vsp至待編程的閃存單元所在的源線；
[0031]施加第二編程電壓Vwl至所述待編程的閃存單元所在的字線;施加編程電流Idp至所述待編程的閃存單元所在的位線；
[0032]施加OV的電壓至所述閃存陣列中非待編程的閃存單元所在的源線；
[0033]施加OV的電壓至所述閃存陣列中所述非待編程的閃存單元所在的字線；
[0034]施加第三編程電壓至所述閃存陣列中所述非待編程的閃存單元所在的位線。
[0035]其中，所述第一編程電壓以及所述編程電流的取值與熱電子碰撞對編程功耗的影響相關(guān)。
[0036]具體地，以對圖2中示出的閃存單元A進(jìn)行編程為例，位線電極BLO灌入電流，源線SLO(對應(yīng)閃存單元源端S)施加第一編程電壓Vsp，溝道區(qū)靠近源端S附近產(chǎn)生高電場(高電場區(qū)位于WLO和FGO間隙區(qū)下方)。電子在電場的作用下從漏極DO向源極S移動，并在源端S附近高電場區(qū)加速成為熱電子，這些熱電子在源端S會發(fā)生碰撞電離，產(chǎn)生電子一空穴對。
[0037]通常，空穴被襯底Sub收集，形成“襯底電流”，而電子大部分流入源端S，另外還有部分的電子則獲得足夠高的動能注入到浮柵FG0。源線SLO上收集到的電流Isp會大于位線(漏端)灌進(jìn)來的電流Idp，其比值即為熱電子碰撞對所述待編程的閃存單元源端電流產(chǎn)生的影響值Imult= I Isp I / I Idp | (Imult>l), Imult隨著所述第一編程電壓取值的增大而增大。
[0038]經(jīng)試驗(yàn)發(fā)現(xiàn)，增大第一編程電壓Vsp，能夠增大溝道間的橫向電場和浮柵與溝道間縱向電場的強(qiáng)度，進(jìn)而提高熱電子產(chǎn)生和注入的效率，此時，在保證同樣編程效果的情況下，編程電流可以適當(dāng)減小，即適當(dāng)減小位線端灌入的編程電流Idp。由于熱電子碰撞對所述待編程的閃存單元源端電流產(chǎn)生的影響，源線上收集到的電流Isp會顯著減小，此時編程功耗:P = Vsp*Isp = Vsp*Idp*Imult，由于Isp的電流減小作用更明顯，所以適當(dāng)增大第一編程電壓Vsp并同時減小編程電流Idp，能降低編程功耗。
[0039]需要說明的是，雖然第一編程電壓Vsp增大時電流Isp能顯著減小，但是第一編程電壓Vsp過大會導(dǎo)致Imult變大，實(shí)際Isp減小并不明顯。具體第一編程電壓Vsp的增大幅度以及編程電流Idp的減小幅度，可以由本領(lǐng)域人員根據(jù)實(shí)際情況進(jìn)行設(shè)置。但無論第一編程電壓Vsp的增大幅度以及編程電流Idp的減小幅度如何，均不夠成對本發(fā)明的限制，且均在本發(fā)明的保護(hù)范圍之內(nèi)，只要在設(shè)置第一編程電壓Vsp以及編程電流Idp時，考慮到熱電子碰撞對編程功耗閃存單元的影響即可。
[0040]例如，現(xiàn)有技術(shù)中，第一編程電壓Vsp的取值范圍通常為[7V，9V]，編程電流Idp的取值范圍通常在[3uA，5uA]。在本發(fā)明的實(shí)施例中，考慮到熱電子碰撞對編程功耗的影響時，第一編程電壓Vsp的取值范圍可以為[7.5V，10V]，編程電流Idp的取值范圍可以為[1.5uA，3.5uA]ο
[0041]可以理解的是，本發(fā)明實(shí)施例中雖然以取值范圍的形式給出的第一編程電壓Vsp以及編程電流Idp，但在具體實(shí)施中，第一編程電壓Vsp以及編程電流Idp應(yīng)為所給出的取值范圍中一具體的數(shù)值，并且該數(shù)值相對于現(xiàn)有技術(shù)，第一編程電壓Vsp的取值增大，編程電流Idp的取值減小。結(jié)合圖1及圖3，Vsp>VspO，Idp<IdpO。
[0042]比如，在現(xiàn)有技術(shù)中，當(dāng)?shù)谝痪幊屉妷篤spO為8.2V、編程電流IdpO為3.5uA時，編程功耗PO = Vsp*Idp*Imult = 8.2V*3.5uA*2.8 = 80.36uW。在本發(fā)明的實(shí)施例中，第一編程電壓Vsp適當(dāng)增大至8.5V，編程電流Idp適當(dāng)減小至2uA，編程功耗P = 8.5V*2uA*2.9 = 49.3uW。將PO與P對比可知，功耗減小38.7 %。
[0043]又如，在現(xiàn)有技術(shù)中，當(dāng)?shù)谝痪幊屉妷篤spO為9V、編程電流IdpO為3uA時，編程功耗PO = 9V*3uA*3.5 = 94.5uW。在本發(fā)明的實(shí)施例中，第一編程電壓Vsp適當(dāng)增大至9.5V，編程電流Idp適當(dāng)減小至1.5uA，編程功耗P = 9.5V*1.5uA*4 = 57uW。將PO與P對比可知，功耗減小39.7%。
[0044]在具體實(shí)施中，對各個閃存單元執(zhí)行編程操作時，容易產(chǎn)生行穿通干擾。參照圖3，以待編程的閃存單元為閃存單元A為例，與待編程的閃存單元A在同一行的閃存單元C，其源線和字線與待編程的閃存單元A共用，閃存單元C的控制柵溝道有一定的漏電流，故會產(chǎn)生熱電子并注入浮柵。隨著時間累積，最終導(dǎo)致閃存單元C被編程，即產(chǎn)生行穿通干擾。
[0045]為避免產(chǎn)生行穿通干擾，在對待編程的閃存單元執(zhí)行編程操作時，施加在所述閃存陣列中所述非待編程的閃存單元所在的位線的第三編程電壓，可以根據(jù)所述第一編程電壓和所述第三編程電壓的差值進(jìn)行設(shè)置。具體地，所述第三編程電壓的取值可以隨著所述第一編程電壓的增大而增大。也就是說，行穿通干擾和源線及位線間的電壓差相關(guān)。閃存單元源極與漏極間的電壓差越大，控制柵溝道漏電流越大。
[0046]為避免產(chǎn)生行穿通干擾，在具體實(shí)施中，可以適當(dāng)抬高位線電壓，也就是適當(dāng)增大第三編程電壓，可以降低待編程的閃存單元源極與漏極間的電壓差，以降低行穿通干擾。例如，以待編程的閃存單元為閃存單元A為例，在位線BLl?BLn上施加電壓Vinhibit，以關(guān)斷控制柵溝道。結(jié)合圖1及圖3，Vinhibi t> Vinhibi t0。
[0047]需要說明的是，在具體實(shí)施中，第三編程電壓增大的幅度可以根據(jù)實(shí)際情況進(jìn)行設(shè)置，具體不受限制。例如，當(dāng)現(xiàn)有技術(shù)中第三編程電壓的取值范圍為[1.5V，3.5V]時，在本發(fā)明的實(shí)施例中，第三編程電壓的取值范圍可以為[2V，4.5V]。
[0048]在具體實(shí)施中，對待編程的閃存單元執(zhí)行編程操作時，容易產(chǎn)生列穿通干擾。參照圖3，以待編程的閃存單元為閃存單元A為例，與閃存單元A在同一列的閃存單元B，其位線和源線與閃存單元A共用，閃存單元B的控制柵溝道有一定的漏電流，故會產(chǎn)生熱電子并注入浮柵。隨著時間累積，最終導(dǎo)致閃存單元B被編程，即產(chǎn)生列穿通干擾。
[0049]為避免列穿通干擾，在具體實(shí)施中，可以棄用同一條源線一半的閃存單元，也就是使得同一列相鄰兩可編程的閃存單元分別連接不同的源線。例如，參照圖3，若字線WLO所在行的閃存單元可被編程，則字線WLl所在行的閃存單元被棄用即不能被編程，再對WL2所在行的閃存單元進(jìn)行編程操作，或者可以對其它字線所在行的閃存單元進(jìn)行編程操作，只要相鄰兩可編程的閃存單元分別連接不同的源線即可。上述方案通常適用于小容量及超低編程功耗的設(shè)計(jì)中。
[0050]需要說明的是，在具體實(shí)施中，當(dāng)閃存單元包括多個存儲位時，對每個存儲位的編程操作可以參照上述的描述進(jìn)行實(shí)施。此處不再贅述。
[0051]由上述內(nèi)容可知應(yīng)用所述方法在對閃存進(jìn)行編程時，在待編程的閃存單元的源線施加第一編程電壓，在待編程的閃存單元所在的位線施加編程電流，所述第一編程電壓以及所述編程電流的取值根據(jù)與熱電子碰撞對編程功耗影響進(jìn)行設(shè)置，通過合理設(shè)置所述第一編程電壓及編程電流，可以在保證同樣編程效果的情況下，有效降低編程功耗。
[0052]本領(lǐng)域普通技術(shù)人員可以理解上述實(shí)施例的各種方法中的全部或部分步驟是可以通過程序來指令相關(guān)的硬件來完成，該程序可以存儲于一計(jì)算機(jī)可讀存儲介質(zhì)中，存儲介質(zhì)可以包括:R0M、RAM、磁盤或光盤等。
[0053]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種閃存的編程方法，所述閃存包括:由多個閃存單元呈陣列排布形成的閃存陣列，所述閃存陣列中位于同一行的閃存單元共用同一字線，位于同一列的閃存單元共用同一位線，相鄰兩行的閃存單元共用同一源線，所述閃存單元包括至少一個存儲位，其特征在于，包括: 施加第一編程電壓至待編程的閃存單元所在的源線； 施加第二編程電壓至所述待編程的閃存單元所在的字線； 施加編程電流至所述待編程的閃存單元所在的位線； 施加OV的電壓至所述閃存陣列中非待編程的閃存單元所在的源線； 施加OV的電壓至所述閃存陣列中所述非待編程的閃存單元所在的字線； 施加第三編程電壓至所述閃存陣列中所述非待編程的閃存單元所在的位線； 其中，所述第一編程電壓以及所述編程電流的取值與熱電子碰撞對編程功耗的影響相關(guān)。2.如權(quán)利要求1所述的閃存的編程方法，其特征在于，所述熱電子碰撞對編程功耗的影響滿足如下關(guān)系: P = Vsp*Idp*Imult，其中，P為編程功耗;Vsp為所述第一編程電壓；Imult為熱電子碰撞對所述待編程的閃存單元源端電流產(chǎn)生的影響值，且Imult= Ispl/ Idp，Isp為施加所述第一編程電壓后源端產(chǎn)生的電流，Idp為所述編程電流。3.如權(quán)利要求1所述的閃存的編程方法，其特征在于，所述第三編程電壓的取值與所述第一編程電壓和所述第三編程電壓的差值相關(guān)。4.如權(quán)利要求3所述的閃存的編程方法，其特征在于，所述第一編程電壓的取值范圍為[7.5V,10V]o5.如權(quán)利要求4所述的閃存的編程方法，其特征在于，所述第三編程電壓的取值范圍為[2V,4.5V]06.如權(quán)利要求1所述的閃存的編程方法，其特征在于，所述編程電流的取值范圍為[1.5uA，3.5uA]ο7.如權(quán)利要求1-6任一項(xiàng)所述的閃存的編程方法，其特征在于，同一列相鄰兩可編程的閃存單元分別連接不同的源線。
【文檔編號】G11C16/08GK105931667SQ201610309513
【公開日】2016年9月7日
【申請日】2016年5月11日
【發(fā)明人】徐依然, 胡劍, 楊光軍
【申請人】上海華虹宏力半導(dǎo)體制造有限公司