專利名稱：：閃存器件及編程方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種閃存器件，特別涉及一種可防止在存儲(chǔ)單元(memorycell)之間的干擾(interference)現(xiàn)象的編程方法。
背景技術(shù)：
：圖l是傳統(tǒng)閃存器件的框圖參照?qǐng)D1，該閃存器件包括存儲(chǔ)單元陣列l(wèi)O以及頁面緩沖器Pl至Pn(n是整數(shù))。該存儲(chǔ)單元陣列10包括多個(gè)單元串(cellstring)Cle至Cne以及Clo至Cno。該多個(gè)單元串Cle至Cne以及Clo至Cno的每一個(gè)包括多個(gè)用于儲(chǔ)存數(shù)據(jù)的存儲(chǔ)單元(未示出)。該頁面緩沖器PI至Pn通過偶數(shù)位線BLe以及奇數(shù)位線BLo而連接至所述多個(gè)單元串Cle至Cne以及Clo至Cno。具體地，一個(gè)頁面緩沖器PI通過形成一對(duì)的該偶數(shù)位線BLe以及該奇數(shù)位線BLo而連接至該單元串Cle以及Clo。一般的閃存器件操作如下。以頁面緩沖器PI為例進(jìn)行描述。該頁面緩沖器PI被加載要進(jìn)行編程的數(shù)據(jù)，且由位線選擇單元(未示出)來選擇該偶數(shù)位線BLe或該奇數(shù)位線BLo兩者任一。如果選擇該偶數(shù)位線BLe,則對(duì)從在連接至該偶數(shù)位線Ble的單元串Cle中包括的多個(gè)單元中選擇出來的一個(gè)單元進(jìn)行編程。然而，當(dāng)閃存器件的集成程度提高時(shí)，線寬降低，以及在存儲(chǔ)單元之間的間隙變得靠近。因此，共享相同字線的相鄰單元會(huì)受到該被編程的單元的電壓的干擾。此現(xiàn)象可發(fā)生在單級(jí)單元(SLC)以及多級(jí)單元(MLC)的所有結(jié)構(gòu)中。然而，在存儲(chǔ)單元之間的干擾現(xiàn)象在該MLC中會(huì)變得更顯著。該MLC的臨界電壓分布比該SLC的臨界電壓分布更窄。換言之，假設(shè)該SLC的臨界電壓范圍為IV，該MLC的臨界電壓范圍為0.2至0.6V。這是因?yàn)樵揗LC具有四個(gè)電壓狀態(tài)。因此，該臨界電壓分布不可避免地變窄。如果任一個(gè)臨界電壓分布由于相鄰單元的影響而變寬，則該臨界電壓分布可能會(huì)和其它狀態(tài)重迭。此外，在進(jìn)行偶數(shù)頁面編程搡作之后的奇數(shù)頁面編程操作時(shí)，此現(xiàn)象會(huì)變得更顯著。這是因?yàn)楸痪幊痰呐紨?shù)頁面的單元受到下一個(gè)被編程的奇數(shù)頁面的單元的影響。因此，該器件的可靠度可明顯地劣化。
發(fā)明內(nèi)容本發(fā)明的一實(shí)施例針對(duì)一種方法，其用以通過在共享相同字線的所有單元上執(zhí)行編程操作(也就是說，基于字線進(jìn)行編程)而減少相鄰單元之間的干擾。本發(fā)明的另一實(shí)施例針對(duì)當(dāng)基于字線執(zhí)行編程時(shí)，通過在兩個(gè)單元串之間共享該頁面緩沖器來增加面積效率。在一個(gè)實(shí)施例中，編程閃存器件的方法包括如下步驟選擇連接至多個(gè)存儲(chǔ)器串(memorystring)的所有位線；選擇字線；將較低位和較高位編程到與所選擇的字線連接的該存儲(chǔ)單元內(nèi)；以及重復(fù)選擇該字線的步驟以及編程該較高位的步驟。在另一實(shí)施例中，閃存器件包括多個(gè)存儲(chǔ)單元串，其每一個(gè)包括用于儲(chǔ)存數(shù)據(jù)的多個(gè)存儲(chǔ)單元；多個(gè)頁面緩沖器，通過位線而分別連接至多個(gè)存儲(chǔ)單元串。在另一實(shí)施例中，閃存器件包括第一存儲(chǔ)器組，包括多個(gè)存儲(chǔ)器串；第二存儲(chǔ)器組，具有與所述第一存儲(chǔ)器組的構(gòu)造相同的構(gòu)造；以及頁面緩沖器組，通過偶數(shù)位線而連接至所述第一存儲(chǔ)器組的存儲(chǔ)器串、并通過奇數(shù)位線而連接至所述第二存儲(chǔ)器組的存儲(chǔ)器串，所述頁面緩沖器組具有與所述第一或第二存儲(chǔ)器組的存儲(chǔ)器串相同數(shù)量的頁面緩沖器。在另一實(shí)施例中，一種用于編程閃存器件的方法，其包括以下步驟提供閃存器件，所述閃存器件包括第一存儲(chǔ)器組，具有多個(gè)存儲(chǔ)器串；第二存儲(chǔ)器組，具有與所述第一存儲(chǔ)器組相同的構(gòu)造；以及頁面緩沖器組，具有與所述第一存儲(chǔ)器組或所述第二存儲(chǔ)器組的存儲(chǔ)器串相同數(shù)量的頁面緩沖器;選擇所述第一或第二存儲(chǔ)器組的所有位線；選擇所選擇的存儲(chǔ)器組的字線；將較低位編程到與所選擇的字線連接的全部存儲(chǔ)單元內(nèi)，并然后將較高儲(chǔ)單元內(nèi)；以及重復(fù)所述選擇第一或第二存儲(chǔ)器組的所有位線的步驟至所述編程較高位的步驟。圖l是傳統(tǒng)閃存器件的框圖。圖2A以及圖2B是圖示了根據(jù)本發(fā)明實(shí)施例的閃存器件的編程方法的示意圖。圖3A是根據(jù)本發(fā)明的第一實(shí)施例的閃存器件的框圖。圖3B是圖3A的詳細(xì)電路圖。圖4A是根據(jù)本發(fā)明的第二實(shí)施例的閃存器件的框圖。圖4B是圖4A的詳細(xì)電路圖。具體實(shí)施方式將參照附圖來描述本專利的特定實(shí)施例。圖2A以及圖2B是圖示了根據(jù)本發(fā)明實(shí)施例的用于編程閃存器件的方法的示意圖。圖2A圖示了與MLC對(duì)應(yīng)的編程方法，該MLC包括連接至多個(gè)存儲(chǔ)單元串Sl至Si、以及多個(gè)字線WL0至WLk的多個(gè)存儲(chǔ)單元。選擇所有的多個(gè)存儲(chǔ)單元串Sl至Si并且連續(xù)地選擇該字線WL0至WLk,從而同時(shí)編程連接至所選擇的字線的所有存儲(chǔ)單元。以首先執(zhí)行最低有效位(LSB)編程、而后執(zhí)行最高有效位(MSB)編程的方式來編程該MLC。例如，如果選4奪第0字線WL0，則將較低位編程(LSB;O)到與第0字線WL0連接的所有存儲(chǔ)單元內(nèi)。將MSB電壓施加到相同字線WLO,使得將較高位編程(MSB;l)到該字線WLO內(nèi)。此后，選擇第1字線，并重復(fù)以上的編程操作。換言之，可以基于字線來執(zhí)行該編程，以避免來自相鄰存儲(chǔ)單元串的存儲(chǔ)單元的干擾現(xiàn)象。通過相同字線來對(duì)共享該字線的存儲(chǔ)單元施加相同電平的電壓，并經(jīng)歷該編程操作。因此，至少在字線方向上可以避免在存儲(chǔ)單元之間的干擾現(xiàn)象。圖2B圖示了單級(jí)單元的編程方法，該單級(jí)單元包括連接到多個(gè)存儲(chǔ)單元串Sl至Si、以及多個(gè)字線WLO至WLk的多個(gè)存儲(chǔ)單元。如果以施加對(duì)應(yīng)的電壓到該存儲(chǔ)單元串Sl至Si的每個(gè)位線同時(shí)連續(xù)地選擇該字線WLO至WLk的方式來執(zhí)行編程操作，則同時(shí)編程與所選^t奪的字線連接的所有存儲(chǔ)單元。例如，如果選擇第0字線WL0且將電壓施加到與該存儲(chǔ)單元串Sl至Si連接的位線上，則對(duì)連接至該第0字線WL0的存儲(chǔ)單元進(jìn)行編程。以此方式，執(zhí)行編程，同時(shí)選擇剩下的第1字線WL1至第k字線WLk。因?yàn)橥瑫r(shí)編程共享所選擇的字線的存儲(chǔ)單元，所以可以避免存儲(chǔ)單元之間在字線方向上的干擾現(xiàn)象。圖3A是根據(jù)本發(fā)明的第一實(shí)施例的該閃存器件的框圖。參照?qǐng)D3A,該閃存器件包括具有多個(gè)單元串Sl至Si(i是整數(shù))的存儲(chǔ)單元陣列100。多個(gè)單元串Sl至Si的每一個(gè)包括用于儲(chǔ)存數(shù)據(jù)的多個(gè)存儲(chǔ)單元(未示出)。多個(gè)單元串Sl至Si分別通過位線BU至BLi而連接至多個(gè)頁面緩沖器PB1至PBi。也就是說，一個(gè)單元串對(duì)應(yīng)至一個(gè)頁面緩沖器。因此，以一對(duì)一的對(duì)應(yīng)方式，該頁面緩沖器以及該單元串基于字線來執(zhí)行編程操作。以下將參照?qǐng)D3B來詳細(xì)描述。圖3B是圖3A的詳細(xì)電^各圖。該存儲(chǔ)單元陣列100包括多個(gè)單元串Sl至Si。該單元串Sl包括漏極選擇晶體管DST1、源極選擇晶體管SST1、以及多個(gè)存儲(chǔ)單元FO至Fk(k是整數(shù))。該單元串S2包括漏極選擇晶體管DST2、源極選擇晶體管SST2以及多個(gè)存儲(chǔ)單元G0至Gk。該單元串Si包括漏極選擇晶體管DSTi、源極選擇晶體管SSTi以及多個(gè)存儲(chǔ)單元HO至Hk。多個(gè)頁面緩沖器PB1至PBi分別連接到多個(gè)位線BL1至BLi。也就是iJt,一個(gè)頁面緩沖器連接到一個(gè)位線。該位線分別連接至多個(gè)NMOS晶體管Ml至Mi,且#4居高電壓控制信號(hào)DIS而被高電壓VIRPWR所充電。多個(gè)NMOS晶體管Nl至Ni響應(yīng)該位線選擇信號(hào)BSL而連接該位線以及對(duì)應(yīng)的頁面緩沖器。以下描述該編程操作。將舉例描述一個(gè)字線WLO。在共享該字線WLO的多個(gè)存儲(chǔ)單元F0、GO.....HO上執(zhí)行該編程操作。也就是說，如果數(shù)據(jù)被輸入到多個(gè)頁面緩沖器PB1至PBi的每一個(gè)，且使能該位線選^^信號(hào)BSL以導(dǎo)通該NMOS晶體管Nl至Ni，則該數(shù)據(jù)被編程到共享該字線WLO的所有存儲(chǔ)單元F0至HO內(nèi)。因此，盡管存儲(chǔ)單元FO和GO彼此非常接近，但同時(shí)編程該存儲(chǔ)單元F0和G0。因此，沒有生成在共享相同字線的存儲(chǔ)單元之間的干擾現(xiàn)象。此所以臨界電壓分布變得很窄。此外，因?yàn)榭梢酝瑫r(shí)編程多個(gè)存儲(chǔ)單元，所以可以提高該編程操作的速度。圖4A是根據(jù)本發(fā)明的第二實(shí)施例的閃存器件的框圖。根據(jù)圖3B的實(shí)施例，在存儲(chǔ)單元之間的干擾現(xiàn)象降低，但因?yàn)槊總€(gè)單元串需要自己的頁面緩沖器，所以面積增大。因此，可以進(jìn)一步包括共享多個(gè)頁面緩沖器的存儲(chǔ)單元陣列，從而提高面積效率。多個(gè)頁面緩沖器PB1至PBi以兩個(gè)存儲(chǔ)單元陣列100以及200而形成多個(gè)對(duì)。該存儲(chǔ)單元陣列100包括多個(gè)單元串Sl至Si。該存儲(chǔ)單元陣列200包括多個(gè)單元串Ll至Li。頁面緩沖器PB1至PBi被布置在單元串Sl至Si與單元串Ll至Li之間，使得該單元串Sl至Si以及該單元串Ll至Li彼此對(duì)稱。在圖4A中可看出，該單元陣列Sl至Si的每一個(gè)與該單元陣列Ll至Li的每一個(gè)共享頁面緩沖器PB1至PBi。也就是說，因?yàn)閮蓚€(gè)單元串共享一個(gè)頁面緩沖器，所以可以補(bǔ)償芯片面積的增加。這將在下面進(jìn)行更詳細(xì)的說明。圖4B是圖4A的詳細(xì)電路圖。多個(gè)頁面緩沖器PB1至PBi被排列在該兩個(gè)存儲(chǔ)單元陣列100和200之間。也就是說，該兩個(gè)存儲(chǔ)單元陣列100和200相對(duì)于多個(gè)頁面緩沖器PB1至PBi而對(duì)稱。該存儲(chǔ)單元陣列100包括多個(gè)單元串Sl至Si。多個(gè)單元串Sl至Si分別包括漏極選擇晶體管1DST1至lDSTi;源極選擇晶體管1SST1至lSSTi;以及多個(gè)存儲(chǔ)單元1F0至1Fk、1G0至1Gk.....1H0至1Hk。該存儲(chǔ)單元陣列200包括多個(gè)單元串Ll至Li。該多個(gè)單元串Ll至Li分別包括漏極選擇晶體管2DST1至2DSTi;源極選擇晶體管2SST1至2SSTi;以及多個(gè)存儲(chǔ)單元2F0至2Fk、2G0至2Gk、...、2H0至2Hk。該閃存器件還包括連接在頁面緩沖器以及單元串之間的多個(gè)NMOS晶體管Nl至Ni以及Pl至Pi，用以選擇位線。該閃存器件還包括多個(gè)NMOS晶體管Ml至Mi以及Rl至Ri，用于施加高電壓到該位線BLel至BLei以及BLol至BLoi中的每一個(gè)。為了避免重復(fù)，以下僅舉例描述一個(gè)頁面緩沖器PB1以及對(duì)應(yīng)于該頁面緩沖器PB1的單元串S1及L1。如果多個(gè)頁面緩沖器PBI至PBi的每一個(gè)接收編程數(shù)據(jù)，則選擇該偶數(shù)位線BLel至BLei或該奇數(shù)位線BLol至BLoi,并執(zhí)行編程4喿作。這通過導(dǎo)通在偶數(shù)位線區(qū)域以及該奇數(shù)位線區(qū)域上的NMOS晶體管Nl至Ni以及Pl至Pi之一來決定。如果將電壓施加到該字線1WL1并選擇且編程存儲(chǔ)單元1F1、1G1.....1H1,則沒有編程在相對(duì)側(cè)的奇數(shù)存儲(chǔ)單元2F1、2G1、...、2H1。此時(shí)，在被編程的兩個(gè)相鄰存儲(chǔ)單元1F1以及1G1的情況下，在相同單元串上的單元之間存在干擾現(xiàn)象，但是在相同字線的單元之間的干擾現(xiàn)象被消除。這是因?yàn)橥瑫r(shí)編程了共享相同字線1WL1的所有存儲(chǔ)單元1F1、1G1.....1H1。此外，通過使各個(gè)單元串以及頁面緩沖器彼此1:1對(duì)應(yīng)以執(zhí)行獨(dú)立的編程操作，可以提高編程速度。-統(tǒng)<table>tableseeoriginaldocumentpage9</column></row><table>舉出該表格所列的數(shù)值有助于理解本發(fā)明。應(yīng)注意的是，本發(fā)明并非限于上述數(shù)值。首先，技術(shù)被分成52nm以及45nm,以比較本發(fā)明與已知技術(shù)。從本發(fā)明的52nm技術(shù)中，可看出該芯片尺寸沒有增加。在加載到該字線時(shí)，頁面數(shù)可以加倍成為8kB且因此可以改善編程操作。取決于臨界電壓分布(01、10以及00),傳統(tǒng)的干擾為0.41+0.41+0.41=1.23。該本發(fā)明的干擾現(xiàn)象為0.14+0.28+0.14=0.56。因此，與傳統(tǒng)的干擾相比，本發(fā)明的干擾現(xiàn)象被減半。具體地，與已知技術(shù)相比，在本發(fā)明中，成為保證產(chǎn)品成品率的最大障礙的PGM擾亂(disturb)可以被減半。此外，可減少讀取電壓Vread,且因此可執(zhí)行穩(wěn)定的編程操作。也可以看出，在45m技術(shù)中獲得了與52m技術(shù)中類似的改善。如上所述，本發(fā)明的閃存器件以及編程方法具有以下優(yōu)點(diǎn)。第一，同時(shí)編程共享字線的所有存儲(chǔ)單元。因此可能防止在相鄰單元之間的干擾現(xiàn)象。第二，因?yàn)樵摼幊虜_亂現(xiàn)象減少，所以閃存器件的成品率提高。第三，因?yàn)閮蓚€(gè)單元串共享一個(gè)頁面緩沖器，所以可以防止芯片尺寸的增力口。說明了本發(fā)明的上述實(shí)施例，并且可能有各種替代和等效方案。鑒于本公開，其它的增加、刪減、或修改是顯而易見的，且意欲落入所附權(quán)利要求的范圍中。權(quán)利要求1.一種編程閃存器件的方法，該方法包括選擇連接至多個(gè)存儲(chǔ)器串的位線；選擇字線；將較低位編程到與所選擇的字線連接的存儲(chǔ)單元內(nèi)，并將較高位編程到所述存儲(chǔ)單元內(nèi)；以及重復(fù)所述選擇字線的步驟以及所述編程較高位的步驟。2.如權(quán)利要求1所述的方法，其中，所述閃存器件包括第一存儲(chǔ)器組，其具有多個(gè)存儲(chǔ)器串；第二存儲(chǔ)器組，其具有與所述第一存儲(chǔ)器組相同的構(gòu)造；以及頁面緩沖器組，其具有與所述第一或第二存儲(chǔ)器組的存儲(chǔ)器串相同數(shù)量的頁面緩沖器。3.—種閃存器件，其包括多個(gè)存儲(chǔ)單元串，每一個(gè)包括用于在其中存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)單元；多個(gè)頁面緩沖器，分別通過位線連接到所述多個(gè)存儲(chǔ)單元串；多個(gè)第一開關(guān)元件，分別連接到所述位線，且被配置為根據(jù)第一信號(hào)而提供電源電壓給所述位線；以及多個(gè)第二開關(guān)元件，連接在所述頁面緩沖器以及所述位線之間，并被配置為響應(yīng)于第二信號(hào)而導(dǎo)通或截止。4.如權(quán)利要求3所述的閃存器件，其中，所述第一以及第二開關(guān)元件的每一個(gè)包括NMOS晶體管。5.—種閃存器件，其包括第一存儲(chǔ)器組，包括多個(gè)存儲(chǔ)器串；第二存儲(chǔ)器組，具有與所述第一存儲(chǔ)器組相同的構(gòu)造；以及頁面緩沖器組，通過偶數(shù)位線而連接至所述第一存儲(chǔ)器組的存儲(chǔ)器串、并通過奇數(shù)位線而連接至所述第二存儲(chǔ)器組的存儲(chǔ)器串，所述頁面緩沖器組具有與所述第一或第二存儲(chǔ)器組的存儲(chǔ)器串相同數(shù)量的頁面緩沖器。6.如權(quán)利要求5所述的閃存器件，還包括多個(gè)第一開關(guān)元件，分別連接至所述偶數(shù)位線，并被配置為根據(jù)第一信號(hào)而提供電源電壓給所述偶數(shù)位線；多個(gè)第二開關(guān)元件，連接在所述頁面緩沖器以及所述偶數(shù)位線之間，并被配置為響應(yīng)于第二信號(hào)而導(dǎo)通或截止；多個(gè)第三開關(guān)元件，分別連接到所述奇數(shù)位線，并被配置為根據(jù)第三信號(hào)而提供電源電壓給所述奇數(shù)位線；以及多個(gè)第四開關(guān)元件，分別連接在所述頁面緩沖器以及所述奇數(shù)位線之間，并被配置為響應(yīng)于第四信號(hào)而導(dǎo)通或截止。7.如權(quán)利要求6所述的閃存器件，其中，所述第一至第四開關(guān)元件的每一個(gè)包括NMOS晶體管。8.—種用于閃存器件的編程方法，其包括以下步驟選擇分別連接至多個(gè)存儲(chǔ)器串的位線；以及選擇多個(gè)字線中的任一個(gè)，并且在共享所選擇的字線的存儲(chǔ)單元上執(zhí)行編程操作。9.一種用于閃存器件的編程方法，其包括以下步驟提供閃存器件，所述閃存器件包括第一存儲(chǔ)器組，具有多個(gè)存儲(chǔ)器串；第二存儲(chǔ)器組，具有與所述第一存儲(chǔ)器組相同的結(jié)構(gòu)；以及頁面緩沖器組，具有與所述第一存儲(chǔ)器組或所述第二存儲(chǔ)器組的存儲(chǔ)器串相同數(shù)量的頁面緩沖器；選擇所述第一或第二存儲(chǔ)器組的位線；選擇所選擇的第一以及第二存儲(chǔ)器組之一的字線；編程與所選擇的字線連接的存儲(chǔ)單元；以及重復(fù)所述選擇所有位線的步驟至所述編程步驟。全文摘要一種用于編程閃存器件的方法包括選擇與多個(gè)存儲(chǔ)器串連接的位線；以及選擇字線。將較低位編程到與所選擇的字線連接的存儲(chǔ)單元內(nèi)，且將較高位編程到該存儲(chǔ)單元內(nèi)。重復(fù)所述選擇字線的步驟以及所述編程該較高位的步驟。文檔編號(hào)G11C16/10GK101154452SQ20071014275公開日2008年4月2日申請(qǐng)日期2007年8月23日優(yōu)先權(quán)日2006年9月29日發(fā)明者金基錫申請(qǐng)人:海力士半導(dǎo)體有限公司