1.一種雙向移位寄存器，其特征在于，包括：
第一輸入控制模塊，包括第一信號輸入端、第二信號輸入端、第一電壓輸入端、第二電壓輸入端和第一輸出控制節(jié)點，用于根據(jù)第一信號輸入端和第二信號輸入端的信號切換移位寄存器的掃描方向，并根據(jù)第一電壓輸入端和第二電壓輸入端的信號控制所述第一輸出控制節(jié)點的電平值；
第一輸出模塊，包括第一控制信號輸入端、第一時鐘信號輸入端和第一掃描信號輸出端；所述第一控制信號輸入端與所述第一輸出控制節(jié)點連接，用于根據(jù)所述第一輸出控制節(jié)點的電平值和所述第一時鐘信號輸入端的電平變化，調整所述第一掃描信號輸出端的電平值；
第二輸入控制模塊，包括第三信號輸入端、第四信號輸入端、第三電壓輸入端、第四電壓輸入端和第二輸出控制節(jié)點，用于根據(jù)第三信號輸入端和第四信號輸入端的信號切換移位寄存器的掃描方向，并根據(jù)第三電壓輸入端和第四電壓輸入端的信號控制所述第二輸出控制節(jié)點的電平值；
第二輸出模塊，包括第二控制信號輸入端、第二時鐘信號輸入端和第二掃描信號輸出端；所述第二控制信號輸入端與所述第二輸出控制節(jié)點連接，用于根據(jù)所述第二輸出控制節(jié)點的電平值和所述第二時鐘信號輸入端的電平變化，調整所述第二掃描信號輸出端的電平值；
第一放電單元，通過第一放電控制節(jié)點與第二放電單元連接，用于決策是否對所述第一輸出控制節(jié)點的電平值進行上拉；
第二放電單元，通過第二放電控制節(jié)點與第一放電單元連接，用于決策是否對所述第二輸出控制節(jié)點的電平值進行上拉。
2.如權利要求1所述的雙向移位寄存器，其特征在于，所述第一輸入控制模塊包括：
第一晶體管，其源極為所述第一信號輸入端，其柵極為所述第一電壓輸入端；第二晶體管，其源極為所述第二信號輸入端，其柵極為所述第二電壓輸入端；所述第一晶體管的漏極與所述第二晶體管的漏極相連接，作為所述第一輸出控制節(jié)點。
3.如權利要求1所述的雙向移位寄存器，其特征在于，所述第一輸出模塊包括：第一電容和第三晶體管；
所述第三晶體管的漏極用作所述第一時鐘信號輸入端；
所述第三晶體管的柵極與所述第一電容的其中一端共同連接，作為所述第一控制信號輸入端，用于接收所述第一輸出控制節(jié)點的信號；
所述第三晶體管的源極與所述第一電容的另一端共同連接，作為所述第一掃描信號輸出端。
4.如權利要求1所述的雙向移位寄存器，其特征在于，所述第一放電單元包括：第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管和第十晶體管；
所述第四晶體管的源極連接參考低電位，漏極連接至所述第一輸出控制節(jié)點，柵極與所述第二放電單元的第二放電控制節(jié)點連接；
所述第五晶體管的源極連接參考低電位，漏極連接至所述第一輸出控制節(jié)點，柵極與所述第一放電單元的第一放電控制節(jié)點連接；
所述第六晶體管的柵極與漏極相連接，用于接入第一外部控制信號；所述第七晶體管的柵極用于接入第二外部控制信號，源極連接參考低電位，漏極與第六晶體管的源極相連接；
所述第八晶體管的漏極連接至所述第一輸出控制節(jié)點，源極連接參考低電位，柵極作為所述第一放電單元的第一放電控制節(jié)點；
所述第九晶體管的柵極與所述第一放電單元的第一放電控制節(jié)點連接，源極連接參考低電位，漏極與所述第一輸出模塊的第一掃描信號輸出端連接；
所述第十晶體管的柵極與所述第二放電單元的第二放電控制節(jié)點連接，源極連接參考低電位，漏極與所述第一輸出模塊的第一掃描信號輸出端連接。
5.如權利要求1～4任一項所述的雙向移位寄存器，其特征在于，所述第二輸入控制模塊與所述第一輸入控制模塊的電路內(nèi)部結構相同；和/或者，所述第一輸出模塊與所述第二輸出模塊的電路結構相同；和/或者，所述第一放電單元與第二放電單元的電路結構相同。
6.一種多級串接移位寄存裝置，其特征在于，包括：多個如權利要求1～5任一項所述的依次串接的雙向移位寄存器，并且：
第一級的雙向移位寄存器的第一電壓輸入端和第三電壓輸入端分別接入外部起始信號，第二電壓輸入端和第四電壓輸入端分別與第二級的雙向移位寄存器的第二掃描信號輸出端連接；
最后一級的雙向移位寄存器的第一電壓輸入端和第三電壓輸入端分別與前一級的第一掃描信號輸出端連接；第二電壓輸入端和第四電壓輸入端分別接入外部復位信號；以及，
中間各級的雙向移位寄存器的第一電壓輸入端和第三電壓輸入端分別與前一級的第一掃描信號輸出端連接；第二電壓輸入端和第四電壓輸入端分別與下一級的雙向移位寄存器的第二掃描信號輸出端連接。
7.如權利要求6所述的多級串接移位寄存裝置，其特征在于，
在正向掃描時，各級的雙向移位寄存器的第一信號輸入端和第三信號輸入端分別接入高電平，第二信號輸入端和第四信號輸入端分別接入低電平；
在反向掃描時，各級的雙向移位寄存器的第一信號輸入端和第三信號輸入端分別接入低電平，第二信號輸入端和第四信號輸入端分別接入高電平。
8.一種液晶顯示面板，其特征在于，包括：像素顯示陣列，驅動電路，以及，如權利要求6或7所述的M級串接移位寄存裝置；M＞1；
其中，所述M級串接移位寄存裝置配置在所述像素顯示陣列的一側；
所述驅動電路包括數(shù)據(jù)驅動器和第一側時序控制器；
所述數(shù)據(jù)驅動器，用于經(jīng)由數(shù)據(jù)線向所述像素顯示陣列提供數(shù)據(jù)信號；所述第一側時序控制器，用于向所述M級串接移位寄存裝置提供多種脈沖控制信號。
9.如權利要求8所述的液晶顯示面板，其特征在于，所述液晶顯示面板還包括：如權利要求6或7所述的N級串接移位寄存裝置；N＞1；
其中，所述N級串接移位寄存裝置配置在所述像素顯示陣列的另一側；
所述驅動電路還包括第二側時序控制器，用于向所述N級串接移位寄存裝置提供多種脈沖控制信號。
10.如權利要求9所述的液晶顯示面板，其特征在于，所述M級串接移位寄存裝置配置在所述像素顯示陣列的左側，用于對所述像素顯示陣列的偶數(shù)行像素進行開關操作；所述N級串接移位寄存裝置配置在所述像素顯示陣列的右側，用于對所述像素顯示陣列的奇數(shù)行像素進行開關操作。