專利名稱：反擾頻器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及對擾頻處理后的數(shù)據(jù)解除擾頻的反擾頻電路。
背景技術(shù)：
近年來，便攜式電話終端或PHS終端等便攜式無線通信裝置正在普及。在RCR STD-28(第2代無繩電話系統(tǒng)標準規(guī)格)中，規(guī)定了發(fā)送時的簡易秘話擾頻處理。PHS終端具有簡易秘話功能。
該簡易秘話擾頻處理根據(jù)每一次呼叫生成的保密鍵代碼生成擾頻處理用移位寄存器初始值，并在此基礎(chǔ)上生成PN模式，取該PN模式和TCH數(shù)據(jù)(160位)的異或，進行簡易秘話的擾頻處理，生成數(shù)據(jù)(DATASEC)。對該數(shù)據(jù)(DATASEC)添加CI(4位)和SI(16位)，對合計180位的數(shù)據(jù)進行CRC運算，將CRC位添加在180位數(shù)據(jù)的最末尾，生成196位長度的數(shù)據(jù)。其次，在該196位的數(shù)據(jù)中，對與數(shù)據(jù)(DATASEC)和CRC位相當(dāng)?shù)牟糠诌M行擾頻處理，生成數(shù)據(jù)(DATASCR)，作成對該生成數(shù)據(jù)添加PR(8位)和UW位合計220位的數(shù)據(jù)，再發(fā)送。
接收時，對與接收數(shù)據(jù)(DATASCR)相當(dāng)?shù)奈贿M行反擾頻處理。其次，對反擾頻后的數(shù)據(jù)進行CRC校驗或糾錯，最后，通過對與數(shù)據(jù)(DATASEC)相當(dāng)?shù)奈贿M行簡易秘話反擾頻處理，，可以得到原來的TCH數(shù)據(jù)。
具體地說，接收數(shù)據(jù)取其和PN模式的異或，進行反擾頻處理，處理后的數(shù)據(jù)利用串形/并行變換電路變換成并行數(shù)據(jù)，并利用1位糾錯電路進行糾錯處理。從1位糾錯電路輸出的糾錯后的數(shù)據(jù)分成從PR到SA的44位數(shù)據(jù)(P_PR2SA)和進行了簡易秘話擾頻處理的160位數(shù)據(jù)(P_DATASEC)再分別輸出。
數(shù)據(jù)(P_DATASEC)進而經(jīng)并形/串行變換電路變換成串行數(shù)據(jù)，與異或門的1個輸入端連接，異或門的另一個輸入端輸入從秘話擾頻模式發(fā)生電路輸出的簡易秘話擾頻解除用PN模式數(shù)據(jù)(PNSEC)，這些數(shù)據(jù)的運算結(jié)果、簡易秘話反擾頻后的數(shù)據(jù)(TCH)從異或門供給串形/并行電路。已利用該串形/并行電路變換成并行數(shù)據(jù)的數(shù)據(jù)(P_TCH)和已從糾錯電路輸出的44位數(shù)據(jù)(P_PR2SA)輸入接收數(shù)據(jù)存儲寄存器，存儲在寄存器內(nèi)。
專利文獻1特開平5-30102號公報非專利文獻1社團法人電波產(chǎn)業(yè)會(ARIBAssociation ofRadio Industries and Businesses)標準規(guī)格名“第2代無繩電話系統(tǒng)’(規(guī)格號RCR STD-28)(平成14年3月28日改訂4.0版)發(fā)明內(nèi)容但是，在過去，一旦將反擾頻處理的接收數(shù)據(jù)(DESCR_RXD)從串行數(shù)據(jù)變換成并行數(shù)據(jù)后，必須對該并行數(shù)據(jù)進行CRC糾錯處理，因此，對其后輸出的糾錯后的并行數(shù)據(jù)(P_DATASEC)進行簡易秘話反擾頻處理。
接下來的簡易秘話反擾頻處理因是串行處理，故存在一旦將并行數(shù)據(jù)(P_DATASEC)變換成串行數(shù)據(jù)(DATASEC)后必須一位一位地進行秘話反擾頻處理的問題。
因此，160位的簡易秘話反擾頻處理至少需要160個時鐘的時間，到數(shù)據(jù)確認并變成能將其存儲在存儲接收數(shù)據(jù)的寄存器中的狀態(tài)，雖然取決于內(nèi)部工作時鐘頻率，但也存在耗費時間的問題。
此外，為了進行這些處理，必需要有并行/串行變換電路、串行/并行變換電路和它們的控制電路，進而存在，用于將解除秘話擾頻的PN模式(PNSEC)的輸出時間和數(shù)據(jù)(DATASEC)的輸出時間合并的控制電路復(fù)雜化，電路規(guī)模增大的問題。
本發(fā)明的目的在于消除現(xiàn)有技術(shù)中的缺點，并提供一種能使反擾頻處理高速化同時能防止電路規(guī)模增大的反擾頻電路。
為了解決上述問題，本發(fā)明提出一種對進行了擾頻處理的并行數(shù)據(jù)進行反擾頻處理的反擾頻電路，該電路的特征在于包括產(chǎn)生用來對并行數(shù)據(jù)進行反擾頻的擾頻解除模式的模式發(fā)生裝置；將擾頻解除模式變成并行形式的變換裝置；與變換裝置連接，輸入并行化的擾頻解除模式和并行數(shù)據(jù)，進行位對應(yīng)的異或運算的運算裝置。這時，該電路可以包含并行地對接收的信號進行糾錯再作為并行數(shù)據(jù)輸出的訂正裝置，運算裝置與訂正裝置的輸出連接，輸入來自訂正裝置的并行數(shù)據(jù)。
此外，為了解決上述問題，本發(fā)明提出一種對進行了擾頻處理的并行數(shù)據(jù)進行反擾頻處理的反擾頻電路，該電路的特征在于包括保持用來對并行數(shù)據(jù)進行反擾頻的擾頻解除模式，并將擾頻解除用的初始值數(shù)據(jù)作為地址數(shù)據(jù)輸入再并行輸出與初始值數(shù)據(jù)對應(yīng)的擾頻解除模式數(shù)據(jù)的模式發(fā)生裝置；與模式發(fā)生裝置連接，輸入擾頻解除模式數(shù)據(jù)和并行數(shù)據(jù)，進行位對應(yīng)的異或運算的運算裝置。這時，該電路可以包含并行地對接收的接收信號進行糾錯再作為并行數(shù)據(jù)輸出的訂正裝置，運算裝置與訂正裝置的輸出連接，輸入來自訂正裝置的并行數(shù)據(jù)。
若按照本發(fā)明，可以在并行數(shù)據(jù)的狀態(tài)下進行反擾頻處理，可以縮短到輸出反擾頻處理的接收數(shù)據(jù)為止的時間。此外，也不需要過去的電路必需的并行/串行變換電路和復(fù)雜的控制電路，故可以縮小電路規(guī)模。
進而，作為模式發(fā)生裝置，當(dāng)是具有保持擾頻解除模式數(shù)據(jù)的存儲器的結(jié)構(gòu)時，由于可以通過向存儲器的地址端子輸入初始值數(shù)據(jù)得到并行PN模式，所以由于可以不需要擾頻模式發(fā)生電路和串行/并行變換電路，結(jié)構(gòu)和控制都變得很簡單。此外，當(dāng)改變PN模式的生成多項式時，可以通過改寫存儲器內(nèi)存儲的數(shù)據(jù)來對應(yīng)。


圖1是表示本發(fā)明適用的反擾頻電路的結(jié)構(gòu)例的方框圖。
圖2是表示簡易擾頻處理的功能框圖。
圖3是表示圖1所示的實施例的反擾頻電路的工作的時序圖。
圖4是表示反擾頻電路的其他構(gòu)成例的方框圖。
圖5是表示圖4所示的反擾頻電路的工作例的時序圖。
具體實施例方式
其次，參照附圖詳細說明本發(fā)明的反擾頻電路的實施例。再有，在以下的說明中，對與本發(fā)明沒有直接關(guān)系的部分省略其圖示和說明，此外，信號的參照符號用其出現(xiàn)的連接線的參照符號來表示。參照圖1，本發(fā)明的的反擾頻電路10具有輸入接收數(shù)據(jù)(RXD)的輸入端12和與擾頻模式發(fā)生電路14的輸出端16連接的異或電路18。
擾頻模式發(fā)生電路14生成用來解除對接收數(shù)據(jù)進行的擾頻的PN模式信號(PNSCR)再向輸出端16輸出，異或電路18對接收數(shù)據(jù)(RXD)12和PN模式信號(PNSCR)進行異或運算再向輸出端20輸出運算結(jié)果信號(DESCR_RXD)。
這里，圖2示出進行簡易秘話擾頻處理的發(fā)送側(cè)的簡易秘話擾頻處理的功能框圖。發(fā)送側(cè)處理框200首先從保密鍵代碼202生成擾頻處理用的移位寄存器初始值204，并基于此，生成PN模式206。其次，通過利用運算電路212對該PN模式206和160位的TCH數(shù)據(jù)210進行的異或運算進行簡易秘話擾頻處理，生成數(shù)據(jù)(DATASEC)214。接著，對數(shù)據(jù)(DATASEC)214添加CI(4位)和SA(16位)，作成180位的數(shù)據(jù)，進而，對此進行CRC運算，在最末尾添加16位的CRC位，生成共196位長度的數(shù)據(jù)220。其次，利用運算電路212對該數(shù)據(jù)220中的與數(shù)據(jù)(DATASEC)214和CRC相當(dāng)?shù)牟糠诌M行異或運算的簡易秘話擾頻處理，生成數(shù)據(jù)(DATASCR)222，進而，作成添加PR(8位)和UW位的共220位的發(fā)送數(shù)據(jù)230，再進行發(fā)送。
回到圖1，象上述那樣利用接收側(cè)裝置接收并解調(diào)施加了秘話擾頻處理的發(fā)送數(shù)據(jù)230，進行基帶處理。在接收裝置側(cè)，將該處理的數(shù)據(jù)作為接收數(shù)據(jù)(RXD)12輸入反擾頻電路10。
異或電路18的串行輸出(DESCR_RXD)端20與串行/并行(S/P)變換電路22連接。S/P變換電路22是將從輸入端20輸入的運算結(jié)果信號(DESCR_RXD)變換為從PR位到CRC位的來自串行數(shù)據(jù)的220位長度的并行數(shù)據(jù)的(P_DESCR_RXD[219:0])再向輸出端24輸出的變換電路，其并行輸出端24與1位糾錯電路26連接。
1位糾錯電路26是對輸入數(shù)據(jù)進行CRC糾錯處理的電路，對輸入數(shù)據(jù)(P_DESCR_RXD[219:0])中的CI位之后的196位數(shù)據(jù)進行1位糾錯處理，并將其作為糾錯后的接收數(shù)據(jù)。1位糾錯電路26將與從PR位開始的SA位的44位相當(dāng)?shù)臄?shù)據(jù)(P_PR2SA[43:0])輸出到與輸出端30連接的接收數(shù)據(jù)存儲寄存器32中。此外，1位糾錯電路26將實施了簡易秘話擾頻處理的160位數(shù)據(jù)(P_DATASEC[159:0])輸出到與輸出端34連接的并行異或(EXOR)電路40。
另一方面，將簡易秘話解除用初始值數(shù)據(jù)(INITSEC[15:0])輸入到秘話擾頻模式發(fā)生電路42的輸入端43，秘話擾頻模式發(fā)生電路42基于初始值數(shù)據(jù)(INITSEC[15:0])43依次生成簡易秘話擾頻解除用的PN模式(PNSEC)再串行輸出給輸出端44。該輸出端44與串行/并行(S/P)變換電路46連接，S/P變換電路46將輸入的PN模式(PNSEC)44變換成160位并行數(shù)據(jù)(P_PNSEC[159:0])再輸出給輸出端48。S/P變換電路46的輸出端48與并列異或(EXOR)電路40連接。
并列異或(EXOR)電路40是包含分別進行異或運算并輸出的160個異或運算電路、將并行變換后的PN模式(P_PNSEC[159:0])48和CRC糾錯后的并行數(shù)據(jù)(P_DATASEC[159:0])34的每一位的異或分別并列再進行位對應(yīng)的計算的并列運算電路。由此，可以并行處理過去是串行處理的簡易秘話反擾頻處理。并列EXOR電路40將簡易秘話反擾頻處理后的數(shù)據(jù)(P_TCH[159:0])并行輸出給輸出端50。該輸出端50與接收數(shù)據(jù)存儲寄存器32的一個輸入端連接，數(shù)據(jù)存儲寄存器32的其他輸入端與1位糾錯電路26的輸出(P_PR2SA[43:0])端30連接。數(shù)據(jù)存儲寄存器32存儲這些數(shù)據(jù)。
參照圖3說明象以上那樣構(gòu)成的反擾頻電路10的工作。擾頻模式發(fā)生電路14生成反擾頻用PN模式(PNSCR)16。異或電路18通過計算PN模式數(shù)據(jù)(PNSCR)16和接收數(shù)據(jù)(RXD)12的異或進行反擾頻處理，由該處理生成的數(shù)據(jù)(DESCR_RXD)20利用S/P變換電路24變換成從PR位到CRC位的220位長度的并行數(shù)據(jù)(P_DESCR_RXD)24。進行CRC處理的1位糾錯電路26對輸入的數(shù)據(jù)(P_DESCR_RXD)24中的CI位之后的數(shù)據(jù)的196位進行1位糾錯，將處理后的數(shù)據(jù)作為糾錯后的接收數(shù)據(jù)。從1位糾錯電路26分別輸出相當(dāng)于從PR位開始的SA位的44位數(shù)據(jù)(P_PR2SA)30和施加了簡易秘話擾頻處理的160位數(shù)據(jù)(P_DATASEC)34這樣2種數(shù)據(jù)。
確定這2種數(shù)據(jù)(P_PR2SA)30和(P_DATASEC)34的時間是時間t2，這和過去的構(gòu)成一樣。另一方面，此后的簡易秘話擾頻處理和過去大不相同。再有，從時間t1到時間t2的時間t(ec)是CRC糾錯處理的時間，例如，是依賴于1位糾錯電路26的電路構(gòu)成和工作時鐘等條件的工作期間。
簡易秘話擾頻解除用的PN模式(PNSEC)44一律由在保密鍵代碼下生成的初始值數(shù)據(jù)(INITSEC)43決定。因此，160位的PN模式(PNSEC)44利用秘話擾頻模式發(fā)生電路42在時間t0以前預(yù)先生成，并利用S/P變換電路64變換成160位的并行數(shù)據(jù)(P_PNSEC)，保持為能并行輸出。該變換結(jié)束的時間t0只要是在利用1位糾錯電路26的1位糾錯處理結(jié)束之前即可。簡易秘話反擾頻利用并列EXOR電路40進行并行處理。結(jié)束CRC糾錯處理，進而在確定數(shù)據(jù)(P_DATASEC)34的時刻t2確定簡易秘話反擾頻完成后的數(shù)據(jù)(P_TCH)50。緊接其后，可以將數(shù)據(jù)(P_TCH)50和數(shù)據(jù)(P_PR2SA)30一起鎖存在接收數(shù)據(jù)存儲寄存器32中。
這樣，若按照圖1～圖3所示的實施例，可以并行處理簡易秘話反擾頻，可以縮短直到將接收數(shù)據(jù)存儲到寄存器的時間。此外，不需要過去的電路必需的并行/串行變換電路或進行復(fù)雜控制的控制電路，可以縮小電路規(guī)模。
其次，參照圖4說明簡易秘話反擾頻電路的其他實施例。圖4示出反擾頻電路400的其他構(gòu)成例。如圖所示，反擾頻電路400取代圖1所示的反擾頻電路10具有的秘話擾頻模式發(fā)生電路42和S/P變換電路46，而具有地址寬度為16位、數(shù)據(jù)寬度為160位的PN模式保存存儲器402。PN模式保存存儲器402存儲與輸入地址對應(yīng)的PN模式數(shù)據(jù)，PN模式保存存儲器402的地址輸入端404輸入從”0000h”到”FFFFh”的所有初始值數(shù)據(jù)(INITSEC[15:0])。因此，PN模式保存存儲器402一旦將初始值數(shù)據(jù)(INITSEC[15:0])404作為地址輸入，便確定了對應(yīng)的PN模式數(shù)據(jù)(P_PNSEC[159:0])。PN模式保存存儲器402的數(shù)據(jù)輸出(P_PNSEC[159:0])406與并列EXOR電路40的一個輸入連接。其它的構(gòu)成部分可以和圖1所示的構(gòu)成例同樣構(gòu)成。
參照圖5說明以上構(gòu)成的反擾頻電路400的工作。圖5示出反擾頻電路400的工作時序圖。在本實施例中，確定數(shù)據(jù)(P_PNSEC[159:0])406的時間與圖3所示的時序圖不同，確定數(shù)據(jù)(P_PNSEC[159:0])406的時間變成時間t0。
PN模式保存存儲器402變成在輸入初始值數(shù)據(jù)(INITSEC)404的時刻確定數(shù)據(jù)(P_PNSEC[159:0])并能輸出的狀態(tài)。因此，可以與數(shù)據(jù)(P_DATASEC)34輸入并列EXOR電路50的時間一起，從PN模式保存存儲器402向并列EXOR電路50供給秘話擾頻解除用的PN模式數(shù)據(jù)(P_PNSEC[159:0])406，解除簡易秘話擾頻。
如上所述，若按照上述實施例，若向PN模式保存存儲器402的地址輸入端子404輸入初始值數(shù)據(jù)(INITSEC)404，則可以從存儲器402得到160位的并行PN模式。這時，因不需要圖1所示的實施例的秘話擾頻模式發(fā)生電路42和S/P變換電路46，故時間控制等控制變得簡單。此外，當(dāng)要改變PN模式的生成多項式時，可以通過改寫已寫入并存儲在PN模式保存存儲器402中的數(shù)據(jù)來對應(yīng)。
權(quán)利要求
1.一種反擾頻電路，其對進行了擾頻處理的并行數(shù)據(jù)進行反擾頻處理，其特征在于，包括產(chǎn)生用來對上述并行數(shù)據(jù)進行反擾頻的擾頻解除模式的模式發(fā)生裝置；將上述擾頻解除模式并行化的變換裝置；與上述變換裝置連接，輸入并行化的擾頻解除模式和上述并行數(shù)據(jù)，進行位對應(yīng)的異或運算的運算裝置。
2.權(quán)利要求1記載的反擾頻電路，其特征在于，該電路包含并行地對接收的接收信號進行糾錯，再作為并行數(shù)據(jù)輸出的訂正裝置，上述運算裝置與上述訂正裝置的輸出連接，輸入來自上述訂正裝置的并行數(shù)據(jù)。
3.一種反擾頻電路，其對進行了擾頻處理的并行數(shù)據(jù)進行反擾頻處理，其特征在于，包括保持用來對上述并行數(shù)據(jù)進行反擾頻的擾頻解除模式，并將擾頻解除用的初始值數(shù)據(jù)作為地址數(shù)據(jù)輸入，再并行輸出與該初始值數(shù)據(jù)對應(yīng)的擾頻解除模式數(shù)據(jù)的模式發(fā)生裝置；與上述模式發(fā)生裝置連接，輸入上述擾頻解除模式數(shù)據(jù)和上述并行數(shù)據(jù)，位對應(yīng)地進行異或運算的運算裝置。
4.權(quán)利要求3記載的反擾頻電路，其特征在于，該電路包含并行地對接收的接收信號進行糾錯，再作為并行數(shù)據(jù)輸出的訂正裝置，上述運算裝置與上述訂正裝置的輸出連接，輸入來自上述訂正裝置的并行數(shù)據(jù)。
全文摘要
提供一種能使反擾頻處理高速化防止電路規(guī)模增大的反擾頻電路。接收數(shù)據(jù)(RXD)在輸入來自擾頻模式發(fā)生電路14的輸出PN模式信號(PNSCR)的異或電路18中進行擾頻解除，對其進行并行化處理后的數(shù)據(jù)在1位糾錯電路26中進行CRC糾錯處理，將實施了擾頻處理的160位的數(shù)據(jù)(P_DATASEC)供給并列異或(EXOR)電路40。利用秘話擾頻模式發(fā)生電路42生成擾頻解除用的PN模式(PNSEC)，該PN模式(PNSEC)輸出變換成160位并行數(shù)據(jù)(P_PNSEC)再供給并列異或(EXOR)電路40，利用160個異或運算電路對各輸入數(shù)據(jù)進行位對應(yīng)運算，并行地進行反擾頻處理。
文檔編號H04L9/18GK1617488SQ200410085679
公開日2005年5月18日 申請日期2004年10月15日 優(yōu)先權(quán)日2003年11月13日
發(fā)明者笠村健二 申請人:沖電氣工業(yè)株式會社