本公開的實(shí)施例涉及一種移位寄存器、顯示裝置。
背景技術(shù)：
：當(dāng)今人類不僅對(duì)產(chǎn)品的外觀和質(zhì)量有高要求，而且對(duì)產(chǎn)品的價(jià)格和實(shí)用性有更高的關(guān)注。在顯示領(lǐng)域，由于晶體管閾值電壓導(dǎo)致的不穩(wěn)定性因素，會(huì)進(jìn)一步導(dǎo)致由多個(gè)晶體管構(gòu)成的柵驅(qū)動(dòng)電路的工作不穩(wěn)定且縮短?hào)膨?qū)動(dòng)電路的工作壽命。技術(shù)實(shí)現(xiàn)要素：本公開的至少一個(gè)實(shí)施例提供一種移位寄存器，包括：多個(gè)驅(qū)動(dòng)單元，各驅(qū)動(dòng)單元被配置為給相應(yīng)的像素單元組提供柵線信號(hào)；和與所述驅(qū)動(dòng)單元一一對(duì)應(yīng)設(shè)置的補(bǔ)償電路；其中，各所述補(bǔ)償電路被配置為補(bǔ)償與其對(duì)應(yīng)的驅(qū)動(dòng)單元中的一個(gè)或多個(gè)晶體管的閾值電壓偏移。例如，在所述移位寄存器的一些實(shí)施例中，各所述補(bǔ)償電路包括：補(bǔ)償晶體管，所述補(bǔ)償晶體管的柵極與補(bǔ)償控制線相連，所述補(bǔ)償晶體管的第一極與第一補(bǔ)償信號(hào)線相連，所述補(bǔ)償晶體管的第二極與上拉節(jié)點(diǎn)相連；其中，所述補(bǔ)償控制線用于向所述柵極提供控制所述補(bǔ)償晶體管導(dǎo)通的控制信號(hào)；所述第一補(bǔ)償信號(hào)線用于向所述第一極提供正向補(bǔ)償電壓或者負(fù)向補(bǔ)償電壓。例如，在所述移位寄存器的一些實(shí)施例中，各所述補(bǔ)償電路包括：第一補(bǔ)償晶體管以及第二補(bǔ)償晶體管；其中所述第一補(bǔ)償晶體管為N型晶體管和所述第二補(bǔ)償晶體管中為P型晶體管；所述第一補(bǔ)償晶體管的柵極同時(shí)與第二補(bǔ)償信號(hào)線和所述第一補(bǔ)償晶體管的第一極相連，所述第一補(bǔ)償晶體管的第二極與相應(yīng)的驅(qū)動(dòng)單元的上拉節(jié)點(diǎn)相連；所述第二補(bǔ)償晶體管的柵極同時(shí)與所述第二補(bǔ)償信號(hào)線和所述第二補(bǔ)償晶體管的第一極相連，所述第二補(bǔ)償晶體管的第二極與相應(yīng)的驅(qū)動(dòng)單元的所述上拉節(jié)點(diǎn)相連；其中，所述第二補(bǔ)償信號(hào)線用于向所述第一補(bǔ)償晶體管的第一極或者向所述第二補(bǔ)償晶體管的第一極提供補(bǔ)償電壓。例如，在所述移位寄存器的一些實(shí)施例中，各所述驅(qū)動(dòng)單元包括：上拉電路，被配置為將第一時(shí)鐘信號(hào)輸出為柵線信號(hào)；上拉控制電路，被配置為控制所述上拉電路的打開時(shí)間；下拉電路，被配置為在第一時(shí)間將所述柵線信號(hào)拉低為低電位；下拉維持電路，被配置為維持所述柵線信號(hào)的低電位狀態(tài)；下拉維持控制電路，被配置為維持下拉控制點(diǎn)處于低電位；所述上拉電路或者下拉維持控制電路均至少包含一個(gè)晶體管；其中，與各所述驅(qū)動(dòng)單元相應(yīng)的補(bǔ)償電路，被配置為向所述上拉電路或者下拉維持控制電路中的部分晶體管寫入補(bǔ)償電壓。例如，在所述移位寄存器的一些實(shí)施例中，所述上拉控制電路包括第一晶體管，所述第一晶體管的第一極與輸入信號(hào)線連接以接收輸入信號(hào)，所述第一晶體管的柵極與所述第一極連接，所述第一晶體管的第二極與所述上拉節(jié)點(diǎn)相連；所述上拉電路包括第二晶體管，該第二晶體管的柵極與所述上拉節(jié)點(diǎn)相連，所述第二晶體管的第一極與所述第一時(shí)鐘相連，所述第二晶體管的第二極與輸出端相連；所述下拉電路包括第三晶體管，所述第三晶體管的第一極與所述輸出端連接，所述第三晶體管的柵極與復(fù)位信號(hào)線連接，所述第三晶體管的第二極與第一電源線連接；其中，所述第一電壓線用于傳輸所述第一電壓；所述復(fù)位信號(hào)線用于傳輸所述復(fù)位信號(hào)；所述下拉維持控制電路包括第四晶體管和第五晶體管，所述第四晶體管的第一極與第二時(shí)鐘信號(hào)線連接，所述第四晶體管的柵極與所述第二下拉節(jié)點(diǎn)相連，所述第四晶體管的第二極與所述第一下拉節(jié)點(diǎn)相連；所述第五晶體管的第一極與所述下拉節(jié)點(diǎn)相連，所述第五晶體管的柵極與所述上拉節(jié)點(diǎn)相連，所述第五晶體管的第二極與所述第一電源線連接；其中，所述第二時(shí)鐘限號(hào)線用于傳輸?shù)诙r(shí)鐘信號(hào)；所述第一電源線用于傳輸所述第一電壓；所述下拉維持電路包括第六晶體管以及第七晶體管，所述第六晶體管與所述第七晶體的第一極均與所述第一電源線連接，所述第六晶體管與所述第七晶體管的柵極均與第一下拉節(jié)點(diǎn)連接，所述第六晶體管與所述第七晶體管的第二極均與所述上拉節(jié)點(diǎn)連接；其中，所述第一電壓線用于傳輸所述第一電壓。例如，在所述移位寄存器的一些實(shí)施例中，所述下拉維持控制電路還包括第八晶體管和第九晶體管；所述第八晶體管的第一極與所述第二下拉節(jié)點(diǎn)相連，所述第八晶體管的柵極與所述上拉節(jié)點(diǎn)相連，所述第八晶體管的第二極與所述第一電源線連接；所述第九晶體管的第一極與所述第二時(shí)鐘信號(hào)連接以接收第二時(shí)鐘信號(hào)，所述第九晶體管的柵極與所述第一極相連，所述第九晶體管的第二極與所述第二下拉節(jié)點(diǎn)相連。例如，在所述移位寄存器的一些實(shí)施例中，所述移位寄存器還包括復(fù)位電路，被配置為初始化階段使得所述上拉節(jié)點(diǎn)放電。例如，在所述移位寄存器的一些實(shí)施例中，所述復(fù)位電路包括第十晶體管，所述第十晶體管的第一極與所述上拉節(jié)點(diǎn)相連，所述第十晶體管的柵極與所述復(fù)位信號(hào)連接，所述第十晶體管的第二極與所述第一電源線連接。本公開的至少一個(gè)實(shí)施例還提供一種顯示裝置，包括上述實(shí)施例的移位寄存器以及與所述柵驅(qū)動(dòng)電路相連的顯示面板。例如，在所述顯示裝置的一些實(shí)施例中，還包括：計(jì)時(shí)測(cè)溫裝置，被配置為測(cè)量所述顯示面板開機(jī)時(shí)所述柵驅(qū)動(dòng)電路的各驅(qū)動(dòng)單元的工作時(shí)長以及工作時(shí)的溫度，基于統(tǒng)計(jì)的時(shí)間和溫度得到各驅(qū)動(dòng)單元的上拉電路或者下拉維持控制電路中晶體管的閾值電壓偏移情況，并依據(jù)閾值電壓偏移情況計(jì)算晶體管的補(bǔ)償時(shí)長及補(bǔ)償電壓；控制裝置，被配置為存儲(chǔ)由所述計(jì)時(shí)測(cè)溫裝置計(jì)算得到的補(bǔ)償電壓和補(bǔ)償時(shí)長，并向與所述柵驅(qū)動(dòng)電路的各驅(qū)動(dòng)單元對(duì)應(yīng)的補(bǔ)償電路提供所述補(bǔ)償電壓；以及內(nèi)置電源，被配置為向所述柵驅(qū)動(dòng)電路的補(bǔ)償電路及所述控制裝置供電。例如，在所述顯示裝置的一些實(shí)施例中，所述控制裝置還被配置為：當(dāng)判斷所述顯示面板處于關(guān)機(jī)狀態(tài)時(shí)，向所述柵驅(qū)動(dòng)電路的補(bǔ)償電路提供所述補(bǔ)償電壓，其中所述補(bǔ)償電壓用于對(duì)驅(qū)動(dòng)單元的上拉電路或者下拉維持控制電路中部分晶體管進(jìn)行閾值電壓補(bǔ)償。例如，在所述顯示裝置的一些實(shí)施例中，所述控制裝置還被配置為在所述補(bǔ)償時(shí)間段內(nèi)向所述補(bǔ)償電路提供補(bǔ)償電壓。例如，在所述顯示裝置的一些實(shí)施例中，所述補(bǔ)償電壓包括正向補(bǔ)償電壓或負(fù)向補(bǔ)償電壓；當(dāng)執(zhí)行正向偏壓補(bǔ)償時(shí)，所述控制裝置向所述第一補(bǔ)償信號(hào)線傳輸正向補(bǔ)償電壓；當(dāng)執(zhí)行負(fù)向偏壓補(bǔ)償時(shí)，所述控制裝置向所述第一補(bǔ)償信號(hào)線傳輸負(fù)向補(bǔ)償電壓。本實(shí)用新型公開實(shí)施例由于在顯示裝置不工作期間進(jìn)行相關(guān)晶體管的閾值電壓補(bǔ)償因而對(duì)顯示器的電量消耗較少，所以可以實(shí)現(xiàn)移位寄存器使用壽命的大大延長，尤其適合用于類似公共顯示等需要超長時(shí)間持續(xù)穩(wěn)定工作的應(yīng)用場(chǎng)景中的顯示器。附圖說明為了更清楚地說明本公開實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅涉及本公開的一些實(shí)施例，而非對(duì)本公開的限制。圖1為本公開的一個(gè)實(shí)施例提供的移位寄存器的示意圖；圖2A為本公開的一個(gè)實(shí)施例提供的補(bǔ)償電路的示意圖；圖2B為本公開的另一個(gè)實(shí)施例提供的補(bǔ)償電路的示意圖；圖3A為本公開的一個(gè)實(shí)施例提供的驅(qū)動(dòng)單元的示意框圖；圖3B為圖3A所示的驅(qū)動(dòng)單元和補(bǔ)償電路的一個(gè)示例性的電路圖；圖3C為圖3A所示的驅(qū)動(dòng)單元和補(bǔ)償電路的另一個(gè)示例性的電路圖；圖4為本公開的一個(gè)實(shí)施例提供的顯示裝置的示意圖；圖5A和圖5B為本公開的一個(gè)實(shí)施例提供的用于圖3B和圖3C所示的電路結(jié)構(gòu)的驅(qū)動(dòng)時(shí)序圖；圖6A-圖6D為本公開的一個(gè)實(shí)施例提供的基于圖5B時(shí)序圖的各個(gè)晶體管的工作示意圖。具體實(shí)施方式為使本公開實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本公開實(shí)施例的附圖，對(duì)本公開實(shí)施例的技術(shù)方案進(jìn)行清楚、完整地描述。顯然，所描述的實(shí)施例是本公開的一部分實(shí)施例，而不是全部的實(shí)施例?；谒枋龅谋竟_的實(shí)施例，本領(lǐng)域普通技術(shù)人員在無需創(chuàng)造性勞動(dòng)的前提下所獲得的所有其他實(shí)施例，都屬于本公開保護(hù)的范圍。除非另外定義，本公開使用的技術(shù)術(shù)語或者科學(xué)術(shù)語應(yīng)當(dāng)為本公開所屬領(lǐng)域內(nèi)具有一般技能的人士所理解的通常意義。本公開中使用的“第一”、“第二”以及類似的詞語并不表示任何順序、數(shù)量或者重要性，而只是用來區(qū)分不同的組成部分。“包括”或者類似的詞語意指出現(xiàn)該詞前面的元件或者物件涵蓋出現(xiàn)在該詞后面列舉的元件或者物件及其等同，而不排除其他元件或者物件?！斑B接”或者“相連”等類似的詞語并非限定于物理的或者機(jī)械的連接，而是可以包括電性的連接，不管該連接是直接還是間接的。本公開的實(shí)施例提供了一種具備閾值漂移修正功能的移位寄存器。在顯示面板不工作期間，本公開的實(shí)施例對(duì)移位寄存器中的多個(gè)晶體管施加反向柵壓或者正向柵壓，以恢復(fù)顯示裝置在工作中產(chǎn)生的閾值電壓漂移，進(jìn)而延長柵移位寄存器的壽命。此外，本公開實(shí)施例由于在顯示裝置不工作期間進(jìn)行相關(guān)晶體管的閾值電壓補(bǔ)償因而對(duì)顯示器的電量消耗較少，所以可以實(shí)現(xiàn)移位寄存器使用壽命的大大延長，尤其適合用于類似公共顯示等需要超長時(shí)間持續(xù)穩(wěn)定工作的應(yīng)用場(chǎng)景中的顯示器。如圖1所示，移位寄存器100包括：多個(gè)驅(qū)動(dòng)單元115(例如，115a、115b，……，115n)和與每個(gè)驅(qū)動(dòng)單元115一一對(duì)應(yīng)設(shè)置的補(bǔ)償電路110(例如，110a、110b、……，110n)。各驅(qū)動(dòng)單元115可以被配置為給相應(yīng)的像素單元組提供柵線信號(hào)。各所述補(bǔ)償電路110被配置為補(bǔ)償與其對(duì)應(yīng)的驅(qū)動(dòng)單元115中的一或多個(gè)晶體管的閾值電壓偏移。在一些實(shí)施例中，一個(gè)像素單元組的結(jié)構(gòu)與像素單元的在顯示面板上的排列方式相關(guān)。例如，當(dāng)像素單元以行的形式排列時(shí)，一個(gè)像素單元組為一整行的像素單元。當(dāng)像素單元以列的方式排列時(shí)，一個(gè)像素單元組也可以為一整列的像素單元。本公開實(shí)施例并不對(duì)像素單元的排列方式進(jìn)行限制，例如像素單元也可以以斜線的方式在顯示面板上排列，此時(shí)一個(gè)像素單元組也可以為一條斜線上所包含的所有像素單元。在一些實(shí)施例中，補(bǔ)償電路110所補(bǔ)償?shù)囊粋€(gè)或多個(gè)晶體管與驅(qū)動(dòng)單元115的具體電路結(jié)構(gòu)相關(guān)。通常驅(qū)動(dòng)單元115包含復(fù)數(shù)個(gè)晶體管，且這些晶體管可以被用作時(shí)序控制管或輸出管。由于不同的晶體管在工作中所處的狀態(tài)各不相同，因此它們閾值電壓漂移的程度也不相同。所以需要根據(jù)具體驅(qū)動(dòng)電路中各晶體管的工作狀態(tài)而獲得需要采用補(bǔ)償電路110進(jìn)行補(bǔ)償?shù)木w管。例如，可以采用補(bǔ)償電路110補(bǔ)償驅(qū)動(dòng)單元115所包含的下拉晶體管。此外，圖1中示出的驅(qū)動(dòng)單元115a、115b,……,115n可以分別稱為第一級(jí)驅(qū)動(dòng)單元115a、第二級(jí)驅(qū)動(dòng)單元115b，……，第n級(jí)驅(qū)動(dòng)單元115n。下面結(jié)合圖2A和圖2B分析兩種不同的補(bǔ)償電路。圖2A示出了本公開的實(shí)施例提供一種補(bǔ)償電路110的具體結(jié)構(gòu),該補(bǔ)償電路110可以包括：補(bǔ)償晶體管211，該補(bǔ)償晶體管211的柵極與補(bǔ)償控制線213相連，補(bǔ)償晶體管211的第一極與第一補(bǔ)償信號(hào)線215相連，補(bǔ)償晶體管211的第二極與驅(qū)動(dòng)單元115中的上拉節(jié)點(diǎn)(示出于圖3A中)相連。補(bǔ)償控制線213用于向補(bǔ)償晶體管211的柵極提供用來控制該補(bǔ)償晶體管211導(dǎo)通的控制信號(hào)，例如，控制信號(hào)可以為脈沖信號(hào)。此外，第一補(bǔ)償信號(hào)線用于向補(bǔ)償晶體管211的第一極提供正向補(bǔ)償電壓或者負(fù)向補(bǔ)償電壓。例如，當(dāng)圖2A示出的補(bǔ)償控制線213向補(bǔ)償晶體管211的柵極提供高電平時(shí)，該補(bǔ)償晶體管211被導(dǎo)通，此時(shí)再通過第一補(bǔ)償信號(hào)線輸入高電平以實(shí)現(xiàn)對(duì)驅(qū)動(dòng)單元115中一個(gè)或多個(gè)晶體管的正偏壓補(bǔ)償，或者通過第一補(bǔ)償信號(hào)線輸入低電平信號(hào)以實(shí)現(xiàn)對(duì)驅(qū)動(dòng)單元115中一個(gè)或多個(gè)晶體管的負(fù)偏壓補(bǔ)償。圖2A提供的補(bǔ)償電路110可以對(duì)驅(qū)動(dòng)單元115包括的一個(gè)或多個(gè)晶體管進(jìn)行正向偏壓補(bǔ)償或者負(fù)向偏壓補(bǔ)償，進(jìn)而校正被補(bǔ)償?shù)木w管的閾值電壓Vth漂移，提高柵驅(qū)動(dòng)電路的工作壽命。圖2B示出了本公開的實(shí)施例提供的補(bǔ)償電路110的另一結(jié)構(gòu)示意圖。該補(bǔ)償電路110包括：第一補(bǔ)償晶體管212和第二補(bǔ)償晶體管213，其中第一補(bǔ)償晶體管212和第二補(bǔ)償晶體管213中的一個(gè)為N型晶體管而另一個(gè)為P型晶體管。此外，參考圖2B可知第一補(bǔ)償晶體管212的柵極同時(shí)與第二補(bǔ)償信號(hào)線225和第一補(bǔ)償晶體管212的第一極相連，第一補(bǔ)償晶體管212的第二極與上拉節(jié)點(diǎn)(示出在圖3A中)相連。第二補(bǔ)償晶體管213的柵極同時(shí)與第二補(bǔ)償信號(hào)線225和第二補(bǔ)償晶體管213的第一極相連，第二補(bǔ)償晶體管213的第二極與相應(yīng)的驅(qū)動(dòng)單元的上拉節(jié)點(diǎn)相連(示出在圖3A中)。例如，第一補(bǔ)償晶體管212的第二極與第二補(bǔ)償晶體管213的第二極相連；第一補(bǔ)償晶體管212的柵極與第二補(bǔ)償晶體管213的柵極相連；其中，第二補(bǔ)償信號(hào)線225用于向第一補(bǔ)償晶體管212的第一極或者向第二補(bǔ)償晶體管213的第一極提供一個(gè)補(bǔ)償電壓。例如，可以采用圖2B示出的第二補(bǔ)償信號(hào)線225向第一補(bǔ)償晶體管212或者第二補(bǔ)償晶體管213的第一極提供一個(gè)正向補(bǔ)償電壓或者負(fù)向補(bǔ)償電壓，進(jìn)而對(duì)驅(qū)動(dòng)單元115中的一個(gè)或多個(gè)晶體管進(jìn)行偏壓補(bǔ)償。例如，可以采用第二補(bǔ)償信號(hào)線225向第一補(bǔ)償晶體管212的柵極和第一極加載正向補(bǔ)償電壓，使得第一補(bǔ)償晶體管212導(dǎo)通，之后再由第一補(bǔ)償晶體管212的第二極向上拉節(jié)點(diǎn)輸出該正向補(bǔ)償電壓。同時(shí)可以采用第二補(bǔ)償信號(hào)線225向第二補(bǔ)償晶體管213的柵極和第一極加載負(fù)向補(bǔ)償電壓，使得第二補(bǔ)償晶體管213導(dǎo)通，之后再由第二補(bǔ)償晶體管213的第二極向上拉節(jié)點(diǎn)輸出該負(fù)向補(bǔ)償電壓。具體為，可以通過圖2B示出的第二補(bǔ)償信號(hào)線225輸入高電平信號(hào)以通過第一補(bǔ)償晶體管212實(shí)現(xiàn)對(duì)驅(qū)動(dòng)單元115中一個(gè)或多個(gè)晶體管的正偏壓補(bǔ)償?；蛘咭部梢酝ㄟ^圖2B示出的第二補(bǔ)償信號(hào)線225輸入低電平信號(hào)以通過第二補(bǔ)償晶體管213實(shí)現(xiàn)對(duì)驅(qū)動(dòng)單元115中一個(gè)或多個(gè)晶體管的負(fù)偏壓補(bǔ)償。下面結(jié)合圖3A-圖3C中提供的驅(qū)動(dòng)單元的電路結(jié)構(gòu)進(jìn)一步闡述柵驅(qū)動(dòng)電路的結(jié)構(gòu)。圖3A僅示出了柵驅(qū)動(dòng)電路中的一個(gè)驅(qū)動(dòng)單元以及與該驅(qū)動(dòng)單元對(duì)應(yīng)設(shè)置的一個(gè)補(bǔ)償電路310。補(bǔ)償電路310的結(jié)構(gòu)可以與圖2A或圖2B所示的補(bǔ)償電路110的結(jié)構(gòu)相同或相類似。圖3A示出的驅(qū)動(dòng)單元可以包括：上拉電路316、上拉控制電路312、下拉電路318、下拉維持電路320以及下拉維持控制電路314。上拉電路316被配置為將第一時(shí)鐘信號(hào)輸出為柵線信號(hào)(該柵線信號(hào)將被傳輸?shù)较袼貑卧M)。上拉控制電路312被配置為控制上拉電路316的打開時(shí)間。下拉電路318被配置為在第一時(shí)間將輸出端輸出的柵線信號(hào)拉低為低電位。下拉維持電路320被配置為維持柵線信號(hào)的低電位狀態(tài)。下拉維持控制電路314被配置為維持下拉控制點(diǎn)(例如，圖中示出的第一下拉節(jié)點(diǎn))處于低電位。例如，上拉電路316或者下拉維持控制電路314均至少包含一個(gè)晶體管。補(bǔ)償電路310，被配置為向上拉電路316或者下拉維持控制電路314中的部分晶體管寫入補(bǔ)償電壓。例如，上拉控制電路312與輸入端相連以接收輸入信號(hào)，例如，輸入信號(hào)可以為上一級(jí)驅(qū)動(dòng)單元的輸出端輸出的信號(hào)。下拉維持控制電路314與第二時(shí)鐘信號(hào)相連以接收第二時(shí)鐘信號(hào)。上拉電路316與第一時(shí)鐘信號(hào)相連以接收第一時(shí)鐘信號(hào)，例如，第一時(shí)鐘信號(hào)為脈沖信號(hào)。下拉電路318以及下拉維持電路320還與第一電源線相連以接收第一電壓。例如，第一電壓可以為一個(gè)低電平信號(hào)。例如，輸入端的輸入信號(hào)為上一級(jí)驅(qū)動(dòng)單元的輸出端輸出的信號(hào)(例如，對(duì)于圖1示出的第二級(jí)驅(qū)動(dòng)單元115b，其上一級(jí)驅(qū)動(dòng)單元為第一級(jí)驅(qū)動(dòng)單元115a)。第二時(shí)鐘信號(hào)與第一時(shí)鐘信號(hào)相位相反。復(fù)位線上的復(fù)位信號(hào)為下一級(jí)驅(qū)動(dòng)單元的輸出端輸出的信號(hào)(例如，對(duì)于圖1示出第一級(jí)的驅(qū)動(dòng)單元115a，其下一級(jí)驅(qū)動(dòng)單元為第二極驅(qū)動(dòng)單元115b)。由于驅(qū)動(dòng)單元115a不存在上一級(jí)驅(qū)動(dòng)單元，因此可以在其輸入端輸入一脈沖激活信號(hào)。例如，驅(qū)動(dòng)單元還可以包括一復(fù)位電路322，該復(fù)位電路322與復(fù)位信號(hào)線相連以接收復(fù)位信號(hào)。復(fù)位電路322被配置為在初始化階段使得上拉節(jié)點(diǎn)放電，為驅(qū)動(dòng)單元穩(wěn)定工作做好準(zhǔn)備。例如，圖3A示出的驅(qū)動(dòng)單元還包括第二下拉節(jié)點(diǎn)(圖3B和圖3C中示出)，第一下拉節(jié)點(diǎn)與第二下拉節(jié)點(diǎn)又分別與下拉維持控制電路314相連。下面以圖3B和圖3C中的晶體管均為N型晶體管為例，詳細(xì)說明圖3A示出的柵驅(qū)動(dòng)電路的結(jié)構(gòu)。圖3B示出了移位寄存器中的一個(gè)驅(qū)動(dòng)單元和一個(gè)補(bǔ)償電路。驅(qū)動(dòng)單元的上拉控制電路312包括第一晶體管M1，第一晶體管M1的第一極與輸入信號(hào)線連接以接收輸入信號(hào)，第一晶體管M1的柵極與第一極連接，第一晶體管M1的第二極與上拉節(jié)點(diǎn)相連。驅(qū)動(dòng)單元的上拉電路316包括第二晶體管M2，該第二晶體管M2的柵極與上拉節(jié)點(diǎn)pu相連，第二晶體管M2的第一極與第一時(shí)鐘相連，第二晶體管M2的第二極與輸出端相連。驅(qū)動(dòng)單元的下拉電路318包括第三晶體管M3，第三晶體管M3的第一極與輸出端連接，第三晶體管M3的柵極與復(fù)位信號(hào)線連接，第三晶體管M3的第二極與第一電源線連接，例如，第一電壓線用于傳輸?shù)谝浑妷海粡?fù)位信號(hào)線用于傳輸復(fù)位信號(hào)；下拉維持電路包括第六晶體管M6以及第七晶體管M7，第六晶體管M6與第七晶體M7的第一極均與第一電源線連接，第六晶體管M6與第七晶體管M7的柵極均與第一下拉節(jié)點(diǎn)pd連接，第六晶體管M6與第七晶體管M7的第二極均與上拉節(jié)點(diǎn)pu連接；第一電壓線用于傳輸?shù)谝浑妷篤ss；下拉維持控制電路包括第四晶體管M4和第五晶體管M5，第四晶體管M4的第一極與第二時(shí)鐘信號(hào)線連接，第四晶體管M4的柵極與第二下拉節(jié)點(diǎn)PD-CN相連，第四晶體管M4的第二極與第一下拉節(jié)點(diǎn)pd相連；第五晶體管M5的第一極與第一下拉節(jié)點(diǎn)pd相連，第五晶體管M5的柵極與上拉節(jié)點(diǎn)pu相連，第五晶體管M5的第二極與第一電源線連接；其中，第二時(shí)鐘信號(hào)線用于傳輸?shù)诙r(shí)鐘信號(hào)，第一電源線用于傳輸?shù)谝浑妷骸＠?，圖3B示出驅(qū)動(dòng)單元的下拉維持控制電路314還可以包括第八晶體管M8和第九晶體管M9；第八晶體管M8的第一極與第二下拉節(jié)點(diǎn)PD-CN相連，第八晶體管M8的柵極與上拉節(jié)點(diǎn)pu相連，第八晶體管M8的第二極與第一電源線Vss連接；第九晶體管M9的第一極與第二時(shí)鐘信號(hào)連接以接收第二時(shí)鐘信號(hào)，第九晶體管M9的柵極與第一極相連，第九晶體管M9的第二極與第二下拉節(jié)點(diǎn)PD-CN相連。例如，圖3B示出的驅(qū)動(dòng)單元的復(fù)位電路包括第十晶體管M10，第十晶體管M10的第一極與上拉節(jié)點(diǎn)pu相連，第十晶體管M10的柵極與復(fù)位信號(hào)連接以接收復(fù)位信號(hào)RESET，第十晶體管M10的第二極與第一電源線連接以接收第一電壓Vss。例如，圖3B示出的補(bǔ)償電路具體可以參考圖2A提供的補(bǔ)償電路。此時(shí)補(bǔ)償電路的輸出端與上拉節(jié)點(diǎn)pu相連。例如，通過圖3B的補(bǔ)償電路可以實(shí)現(xiàn)對(duì)上拉電路包括的第二晶體管M2、以及上拉維持電路314包括的第五晶體管M5以及第八晶體管M8進(jìn)行正向偏壓補(bǔ)償或者負(fù)向偏壓補(bǔ)償。此外，針對(duì)圖3B示出的補(bǔ)償電路所補(bǔ)償?shù)尿?qū)動(dòng)單元，該驅(qū)動(dòng)單元所包括的晶體管的分析過程如下：如圖3B所示的陣列基板柵驅(qū)動(dòng)電路的一個(gè)驅(qū)動(dòng)單元，該驅(qū)動(dòng)單元采用一個(gè)與第一時(shí)鐘信號(hào)反相的第二時(shí)鐘信號(hào)控制第一下拉節(jié)點(diǎn)pd電壓來降低輸出端輸出VGL時(shí)的噪音水平，進(jìn)而維持移位寄存器的穩(wěn)定工作。結(jié)合圖3B可知通過第四晶體管M4、第五晶體管M5、第八晶體管M8以及第九晶體管M9控制第一下拉節(jié)點(diǎn)(pd點(diǎn))的電壓，由此可知第四晶體管M4、第五晶體管M5、第八晶體管M8以及第九晶體管M9這四個(gè)晶體管的狀態(tài)決定了柵驅(qū)動(dòng)電路的正常工作與否。影響晶體管持續(xù)工作條件下閾值電壓偏移的外界因素主要包括兩點(diǎn)，其一是施加在晶體管柵極上的電壓，其二是加在柵極上的電壓信號(hào)的占空比。在本例中，第四晶體管M4、第五晶體管M5、第八晶體管M8以及第九晶體管M9這四個(gè)晶體管柵壓的占空比有顯著不同。如下表1列出了估算得到的占空比。下面僅考慮由于晶體管閾值電壓Vth漂移造成柵驅(qū)動(dòng)電路的失效現(xiàn)象。結(jié)合表1可知負(fù)責(zé)第一下拉節(jié)點(diǎn)pd點(diǎn)與第二下拉節(jié)點(diǎn)PD-CN點(diǎn)下拉的第五晶體管M5和第八晶體管M8在柵驅(qū)動(dòng)電路工作時(shí)柵極所受電壓的占空比約為99.2％，遠(yuǎn)高于負(fù)責(zé)第一下拉節(jié)點(diǎn)pd和第二下拉節(jié)點(diǎn)PD-CN充電的第四晶體管M4和第九晶體管M9，負(fù)責(zé)輸出的第二晶體管M2同樣有負(fù)向壓力高的問題。因此經(jīng)過較長時(shí)間的持續(xù)工作后，第五晶體管M5和第八晶體管M8的閾值電壓Vth偏移會(huì)嚴(yán)重的負(fù)向漂移，所以導(dǎo)致第五晶體管M5以及第八晶體管M8在較低柵壓下就會(huì)很容易打開，而進(jìn)一步導(dǎo)致柵驅(qū)動(dòng)電路不穩(wěn)定。此時(shí)，若上拉節(jié)點(diǎn)pu點(diǎn)輸入噪聲，則第五晶體管M5和第八晶體管M8將同時(shí)打開，導(dǎo)致第一下拉節(jié)點(diǎn)pd點(diǎn)至較低電平，第六晶體管M6對(duì)上拉節(jié)點(diǎn)pu點(diǎn)的放電作用由于其柵壓降低而減弱，上拉節(jié)點(diǎn)pu點(diǎn)的噪聲由于得不到很快釋放而積累，并通過第二晶體管M2的輸出傳遞給后續(xù)行，而造成整個(gè)柵驅(qū)動(dòng)電路失效。表1編號(hào)節(jié)點(diǎn)占空比M5PD-CN50％M3pu99.2％M6pu99.2％M8pu99.2％M9第二時(shí)鐘50％通過圖3B示出的補(bǔ)償電路可以補(bǔ)償驅(qū)動(dòng)單元包括的第二晶體管M2，第五晶體管M5以及第八晶體管M8的閾值電壓偏移，該處偏移包括正向偏移或者負(fù)向偏移。此外，圖3B示出的補(bǔ)償電路具體可以參考圖2A提供的補(bǔ)償電路，也可以采用圖2B示出的補(bǔ)償電路。圖3C與圖3B的不同在于補(bǔ)償電路部分，圖3C的補(bǔ)償電路的具體結(jié)構(gòu)可以參考圖2B提供的補(bǔ)償電路。采用圖3C提供的補(bǔ)償電路可以對(duì)驅(qū)動(dòng)單元包括的第二晶體管M2，第五晶體管M5以及第八晶體管M8的閾值電壓偏移進(jìn)行補(bǔ)償，該處補(bǔ)償僅包括正向偏移補(bǔ)償。例如，通過圖2B的第二補(bǔ)償信號(hào)(對(duì)應(yīng)于圖3C的補(bǔ)償信號(hào))提供的正向偏壓補(bǔ)償?shù)诙w管M2，第五晶體管M5以及第八晶體管M8的閾值電壓偏移。需要說明的是，本公開的實(shí)施例中采用的晶體管均可以為薄膜晶體管或場(chǎng)效應(yīng)晶體管或其他特性相同的開關(guān)器件。這里采用的晶體管的源極、漏極在結(jié)構(gòu)上可以是對(duì)稱的，所以其源極、漏極在結(jié)構(gòu)上可以是沒有區(qū)別的。在本公開的實(shí)施例中，為了區(qū)分晶體管除柵極之外的兩極，直接描述了其中一極為第一極，另一極為第二極，所以本公開實(shí)施例中全部或部分晶體管的第一極和第二極根據(jù)需要是可以互換的。例如，本公開實(shí)施例所述的晶體管的第一極可以為源極，第二極可以為漏極；或者，晶體管的第一極為漏極，第二極為源極。此外，按照晶體管的特性區(qū)分可以將晶體管分為N型和P型晶體管，本公開的實(shí)施例以第一晶體管M1、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6以及第七晶體管M7等均為N型晶體管為例進(jìn)行說明?；诒竟_對(duì)該實(shí)現(xiàn)方式的描述和教導(dǎo)，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下能夠容易想到本公開實(shí)施例采用P型晶體管或N型和P型晶體管組合的實(shí)現(xiàn)方式，因此，這些實(shí)現(xiàn)方式也是在本公開的保護(hù)范圍內(nèi)的。如圖4所示，本公開的實(shí)施例還提供一種顯示裝置，該顯示裝置包括移位寄存器100以及與柵驅(qū)動(dòng)電路100相連的顯示面板420。圖4示出了柵驅(qū)動(dòng)電路100包括補(bǔ)償電路(110a、110b、……、110n)以及與各補(bǔ)償電路對(duì)應(yīng)設(shè)置的驅(qū)動(dòng)單元(115a、115b、……、115n)，補(bǔ)償電路和驅(qū)動(dòng)單元的具體結(jié)構(gòu)可以參考圖1、圖2A-2B以及圖3A-3C。此外，圖4僅示出了顯示裝置包含的部分單元，例如，圖4的顯示裝置還可以包括數(shù)據(jù)驅(qū)動(dòng)電路，多條掃描線，多條數(shù)據(jù)線或者時(shí)鐘電路(圖中未示出)等。在一些實(shí)施例中，顯示裝置還包括：計(jì)時(shí)測(cè)溫裝置430，控制裝置440以及內(nèi)置電源450。計(jì)時(shí)測(cè)溫裝置430被配置為測(cè)量顯示面板420開機(jī)時(shí)柵驅(qū)動(dòng)電路100的各驅(qū)動(dòng)單元115的工作時(shí)長以及工作時(shí)的溫度，之后基于統(tǒng)計(jì)的時(shí)間和溫度得到各驅(qū)動(dòng)單元115的上拉電路或者下拉維持控制電路中晶體管的閾值電壓偏移情況，最后依據(jù)閾值電壓偏移情況計(jì)算晶體管的補(bǔ)償時(shí)長及補(bǔ)償電壓?？刂蒲b置440被配置為存儲(chǔ)由計(jì)時(shí)測(cè)溫裝置430計(jì)算得到的補(bǔ)償電壓和補(bǔ)償時(shí)長，并向與柵驅(qū)動(dòng)電路100的各驅(qū)動(dòng)單元115對(duì)應(yīng)的補(bǔ)償電路110提供補(bǔ)償電壓。內(nèi)置電源450被配置為向所述柵驅(qū)動(dòng)電路的補(bǔ)償電路及所述控制裝置供電。例如，在一些實(shí)施例中計(jì)時(shí)測(cè)溫裝置430可以采用計(jì)時(shí)傳感器和溫度測(cè)量傳感器實(shí)時(shí)采集相關(guān)的數(shù)據(jù),并采用處理器基于采集的數(shù)據(jù)計(jì)算補(bǔ)償電壓。計(jì)時(shí)測(cè)溫裝置430還可以設(shè)置有存儲(chǔ)器，該存儲(chǔ)器可以用于預(yù)先存儲(chǔ)一閾值補(bǔ)償對(duì)照表，該閾值補(bǔ)償對(duì)照表依據(jù)晶體管工作的溫度和時(shí)間提供一個(gè)閾值電壓補(bǔ)償參考值或者閾值電壓補(bǔ)償參考范圍。之后計(jì)時(shí)測(cè)溫裝置430再根據(jù)統(tǒng)計(jì)的晶體管的工作時(shí)長和溫度通過查表獲得對(duì)應(yīng)的補(bǔ)償電壓或者補(bǔ)償范圍。例如，在一些實(shí)施例中，控制裝置440還被配置為：當(dāng)判斷顯示面板處于關(guān)機(jī)狀態(tài)時(shí)，向柵驅(qū)動(dòng)電路100的補(bǔ)償電路110提供計(jì)時(shí)測(cè)溫裝置430得到的補(bǔ)償電壓。例如，補(bǔ)償電壓用于對(duì)與補(bǔ)償電路110相連的驅(qū)動(dòng)單元115的上拉電路或者下拉維持控制電路中的部分晶體管進(jìn)行閾值電壓補(bǔ)償。例如，在一些實(shí)施例中控制裝置440還被配置為在計(jì)時(shí)測(cè)溫裝置430計(jì)算得到的補(bǔ)償時(shí)長內(nèi)向補(bǔ)償電路110提供補(bǔ)償電壓。例如，在一些實(shí)施例中，補(bǔ)償電壓包括正向補(bǔ)償電壓或負(fù)向補(bǔ)償電壓。當(dāng)執(zhí)行正向偏壓補(bǔ)償時(shí)，控制裝置440向第一補(bǔ)償信號(hào)線(具體可以參考圖2A示出的第一補(bǔ)償信號(hào))傳輸正向補(bǔ)償電壓。當(dāng)執(zhí)行負(fù)向偏壓補(bǔ)償時(shí)，控制裝置3440向第一補(bǔ)償信號(hào)線(圖2A示出的)傳輸負(fù)向補(bǔ)償電壓。例如，在一些實(shí)施例中，補(bǔ)償電壓可以僅包括正向補(bǔ)償電壓，此時(shí)當(dāng)監(jiān)測(cè)顯示面板處于不工作狀態(tài)時(shí)，由控制裝置440向第二補(bǔ)償信號(hào)線傳輸正向補(bǔ)償電壓(具體可以參考圖2B示出的第二補(bǔ)償信號(hào)線225)。如圖5A和圖5B所示，本公開實(shí)施例還提供一種用于驅(qū)動(dòng)圖3B和圖3C示出的柵驅(qū)動(dòng)電路的驅(qū)動(dòng)時(shí)序圖。如5A所示，驅(qū)動(dòng)方法包括充電階段、輸出階段、放電階段、保持階段以及補(bǔ)償階段。在充電階段，設(shè)置輸入信號(hào)Out(n-1)為有效信號(hào)，設(shè)置第一時(shí)鐘信號(hào)CLK為無效信號(hào)，設(shè)置第二時(shí)鐘信號(hào)CLKB為有效信號(hào)，設(shè)置復(fù)位信號(hào)Out(n+1)為關(guān)閉電壓。在輸出階段，設(shè)置輸入信號(hào)Out(n-1)為無效信號(hào)，設(shè)置第一時(shí)鐘信號(hào)CLK為有效信號(hào)，設(shè)置第二時(shí)鐘信號(hào)CLKB為無效信號(hào)，設(shè)置復(fù)位信號(hào)Out(n+1)為關(guān)閉電壓。在放電階段，設(shè)置輸入信號(hào)Out(n-1)為無效信號(hào)，設(shè)置第一時(shí)鐘CLK信號(hào)為無效信號(hào)，設(shè)置第二時(shí)鐘信號(hào)CLKB為無效信號(hào)，設(shè)置復(fù)位信號(hào)Out(n+1)為開啟電壓。在保持階段，設(shè)置輸入信號(hào)Out(n-1)為無效信號(hào)，設(shè)置第一時(shí)鐘信號(hào)CLK為無效信號(hào)，設(shè)置第二時(shí)鐘信號(hào)CLKB為無效信號(hào)，設(shè)置復(fù)位信號(hào)Out(n+1)為關(guān)閉電壓。在補(bǔ)償階段，設(shè)置輸入信號(hào)Out(n-1)為無效信號(hào)，設(shè)置第一時(shí)鐘信號(hào)CLK為無效信號(hào)，設(shè)置第二時(shí)鐘信號(hào)CLKB為無效信號(hào)，設(shè)置復(fù)位信號(hào)Out(n+1)為關(guān)閉電壓，設(shè)置補(bǔ)償控制信號(hào)Off_Compensation_Ctrl為開啟電壓并設(shè)置所述第一補(bǔ)償信號(hào)線Off_Compensation_PW在補(bǔ)償時(shí)間T內(nèi)傳輸有效信號(hào)，或者設(shè)置所述第二補(bǔ)償信號(hào)線在補(bǔ)償時(shí)長T(如圖5B所示)內(nèi)傳輸有效信號(hào)。以上示例中的輸入信號(hào)Out(n-1)信號(hào)為第n級(jí)驅(qū)動(dòng)單元的上一級(jí)驅(qū)動(dòng)單元(即第“n-1”級(jí)驅(qū)動(dòng)單元)的輸出端信號(hào)。復(fù)位信號(hào)Out(n+1)信號(hào)為第n級(jí)驅(qū)動(dòng)單元的下一級(jí)驅(qū)動(dòng)單元(即第“n+1”級(jí)驅(qū)動(dòng)單元)的輸出端信號(hào)。此外，當(dāng)n等于1時(shí)，由于其不存在上一級(jí)驅(qū)動(dòng)單元所以此時(shí)可以設(shè)置Out(n-1)信號(hào)為一激勵(lì)脈沖信號(hào)作為Out(n+1)信號(hào)。當(dāng)n為最后一級(jí)驅(qū)動(dòng)單元時(shí)，其不存在下一級(jí)驅(qū)動(dòng)單元此時(shí)也可以設(shè)置一激勵(lì)脈沖信號(hào)作為Out(n+1)信號(hào)。下面結(jié)合圖4、圖5A、圖5B以及圖6A-6D詳細(xì)說明用于驅(qū)動(dòng)圖3C電路的驅(qū)動(dòng)過程。當(dāng)顯示裝置開機(jī)時(shí)計(jì)時(shí)測(cè)溫裝置430負(fù)責(zé)統(tǒng)計(jì)驅(qū)動(dòng)單元115的工作時(shí)間和工作溫度，并評(píng)估第二晶體管M2、第五晶體管M5和第八晶體管M8的閾值電壓偏移情況，并將結(jié)果保存在控制裝置440中。圖3B示出的電路的工作過程包括階段一的充電過程，階段二的輸出過程，階段三的放電過程，階段四的保持過程共四個(gè)部分，各個(gè)階段的時(shí)序圖可以參考圖5A和圖5B。此外，這四個(gè)階段對(duì)應(yīng)開啟的晶體管如圖6A-6D(其中圖中的補(bǔ)償電路部分僅包含圖2B中的第一補(bǔ)償晶體管或者圖3C提供的補(bǔ)償電路中的一個(gè)補(bǔ)償晶體管)中所示，其中圖6A-6D中以實(shí)線加粗的部分表示晶體管為導(dǎo)通狀態(tài)，其他無加粗為關(guān)閉狀態(tài)。階段一：充電階段將輸入信號(hào)Out(n-1)輸入至輸入端，第一晶體管M1打開，上拉節(jié)點(diǎn)pu被充電至Vgh。第五晶體管M5及第八晶體管M8打開，將第一下拉節(jié)點(diǎn)pd和第二下拉節(jié)點(diǎn)PD-CN下拉至低電平；階段二：輸出階段在充電階段上拉節(jié)點(diǎn)pu被拉升至高電平，第五晶體管M5和第八晶體管M8打開，繼續(xù)對(duì)第一下拉節(jié)點(diǎn)pd和第二下拉節(jié)點(diǎn)PD_CN放電，此時(shí)由于第一時(shí)鐘信號(hào)CLK變?yōu)楦唠娖?，在電容C1的作用下，上拉節(jié)點(diǎn)pu點(diǎn)自舉至更高的電位，第二晶體管M2更為充分的打開，將第一時(shí)鐘CLK輸出至輸出端。階段三：放電階段將Out(n+1)輸入至復(fù)位信號(hào)線，第十晶體管M10及第三晶體管M3開啟，分別對(duì)上拉節(jié)點(diǎn)pu和輸出端放電，隨著上拉節(jié)點(diǎn)pu電位降低，第四晶體管M4和第五晶體管M5開啟，將第一下拉節(jié)點(diǎn)pd拉升至高電位。階段四：保持階段在放電階段下拉節(jié)點(diǎn)pd已被拉升至高電位，此時(shí)第四晶體管M4、第九晶體管M9、第六晶體管M6以及第七晶體管M7打開，將上拉節(jié)點(diǎn)pu點(diǎn)和輸出端拉至低電位，保持該級(jí)驅(qū)動(dòng)單元在關(guān)機(jī)狀態(tài)下的輸出為Vgl。關(guān)機(jī)階段：在顯示器關(guān)機(jī)狀態(tài)下，控制裝置440依賴電源裝置提供的電力，向第二補(bǔ)償信號(hào)線輸出一個(gè)正向偏壓，進(jìn)行正向偏壓補(bǔ)償。此時(shí)的時(shí)序和開啟的晶體管如圖5B所示，該正向偏壓使第十一晶體管M11導(dǎo)通，輸出至上拉節(jié)點(diǎn)pu點(diǎn)，對(duì)第二晶體管M2、第五晶體管M5和第八晶體管M8施加正向偏壓，可以恢復(fù)這三個(gè)晶體管在驅(qū)動(dòng)單元工作期間積累的負(fù)向閾值電壓Vth偏移。此外，第二補(bǔ)償信號(hào)Off_Compensation的輸出時(shí)間T由計(jì)時(shí)測(cè)溫裝置430記錄的數(shù)據(jù)計(jì)算得出。在恢復(fù)過程結(jié)束后，則補(bǔ)償電路停止工作。本公開實(shí)施例附圖只涉及到與本公開實(shí)施例涉及到的結(jié)構(gòu)，而其他結(jié)構(gòu)可參考通常設(shè)計(jì)。在不沖突的情況下，本公開的實(shí)施例及實(shí)施例中的不同特征可以相互組合。以上所述，僅為本公開的具體實(shí)施方式，但本公開的保護(hù)范圍并不局限于此，任何熟悉本
技術(shù)領(lǐng)域：
的技術(shù)人員在本公開揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本公開的保護(hù)范圍之內(nèi)。因此，本公開的保護(hù)范圍應(yīng)以權(quán)利要求的保護(hù)范圍為準(zhǔn)。當(dāng)前第1頁1 2 3