本發(fā)明涉及顯示器技術(shù)領(lǐng)域，特別是涉及一種雙向移位寄存器單元、雙向移位寄存器及顯示面板。

背景技術(shù)：

目前，用于液晶顯示面板的移位寄存器由多個移位寄存器單元級聯(lián)而成，每一條掃描線與一個移位寄存器單元連接，通過移位寄存器逐行輸出單脈沖信號到掃描線，實(shí)現(xiàn)逐行掃描。

本發(fā)明的發(fā)明人在對現(xiàn)有技術(shù)的移位寄存器電路和其工作過程的研究中發(fā)現(xiàn)，現(xiàn)有技術(shù)的移位寄存器僅能以某一特定方向進(jìn)行單向掃描，缺乏靈活性。如圖1所示的8個時鐘信號的8ck移位寄存器電路為例，按照第n級移位寄存器單元控制對顯示區(qū)域第n級水平掃描線g(n)充電，該第n級移位寄存器單元包括上拉控制電路101，上拉電路102，下傳電路103，自舉電容104，下拉電路105，下拉維持電路一106和下拉維持電路二107。該電路工作時，由于上拉控制電路101、上拉電路102和下拉電路105的輸入信號存在先后時序關(guān)系，因此，該8ck移位寄存器電路只能實(shí)現(xiàn)單向掃描，靈活性不高。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明主要解決的技術(shù)問題是提供一種雙向移位寄存器單元、雙向移位寄存器及顯示面板，能夠解決現(xiàn)有移位寄存器只能單向掃描的問題。

為解決上述技術(shù)問題，本發(fā)明采用的一個技術(shù)方案是：提供一種雙向移位寄存器單元，包括：上拉電路，用于將輸入的第一時鐘信號轉(zhuǎn)換為本級輸出的掃描信號；上拉控制電路，包括正向上拉子電路和反向上拉子電路，正向上拉子電路用于在正向掃描時，拉高上拉電路控制端的電位，反向上拉子電路用于在反向掃描時，拉高上拉電路控制端的電位；下拉電路，用于在下拉階段拉低上拉電路控制端和本級輸出的掃描信號的電位；下拉維持電路，用于在下拉階段持續(xù)拉低上拉電路控制端和本級輸出的掃描信號的電位。

為解決上述技術(shù)問題，本發(fā)明采用的另一個技術(shù)方案是：提供一種雙向移位寄存器，包括多個級聯(lián)的如上所述的雙向移位寄存器單元；其中，第一時鐘信號的個數(shù)為m，前m級寄存器單元的第一控制信號為第一初始信號stv_f，前m級寄存器單元的第四控制信號為第二初始信號stv_r；最后m級寄存器單元的第二控制信號為第二初始信號stv_r，最后m級寄存器單元的第三控制信號為第一初始信號stv_f。

為解決上述技術(shù)問題，本發(fā)明采用的又一個技術(shù)方案是：提供一種顯示面板，包括如上所述的雙向移位寄存器。

本發(fā)明的有益效果是：區(qū)別于現(xiàn)有技術(shù)的情況，本發(fā)明的雙向移位寄存器單元中，利用正向上拉子電路和反向上拉子電路，實(shí)現(xiàn)在正向/反向掃描時，拉高上拉電路控制端的電位，利用下拉電路在下拉階段拉低上拉電路控制端和本級輸出的掃描信號的電位，從而使得該雙向移位寄存器單元在正向掃描和反向掃描時，均能夠使得上拉電路將時鐘信號轉(zhuǎn)換為本級輸出掃描信號，從而實(shí)現(xiàn)雙向掃描，提高電路靈活性。

附圖說明

圖1是本發(fā)明現(xiàn)有技術(shù)8ck移位寄存器電路示意圖；

圖2是本發(fā)明雙向移位寄存器單元一實(shí)施方式的電路原理示意圖；

圖3是本發(fā)明雙向移位寄存器單元另一實(shí)施方式的電路原理示意圖；

圖4是本發(fā)明雙向移位寄存器單元一實(shí)施方式的詳細(xì)電路示意圖；

圖5是圖4所示電路正向掃描時的工作波形時序示意圖；

圖6是圖4所示電路反向掃描時的工作波形時序示意圖；

圖7是圖4所示電路應(yīng)用于雙向寄存器前m級時的詳細(xì)電路示意圖；

圖8是圖4所示電路應(yīng)用于雙向寄存器最后m級時的詳細(xì)電路示意圖；

圖9是本發(fā)明雙向移位寄存器一實(shí)施方式的結(jié)構(gòu)示意圖；

圖10是本發(fā)明顯示面板一實(shí)施方式的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅是本發(fā)明的一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

請參閱圖2，圖2是本發(fā)明雙向移位寄存器單元一實(shí)施方式的電路原理示意圖。如圖2所示，本實(shí)施方式雙向移位寄存器單元20包括：

上拉電路201，用于將輸入的第一時鐘信號ck轉(zhuǎn)換為本級輸出的掃描信號g(n)；

上拉控制電路202，包括正向上拉子電路2021和反向上拉子電路2022，正向上拉子電路2021用于在正向掃描時，拉高上拉電路201控制端2012的電位，反向上拉子電路2022用于在反向掃描時，拉高上拉電路201控制端2012的電位；

下拉電路203，用于在下拉階段拉低上拉電路控制端2012和本級輸出的掃描信號g(n)的電位；

下拉維持電路204，用于在下拉階段持續(xù)拉低上拉電路控制端2012和本級輸出的掃描信號g(n)的電位。

具體地，如圖2所示，以m個第一時鐘信號ck1～ckm為例，上拉電路201的輸入信號為第一時鐘信號ck，其控制端2012輸入信號為q(n)；上拉控制電路202中，正向上拉子電路2021輸入信號為正向電壓信號vdd_f，其控制端輸入信號為第一控制信號st(n-m/2)，輸出信號用于控制q(n)的電位，反向上拉子電路2022輸入信號為反向電壓信號vdd_r，其控制端輸入信號為第二控制信號st(n+m/2)，輸出信號用于控制q(n)的電位；下拉電路203輸入信號為低電平信號vss，其控制端輸入信號至少為一個cn，輸出信號用于拉低q(n)和g(n)的電位；下拉維持電路204輸入信號為低電平信號vss，控制端輸入信號至少為一個lc，輸出信號用于在下拉階段持續(xù)拉低q(n)和g(n)的電位。

在正向/反向掃描的上拉階段，q(n)電位被上拉控制電路202拉高，上拉電路201將第一時鐘信號ck轉(zhuǎn)換為本級輸出的掃描信號g(n)輸出，在下拉階段，下拉電路203則拉低q(n)和g(n)電位，而下拉維持電路204持續(xù)拉低q(n)和g(n)的電位，從而使得正向和反向掃描時，該雙向移位寄存器單元均能夠正確輸出本級輸出的掃描信號g(n)，進(jìn)而實(shí)現(xiàn)雙向掃描，提高電路的靈活性。

請參閱圖3，圖3是本發(fā)明雙向移位寄存器單元另一實(shí)施方式的電路原理示意圖。本實(shí)施方式雙向移位寄存器單元30是在圖2所示雙向移位寄存器單元20的基礎(chǔ)上，下拉電路203進(jìn)一步包括：第一下拉電路2031和第二下拉電路2032；本實(shí)施方式雙向移位寄存器單元30其他部分電路與圖2中相同，此處不再贅述。

第一下拉電路2031用于在下拉階段拉低本級輸出的掃描信號g(n)的電位；

第二下拉電路2032包括正向下拉子電路20321和反向下拉子電路20322；

其中，正向下拉子電路20321用于在正向掃描的下拉階段，拉低上拉電路201控制端2012的電位，反向下拉子電路20322用于在反向掃描的下拉階段，拉低上拉電路201控制端2012的電位。

具體地，如圖3所示，以m個第一時鐘信號ck1～ckm為例，第一下拉電路2031、正向下拉子電路20321和反向下拉子電路20322的輸入信號均為低電平信號vss，第一下拉電路2031控制端輸入信號為第二時鐘信號xck，其輸出信號用于控制本級輸出掃描信號g(n)的電位；正向下拉子電路20321的控制端輸入信號為第三控制信號st(n+m)，其輸出信號用于控制q(n)的電位；反向下拉子電路20322控制端輸入信號為第四控制信號st(n-m)，其輸出信號用于控制q(n)的電位。

在正向掃描的下拉階段，第一下拉電路2031拉低g(n)的電位，正向下拉子電路20321拉低q(n)的電位；在反向掃描的下拉階段，第一下拉電路2031拉低g(n)的電位，反向下拉子電路20322拉低q(n)的電位，從而使得正向和反向掃描的下拉階段，q(n)和g(n)的電位均能夠被正確拉低，進(jìn)而實(shí)現(xiàn)雙向掃描，提高電路的靈活性。

請參閱圖4，圖4是本發(fā)明雙向移位寄存器單元一實(shí)施方式的詳細(xì)電路示意圖。

具體地，如圖4所示，在一個應(yīng)用例中，以m個第一時鐘信號ck1～ckm為例，正向上拉子電路2021包括第一開關(guān)管t11_a，其中，第一開關(guān)管t11_a的控制端耦接第一控制信號st(n-m/2)，第一開關(guān)管t11_a的輸入端耦接正向電壓信號vdd_f，第一開關(guān)管t11_a的輸出端耦接上拉電路201的控制端2012；

反向上拉子電路2022包括第二開關(guān)管t11_b，第二開關(guān)管t2的控制端耦接第二控制信號st(n+m/2)，第二開關(guān)管t11_b的輸入端耦接反向電壓信號vdd_r，第二開關(guān)管t11_b的輸出端耦接上拉電路201的控制端2012；

其中，正向掃描時，正向電壓信號vdd_f為高電平信號vgh，反向電壓信號vdd_r為低電平信號vss；反向掃描時，正向電壓信號vdd_f為低電平信號vss，反向電壓信號vdd_r為高電平信號vgh。

如圖4所示，下拉電路203包括第一下拉電路2031和第二下拉電路2032；其中，第一下拉電路2031包括第三開關(guān)管t31，第三開關(guān)管t31的控制端耦接第二時鐘信號xck，第三開關(guān)管t31的輸入端耦接低電平信號vss，第三開關(guān)管t31的輸出端耦接本級輸出的掃描信號g(n)；第二下拉電路2032包括正向下拉子電路20321和反向下拉子電路20322。

正向下拉子電路20321包括第四開關(guān)管t41_a，第四開關(guān)管t41_a的控制端耦接第三控制信號st(n+m)，第四開關(guān)管t41_a的輸入端耦接低電平信號vss，第四開關(guān)管t41_a的輸出端耦接上拉電路201的控制端2012；反向下拉子電路20322包括第五開關(guān)管t41_b，第五開關(guān)管t41_b的控制端耦接第四控制信號st(n-m)，第五開關(guān)管t41_b的輸入端耦接低電平信號vss，第五開關(guān)管t41_b的輸出端耦接上拉電路201的控制端2012；其中，第二時鐘信號xck和第一時鐘信號ck相位互補(bǔ)。

進(jìn)一步地，上拉電路201包括第六開關(guān)管t21和自舉電容cb，第六開關(guān)管t21的控制端分別耦接上拉控制電路202、下拉電路203和下拉維持電路204，第六開關(guān)管t21的輸入端耦接第一時鐘信號ck，第六開關(guān)管t21的輸出端耦接本級輸出的掃描信號g(n)；具體如圖2所示，第六開關(guān)管t21的控制端分別耦接開關(guān)管t11_a、t11_b、t41_a、t41_b、t42、t43的輸出端，以及開關(guān)管t52、t54、t62、t64的控制端。

自舉電容cb耦接于第六開關(guān)管t21的控制端和輸出端之間，用于拉高第六開關(guān)管t21控制端控制信號q(n)的電位。

如圖4所示，上拉電路201進(jìn)一步包括第七開關(guān)管t22，第七開關(guān)管t22的控制端耦接第六開關(guān)管t21的控制端，第七開關(guān)管t22的輸入端耦接第一時鐘信號ck，第七開關(guān)管t22的輸出端耦接本級輸出的下傳信號st(n)，用于將第一時鐘信號ck轉(zhuǎn)換為下傳信號st(n)。

進(jìn)一步地，下拉維持電路204包括第一下拉維持子電路2041和第二下拉維持子電路2042，第一下拉維持子電路2041和第二下拉維持子電路2042用于在下拉階段分別根據(jù)第五控制信號lc1和第六控制信號lc2持續(xù)拉低上拉電路201控制端2012和本級輸出的掃描信號g(n)的電位；其中，第五控制信號lc1和第六控制信號lc2的相位互補(bǔ)，并且二者的電位每100幀變換一次，并且在下拉持續(xù)電路204工作時，第五控制信號lc1和第六控制信號lc2的頻率低于輸入上拉電路201的第一時鐘信號ck。當(dāng)然，在其他實(shí)施方式中，控制信號lc1、lc2的電位變化時間可以是10幀或20幀等時間間隔，具體視實(shí)際需求而定，此處不做具體限定。

具體如圖4所示，第一下拉維持子電路2041包括第八開關(guān)管t42、第十開關(guān)管t32、第十二開關(guān)管t54、第十四開關(guān)管t52、第十六開關(guān)管t53和第十八開關(guān)管t51；第二下拉維持子電路2042包括相對于第一下拉維持子電路2041各開關(guān)管鏡像設(shè)置的第九開關(guān)管t43、第十一開關(guān)管t33、第十三開關(guān)管t64、第十五開關(guān)管t62、第十七開關(guān)管t63和第十九開關(guān)管t61；其中，開關(guān)管t32、t33、t42、t43、t52、t54、t62和t64的輸入端均耦接低電平信號vss，開關(guān)管t42～t43的輸出端耦接第七開關(guān)管t22的控制端，開關(guān)管t32～t33的輸出端耦接本級輸出掃描信號g(n)，開關(guān)管t52、t54、t62、t64的控制端耦接第七開關(guān)管t22的控制端，第八開關(guān)管t42和第十開關(guān)管t32的控制端，以及第十二開關(guān)管t54、第十六開關(guān)管t53的輸出端相互耦接于第一控制點(diǎn)p(n)，第九開關(guān)管t43和第十一開關(guān)管t33的控制端，以及第十三開關(guān)管t64、第十七開關(guān)管t63的輸出端相互耦接于第二控制點(diǎn)k(n)，第十四開關(guān)管t52、第十八開關(guān)管t51的輸出端以及第十六開關(guān)管t53的控制端相互耦接于第三控制點(diǎn)s(n)，第十五開關(guān)管t62、第十九開關(guān)管t61的輸出端以及第十七開關(guān)管t63的控制端相互耦接于第四控制點(diǎn)t(n)，第十八開關(guān)管t51的輸入端、控制端以及第十六開關(guān)管t53的輸入端耦接于第五控制信號lc1，第十九開關(guān)管t61的輸入端、控制端以及第十七開關(guān)管t63的輸入端耦接于第六控制信號lc2。

結(jié)合圖4和圖5所示，以8個第一時鐘信號ck1～ck8，本級輸入第一時鐘信號是ck8為例，該雙向移位寄存器單元在正向掃描時，正向上拉子電路2021的輸入端20211輸入信號vdd_f為高電平信號vgh，反向上拉子電路2022的輸入端20221輸入信號vdd_r為低電平信號vss，第一控制信號st(n-4)高電平來臨時，開關(guān)管t11_a打開，高電平信號vgh拉高上拉電路201控制端2012的電位，即q(n)為高電平，進(jìn)入上拉階段，此時，開關(guān)管t21打開，而第一時鐘信號ck8為低電平，則本級輸出掃描信號g(n)也為低電平，自舉電容cb兩端存在電壓差，自舉電容cb充電；當(dāng)?shù)谝粫r鐘信號ck8高電平來臨時，第一控制信號st(n-4)變?yōu)榈碗娖?，第二控制信號st(n+4)也為低電平，開關(guān)管t11_a、t11_b關(guān)閉，開關(guān)管t21、t22打開，則輸出的本級輸出掃描信號g(n)和下傳信號st(n)為高電平，此時，自舉電容cb進(jìn)一步拉高q(n)的電位，保證第一時鐘信號ck8高電平階段，開關(guān)管t21、t22均處于打開狀態(tài)，從而使得本級輸出掃描信號g(n)和下傳信號st(n)在此階段也處于高電平狀態(tài)，即本級輸出掃描信號g(n)正常輸出。

同時，上拉階段q(n)為高電平，開關(guān)管t52、t54、t62、t64打開，第一控制點(diǎn)p(n)、第二控制點(diǎn)k(n)、第三控制點(diǎn)s(n)和第四控制點(diǎn)t(n)均被低電平信號vss拉低，則開關(guān)管t32、t33、t42、t43、t53、t63均關(guān)閉，從而使得上拉階段，下拉持續(xù)電路204不影響q(n)和g(n)的電位。

當(dāng)?shù)谝粫r鐘信號ck8變?yōu)榈碗娖綍r，其互補(bǔ)信號xck變?yōu)楦唠娖?，開關(guān)管t31打開，進(jìn)入下拉階段，本級輸出掃描信號g(n)被低電平信號vss拉低，此時，自舉電容cb放電，q(n)電位開始下降，當(dāng)?shù)谌刂菩盘杝t(n+8)高電平來臨時，開關(guān)管t41_a打開，q(n)電位被低電平信號vss拉低，此時，下拉持續(xù)電路204開始工作，第六控制信號lc2為高電平信號，第二下拉持續(xù)子電路2042中，開關(guān)管t61打開，則第四控制點(diǎn)t(n)電位被拉高，開關(guān)管t63打開，第二控制點(diǎn)k(n)電位被拉高，則開關(guān)管t33、t43打開，則上拉電路201的控制端2012的控制信號q(n)和本級輸出掃描信號g(n)的電位持續(xù)被低電平信號vss拉低；其中，當(dāng)?shù)谖蹇刂菩盘杔c1為高電平時，第一下拉持續(xù)子電路2041開始工作，其工作過程與第二下拉持續(xù)子電路2042類似，此處不再重復(fù)。

結(jié)合圖4和圖6所示，同樣以8個第一時鐘信號ck1～ck8，本級輸入第一時鐘信號是ck1為例，該雙向移位寄存器單元在反向掃描時，正向上拉子電路2021的輸入端20211輸入信號vdd_f為低電平信號vss，反向上拉子電路2022的輸入端20221輸入信號vdd_r為高電平信號vgh，第二控制信號st(n+4)高電平來臨時，開關(guān)管t11_b打開，高電平信號vgh拉高上拉電路201控制端2012的電位，即q(n)為高電平，進(jìn)入上拉階段，此時，開關(guān)管t21打開，而第一時鐘信號ck1為低電平，則本級輸出掃描信號g(n)也為低電平，自舉電容cb兩端存在電壓差，自舉電容cb充電；當(dāng)?shù)谝粫r鐘信號ck1高電平來臨時，第二控制信號st(n+4)變?yōu)榈碗娖?，第一控制信號st(n-4)也為低電平，開關(guān)管t11_a、t11_b關(guān)閉，開關(guān)管t21、t22打開，則輸出的本級輸出掃描信號g(n)和下傳信號st(n)為高電平，此時，自舉電容cb進(jìn)一步拉高q(n)的電位，保證第一時鐘信號ck1高電平階段，開關(guān)管t21、t22均處于打開狀態(tài)，從而使得本級輸出掃描信號g(n)和下傳信號st(n)在此階段也處于高電平狀態(tài)，即本級輸出掃描信號g(n)正常輸出。

同時，上拉階段q(n)為高電平，開關(guān)管t52、t54、t62、t64打開，第一控制點(diǎn)p(n)、第二控制點(diǎn)k(n)、第三控制點(diǎn)s(n)和第四控制點(diǎn)t(n)均被低電平信號vss拉低，則開關(guān)管t32、t33、t42、t43、t53、t63均關(guān)閉，從而使得上拉階段，下拉持續(xù)電路204不影響q(n)和g(n)的電位。

當(dāng)?shù)谝粫r鐘信號ck1變?yōu)榈碗娖綍r，其互補(bǔ)信號xck變?yōu)楦唠娖?，開關(guān)管t31打開，進(jìn)入下拉階段，本級輸出掃描信號g(n)被低電平信號vss拉低，此時，自舉電容cb放電，q(n)電位開始下降，當(dāng)?shù)谒目刂菩盘杝t(n-8)高電平來臨時，開關(guān)管t41_a打開，q(n)電位被低電平信號vss拉低，此時，下拉持續(xù)電路204開始工作，第六控制信號lc2為高電平信號，第二下拉持續(xù)子電路2042中，開關(guān)管t61打開，則第四控制點(diǎn)t(n)電位被拉高，開關(guān)管t63打開，第二控制點(diǎn)k(n)電位被拉高，則開關(guān)管t33、t43打開，則上拉電路201的控制端2012的控制信號q(n)和本級輸出掃描信號g(n)的電位持續(xù)被低電平信號vss拉低；其中，當(dāng)?shù)谖蹇刂菩盘杔c1為高電平時，第一下拉持續(xù)子電路2041開始工作，其工作過程與第二下拉持續(xù)子電路2042類似，此處不再重復(fù)。

在正向掃描和反向掃描的下拉階段，控制信號lc1和lc2的電位均交替變化，使得第一下拉持續(xù)子電路2041和第二下拉持續(xù)子電路2042交替工作，以在下拉階段持續(xù)拉低信號點(diǎn)q(n)和輸出水平掃描線g(n)的電位，減輕開關(guān)管長期處于dcstress狀態(tài)時的不良影響。

本實(shí)施方式中，所有開關(guān)管均為薄膜晶體管，其控制端均為薄膜晶體管的柵極，輸入端均為薄膜晶體管的源極，輸出端均為薄膜晶體管的漏極。當(dāng)然，在其他實(shí)施方式中，開關(guān)管的輸入端也可以是薄膜晶體管的漏極，而輸出端可以是薄膜晶體管的源極，此外，開關(guān)管也可以是其他類型的晶體管，此處不做具體限定。

此外，本實(shí)施方式的雙向移位寄存器單元在應(yīng)用于雙向移位寄存器時，前m級雙向移位寄存器單元第一控制信號st(n-m/2)部分不存在，而第四控制信號st(n-m)不存在，因此，如圖7所示，前m級雙向移位寄存器單元第一控制信號采用第一初始信號stv_f，第四控制信號采用第二初始信號stv_r；類似地，如圖8所示，最后m級雙向移位寄存器單元的第二控制信號采用第二初始信號stv_r，第三控制信號采用第一初始信號stv_f；其中，圖7和圖8所示電路的工作過程可以參考圖4所示電路的工作過程，此處不再重復(fù)。

上述實(shí)施方式中，利用正向上拉子電路和反向上拉子電路，實(shí)現(xiàn)在正向/反向掃描時，拉高上拉電路控制端的電位，利用下拉電路在下拉階段拉低上拉電路控制端和本級輸出的掃描信號的電位，從而使得該雙向移位寄存器單元在正向掃描和反向掃描時，均能夠使得上拉電路將時鐘信號轉(zhuǎn)換為本級輸出掃描信號，從而實(shí)現(xiàn)雙向掃描，提高電路靈活性。

請參閱圖9，圖9是本發(fā)明雙向移位寄存器一實(shí)施方式的結(jié)構(gòu)示意圖。如圖9所示，本實(shí)施方式的雙向移位寄存器50包括：多個級聯(lián)的雙向移位寄存器單元501，該雙向移位寄存器單元501可以參考圖2或圖3中的雙向移位寄存器單元，其具體電路可以參考圖4所示雙向移位寄存器單元的詳細(xì)電路，此處不再重復(fù)。其中，雙向移位寄存器單元501可以根據(jù)實(shí)際掃描信號個數(shù)設(shè)置，此處不做具體限定。

具體地，在一個應(yīng)用例中，結(jié)合圖7和圖8所示，以m第一時鐘信號ck1～ckm為例，前m級雙向移位寄存器單元501的第一控制信號為第一初始信號stv_f，前m級雙向移位寄存器單元501的第四控制信號為第二初始信號stv_r；最后m級雙向移位寄存器單元501的第二控制信號為第二初始信號stv_r，最后m級雙向移位寄存器單元501的第三控制信號為第一初始信號stv_f；中間各級雙向移位寄存器單元501的電路與各控制信號可參考圖4所示電路，此處不再重復(fù)。其中，第一時鐘信號的個數(shù)可以根據(jù)實(shí)際需求設(shè)置，此處不做具體限定。

其中，該雙向移位寄存器50中，前m級雙向移位寄存器單元501和最后m級雙向移位寄存器單元501的工作過程可參考圖4中的雙向移位寄存器單元的工作過程，此處不再重復(fù)。

本實(shí)施方式中，雙向移位寄存器包括多個級聯(lián)的雙向移位寄存器單元，每個雙向移位寄存器單元中，利用正向上拉子電路和反向上拉子電路，實(shí)現(xiàn)在正向/反向掃描時，拉高上拉電路控制端的電位，利用下拉電路在下拉階段拉低上拉電路控制端和本級輸出的掃描信號的電位，從而使得該雙向移位寄存器單元在正向掃描和反向掃描時，均能夠使得上拉電路將時鐘信號轉(zhuǎn)換為本級輸出掃描信號，從而實(shí)現(xiàn)雙向掃描，提高電路靈活性。

請參閱圖10，圖10是本發(fā)明顯示面板一實(shí)施方式的結(jié)構(gòu)示意圖。如圖10所示，本實(shí)施方式的顯示面板80至少包括雙向移位寄存器801，該雙向移位寄存器801的結(jié)構(gòu)和工作過程可以參考圖9中的雙向移位寄存器，此處不再重復(fù)。

本實(shí)施方式的顯示面板可以是液晶面板、等離子面板等類型的面板，此處不做具體限定。

當(dāng)然，在其他實(shí)施方式中，顯示面板80視具體需求還可以包括tft基板、液晶層等結(jié)構(gòu)，此處不做具體限定。

本實(shí)施方式中，顯示面板至少包括雙向移位寄存器，該雙向移位寄存器包括多個級聯(lián)的雙向移位寄存器單元，每個雙向移位寄存器單元中，利用正向上拉子電路和反向上拉子電路，實(shí)現(xiàn)在正向/反向掃描時，拉高上拉電路控制端的電位，利用下拉電路在下拉階段拉低上拉電路控制端和本級輸出的掃描信號的電位，從而使得該雙向移位寄存器單元在正向掃描和反向掃描時，均能夠使得上拉電路將時鐘信號轉(zhuǎn)換為本級輸出掃描信號，從而實(shí)現(xiàn)雙向掃描，提高顯示靈活性。

以上所述僅為本發(fā)明的實(shí)施方式，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。