本發(fā)明實施例涉及顯示技術(shù)領(lǐng)域，尤其涉及移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路。

背景技術(shù)：

液晶顯示器(Liquid Crystal Display，LCD)是目前所采用的最為廣泛的顯示裝置，在LCD的陣列基板上，形成有顯示區(qū)域和圍繞該顯示區(qū)域的周邊區(qū)域，在顯示區(qū)域設(shè)置有呈矩陣排列的像素單元，在陣列基板的周邊區(qū)域設(shè)置有柵極驅(qū)動電路，該柵極驅(qū)動電路由級聯(lián)的移位寄存器依次連接形成，LCD在進(jìn)行顯示時，通過級聯(lián)的移位寄存器依次輸出掃描信號，逐行開啟顯示區(qū)域的各行像素單元。

現(xiàn)有移位寄存器電路中包括多個晶體管，上述晶體管的特性會隨外界溫度等因素的影響而發(fā)生漂移，例如在外界溫度升高時會導(dǎo)致晶體管的漏電流顯著增加，進(jìn)而降低移位寄存器的工作穩(wěn)定性，影響整個液晶顯示器的顯示效果。

技術(shù)實現(xiàn)要素：

本發(fā)明提供移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路，以抑制第一晶體管的漏電流，提高移位寄存器的工作穩(wěn)定性。

第一方面，本發(fā)明實施例提供了一種移位寄存器，包括：

掃描信號輸出單元，其控制端與第一控制節(jié)點電連接，輸入端與掃描信號輸入線電連接，輸出端與移位寄存器的輸出端電連接，

第一晶體管，其柵極與前N級移位寄存器的輸出端電連接，第一極與第一電平信號線電連接，第二極與所述第一控制節(jié)點電連接，用于控制所述第一控制節(jié)點的電位以驅(qū)動所述掃描信號輸出單元輸出掃描信號，N為正整數(shù)；

復(fù)位單元，其控制端與后M級移位寄存器的輸出端電連接，輸入端與第二電平信號線電連接，輸出端與所述第一控制節(jié)點電連接，用于控制所述第一控制節(jié)點的電位以關(guān)閉所述掃描信號輸出單元，M為正整數(shù)；

保持控制單元，其控制端與所述第一控制節(jié)點電連接，第一輸入端與第三電平信號線電連接，第二輸入端與所述第一時鐘信號線電連接，輸出端與第二控制節(jié)點電連接，用于控制所述第二控制節(jié)點的電位；

第一保持單元，其控制端與所述第二控制節(jié)點電連接，輸入端與所述第四電平信號線電連接，輸出端與所述第一控制節(jié)點電連接；

第二保持單元，其第一控制端與所述第二控制節(jié)點電連接，第二控制端與第二時鐘信號線電連接，輸入端與所述第五電平信號線電連接，輸出端與所述移位寄存器的輸出端電連接；

漏電流抑制單元，與所述第一晶體管的至少一個電極電連接，用于抑制所述第一晶體管在掃描信號輸出階段之后工作時間段內(nèi)的漏電流。

第二方面，本發(fā)明實施例還提供了一種柵極驅(qū)動電路，該柵極驅(qū)動電路包括本發(fā)明任意實施例提供的移位寄存器。

第三方面，本發(fā)明實施例還提供了一種用于驅(qū)動本發(fā)明任意實施例提供的移位寄存器的驅(qū)動方法，該方法包括：

預(yù)充電階段，第一晶體管控制所述第一控制節(jié)點的電位以驅(qū)動掃描信號輸出單元導(dǎo)通；

掃描信號輸出階段，掃描信號輸出單元導(dǎo)通，以將從掃描信號輸入線輸入的掃描信號從所述移位寄存器的輸出端輸出；

復(fù)位階段，復(fù)位單元控制所述第一控制節(jié)點的電位以關(guān)閉所述掃描信號輸出單元；

保持階段，第一保持單元將從第四電平信號線輸入的電平信號傳輸?shù)剿龅谝豢刂乒?jié)點，以及第二保持單元將從所述第五電平信號線輸入的電平信號傳輸?shù)剿鲆莆患拇嫫鞯妮敵龆?，所述掃描信號輸出單元保持關(guān)閉狀態(tài)；

其中，在掃描信號輸出階段之后的工作時間段，漏電流抑制單元抑制第一晶體管的漏電流。

本發(fā)明實施例提供的技術(shù)方案，通過在移位寄存器中設(shè)置漏電流抑制單元，該漏電流抑制單元與第一晶體管的至少一個電極電連接，以使得該漏電流抑制單元能夠抑制第一晶體管的漏電流，上述的第一晶體管用于控制所述第一控制節(jié)點的電位以驅(qū)動掃描信號輸出單元輸出掃描信號，而通常在掃描信號輸出階段之后，需要控制第一控制節(jié)點的電位以使掃描信號輸出單元截止；如果在高溫工作時，第一晶體管的特性漂移，則會導(dǎo)致第一晶體管在掃描信號輸出階段之后漏電流增大，進(jìn)而影響第一控制節(jié)點的電位，因此，本發(fā)明提供的漏電流抑制單元可以在掃描信號輸出階段之后的工作時間段降低第一晶體管的漏電流和抑制第一晶體管在高溫工作時的特性漂移，防止第一晶體管的漏電流影響與其電極電連接的器件的工作，例如防止第一晶體管的漏電流造成第一控制節(jié)點電位變化，導(dǎo)致掃描信號輸出單元在非掃描信號輸出階段輸出掃描信號，提高移位寄存器的工作穩(wěn)定性。

附圖說明

圖1A是本發(fā)明實施例提供的一種移位寄存器的電路結(jié)構(gòu)圖；

圖1B是本發(fā)明實施例提供的另一種移位寄存器的電路結(jié)構(gòu)圖；

圖1C是本發(fā)明實施例提供的另一種移位寄存器的電路結(jié)構(gòu)圖

圖2A是本發(fā)明實施例提供的一種移位寄存器的具體電路結(jié)構(gòu)圖；

圖2B是圖2A中移位寄存器的一種驅(qū)動時序圖；

圖3A是本發(fā)明實施例提供的另一種移位寄存器的具體電路結(jié)構(gòu)圖；

圖3B是本發(fā)明實施例提供的另一種移位寄存器的具體電路結(jié)構(gòu)圖；

圖3C是圖3B中移位寄存器的一種驅(qū)動時序圖；

圖4A是本發(fā)明實施例提供的另一種移位寄存器的具體電路結(jié)構(gòu)圖；

圖4B是本發(fā)明實施例提供的另一種移位寄存器的具體電路結(jié)構(gòu)圖；

圖4C是圖4B中移位寄存器的一種驅(qū)動時序圖；

圖5A是本發(fā)明實施例提供的另一種移位寄存器的電路結(jié)構(gòu)圖；

圖5B是本發(fā)明實施例提供的另一種移位寄存器的電路結(jié)構(gòu)圖；

圖6是本發(fā)明實施例提供的一種柵極驅(qū)動電路的示意圖；

圖7是本發(fā)明實施例提供的一種移位寄存器的驅(qū)動方法的流程示意圖。

具體實施方式

下面結(jié)合附圖和實施例對本發(fā)明作進(jìn)一步的詳細(xì)說明?？梢岳斫獾氖牵颂幩枋龅木唧w實施例僅僅用于解釋本發(fā)明，而非對本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部結(jié)構(gòu)。

圖1A是本發(fā)明實施例提供的一種移位寄存器的電路結(jié)構(gòu)圖。參見圖1A，該移位寄存器包括：掃描信號輸出單元21，其控制端與第一控制節(jié)點P node電連接，輸入端與掃描信號輸入線30電連接，輸出端與移位寄存器的輸出端OUT電連接，

第一晶體管22，其柵極與前N級移位寄存器的輸出端OUTN電連接，第一極與第一電平信號線31電連接，第二極與第一控制節(jié)點P node電連接，用于控制第一控制節(jié)點P node的電位以驅(qū)動掃描信號輸出單元21輸出掃描信號，N為正整數(shù)；

復(fù)位單元23，其控制端與后M級移位寄存器的輸出端OUTM電連接，輸入端與第二電平信號線32電連接，輸出端與第一控制節(jié)點P node電連接，用于控制第一控制節(jié)點P node的電位以關(guān)閉掃描信號輸出單元21，M為正整數(shù)；

保持控制單元24，其控制端與第一控制節(jié)點P node電連接，第一輸入端與第三電平信號線33電連接，第二輸入端與第一時鐘信號線CKB電連接，輸出端與第二控制節(jié)點N node電連接，用于控制第二控制節(jié)點N node的電位；

第一保持單元25，其控制端與第二控制節(jié)點N node電連接，輸入端與第四電平信號線34電連接，輸出端與第一控制節(jié)點P node電連接；

第二保持單元26，其第一控制端與第二控制節(jié)點N node電連接，第二控制端與第二時鐘信號線CK電連接，輸入端與第五電平信號線35電連接，輸出端與移位寄存器的輸出端OUT電連接；

漏電流抑制單元27，與第一晶體管22的至少一個電極電連接，用于抑制第一晶體管22在掃描信號輸出階段之后工作時間段內(nèi)的漏電流。其中，漏電流抑制單元27與第一晶體管的電極電連接，虛線表示漏電流抑制單元27與第一晶體管22的至少一個電極電連接，即在不同的移位寄存器電路中，漏電流抑制單元27可以與第一晶體管22的柵極、第一極或者第二極電連接，漏電流抑制單元27可以與第一晶體管22的任意兩個電極電連接，漏電流抑制單元27還可以與第一晶體管22的三個電極均電連接。

由于漏電流抑制單元27可以抑制第一晶體管22在掃描信號輸出階段之后工作時間段內(nèi)的漏電流，即在掃描信號輸出階段之后的工作時間段內(nèi)的降低第一晶體管22漏電流和抑制第一晶體管22在高溫工作時的特性漂移。防止第一晶體管22的漏電流影響與其電極電連接的器件的工作，例如防止第一晶體管22的漏電流造成第一控制節(jié)點P node電位變化，影響掃描信號輸出單元21非正常開啟，在非掃描信號輸出階段輸出掃描信號，提高移位寄存器的工作穩(wěn)定性。

進(jìn)一步地，在上述實施例中，可以將第一時鐘信號線CKB復(fù)用為掃描信號輸入線30，即將第一時鐘信號線CKB提供的時鐘信號作為掃描信號輸出至掃描信號輸出單元21。第一時鐘信號線CKB提供的時鐘信號可以控制保持單元24動作，又可以在掃描信號輸出階段作為掃描信號提供給掃描信號輸出單元21。這樣可以減少移位寄存器的外部接線數(shù)目。

圖1B是本發(fā)明實施例提供的另一種移位寄存器的電路結(jié)構(gòu)圖。具體地，參見圖1B，掃描信號輸出單元21包括第二晶體管211，第二晶體管211的柵極與第一控制節(jié)點電P node連接，第一極與掃描信號輸入線30電連接，第二極與移位寄存器的輸出端OUT電連接，

復(fù)位單元23包括第三晶體管231，第三晶體管231的柵極與后M級移位寄存器的輸出端OUTM電連接，第一極與第二電平信號線32電連接，第二極與第一控制節(jié)點P node電連接；

保持控制單元24包括第一電容241和第四晶體管242，其中，第一電容241的第一極與第一時鐘信號線CKB電連接，第二極與第二控制節(jié)點N node電連接，第四晶體管242的柵極與第一控制節(jié)點P node電連接，第一極與第三電平信號線電連接，第二極與第二控制節(jié)點N node電連接；

第一保持單元25包括第五晶體管251，第五晶體管251的柵極與第二控制節(jié)點N node電連接，第一極與第四電平信號線34電連接，第二極與第一控制節(jié)點P node電連接；

第二保持單元26包括第六晶體管261和第七晶體管262，其中第六晶體管261的柵極與第二控制節(jié)點N node電連接，第一極與第五電平信號線35電連接，第二極與移位寄存器的輸出端OUT電連接；第七晶體管262的柵極與第二時鐘信號線CK電連接，第一極與第五電平信號線35電連接，第二極與移位寄存器的輸出端OUT電連接。

需要說明的是，在圖1B所示的移位寄存器中，是將第一時鐘信號線CKB復(fù)用為了掃描信號輸入線30。

圖1C是本發(fā)明實施例提供的另一種移位寄存器的電路結(jié)構(gòu)圖。參見圖1C，本發(fā)明實施例提供的移位寄存器在圖1B所示電路結(jié)構(gòu)的基礎(chǔ)上，進(jìn)一步包括第二電容212，其中，第二電容212的第一極與第一控制節(jié)點P node電連接，第二極與移位寄存器的輸出端OUT電連接。該第二電容212的作用是在掃描信號輸出階段，若移位寄存器的輸出端OUT已經(jīng)輸出掃描信號，如在第二晶體管211為N型晶體管時輸出高電平的掃描信號，該第二電容212能夠進(jìn)一步維持第一控制節(jié)點P node處于高電位；而在第二晶體管211為P型晶體管時輸出低電平的掃描信號，該第二電容212能夠進(jìn)一步維持第一控制節(jié)點P node處于低電位，以確保第二晶體管211持續(xù)導(dǎo)通。

圖2A是本發(fā)明實施例提供的一種移位寄存器的具體電路結(jié)構(gòu)圖。參見圖2A，在圖1B中所示的移位寄存器電路的基礎(chǔ)上，本發(fā)明實施例提供的移位寄存器中漏電流抑制單元27包括：

連接導(dǎo)線271，連接導(dǎo)線271用于電連接第一晶體管22的柵極和第一極。

圖2B是圖2A中移位寄存器的一種驅(qū)動時序圖。其中，SOUT1表示前N級移位寄存器的輸出端OUTN輸出的信號，SOUT2表示后M級移位寄存器的輸出端OUTN輸出的信號，STX2表示第一時鐘信號線CKB上輸出的時鐘信號，STX1表示第二時鐘信號線上輸出的時鐘信號，SP表示第一控制節(jié)點P node的電平信號，SN表示第二控制節(jié)點N node的電平信號，SOUT表示移位寄存器輸出端OUT輸出的信號。下面以圖2A和圖2B為例，對移位寄存器的工作過程進(jìn)行說明。其中，圖2A中的移位寄存器中的各個晶體管均為N型晶體管，第一時鐘信號線CKB和第二時鐘信號線CK均輸出正極性脈沖信號，第一電平信號線31輸出高電平信號，第二電平信號線32、第三電平信號線33、第四電平信號線34和第五電平信號線35均輸出低電平信號。需要說明的是，輸出低電平信號的一個或多個電平信號線可以相互復(fù)用。本發(fā)明實施例中的移位寄存器的在一個掃描周期內(nèi)的工作時間段可包括以下四個階段。

在t11階段，其中前N級移位寄存器的輸出端OUTN輸出高電平信號，第一晶體管22導(dǎo)通，第一電平信號線31輸出第一高電平信號，該第一高電平信號逐步提高第一控制節(jié)點P node的電位，第二晶體管211和第四晶體管242導(dǎo)通。第三電平信號線33上的第三低電平信號通過導(dǎo)通的第四晶體管242輸入至第二控制節(jié)點N node，第二控制節(jié)點N node為低電位，第五晶體管251和第六晶體管261都處于截止?fàn)顟B(tài)。后M級移位寄存器的輸出端OUTM無脈沖信號輸出，第三晶體管231處于截止?fàn)顟B(tài)。而第二時鐘信號線CK輸出高電平信號，第七晶體管262導(dǎo)通。因此，第五電平信號線35上的第五低電平信號通過第七晶體管262輸入至移位寄存器的輸出端OUT，移位寄存器的輸出OUT輸出低電平信號。該階段可以稱為預(yù)充電階段。

在t12階段，前N級移位寄存器的輸出端OUTN輸出低電平信號，第一晶體管22截止，此時第一時鐘信號線CKB輸出高電平信號，由于第二電容212的自舉作用，第一控制節(jié)點P node電位繼續(xù)升高。第一控制節(jié)點P node電位的抬升，可以確保第二晶體管211的柵源電壓大于其閾值電壓，提高對第二晶體管211的驅(qū)動能力。第一時鐘信號線CKB輸出高電平信號，由于第二晶體管211繼續(xù)導(dǎo)通，該高電平信號從移位寄存器的輸出端OUT作為掃描信號輸出。第二控制節(jié)點N node的電位與t11階段一致，為低電位，第三晶體管231、第四晶體管242、第五晶體管251和第六晶體管261的狀態(tài)也與t11階段相同。而第二時鐘信號線CK輸出低電平信號，第七晶體管262截止。該階段可以稱為掃描信號輸出階段。

在t13階段，其中后M級移位寄存器的輸出端OUTN輸出高電平信號，第三晶體管231導(dǎo)通，第二電平信號線32上的第二低電平信號輸入至第一控制節(jié)點P node，拉低第一控制節(jié)點P node的電位，從而第二晶體管211和第四晶體管242截止。第一時鐘信號線CKB輸出低電平信號，由于第一電容241的耦合作用，第二控制節(jié)點N node為低電位，第五晶體管251和第六晶體管261處于截止?fàn)顟B(tài)。第二時鐘信號線CK輸出高電平信號，第五電平信號線35上的第五低電平信號通過第七晶體管262輸入至移位寄存器的輸出端OUT，移位寄存器的輸出OUT輸出低電平信號。該階段可以稱為復(fù)位階段。

在t13之后的階段，第一時鐘信號線CKB和第二時鐘信號線CK交替輸出高電平信號，若第一時鐘信號線CKB輸出高電平信號，由于第一電容241的耦合作用，則第二控制節(jié)點N node為高電位，第五晶體管251和第六晶體管261導(dǎo)通。此時從第四電平信號線34上的第四低電平信號通過導(dǎo)通的第五晶體管251輸入到第一控制節(jié)點P node，第一控制節(jié)點P node為低電位，也即第二晶體管211的柵極輸入低電平信號，第二晶體管211截止。第五電平信號線35上的第五低電平信號通過導(dǎo)通的第六晶體管261輸入到移位寄存器的輸出端OUT，也即第二晶體管211的第二極，移位寄存器的輸出端OUT輸出低電平信號。若第二時鐘信號線CK輸出高電平信號，第一時鐘信號線CKB輸出低電平信號，則第七晶體管262導(dǎo)通，第五電平信號線35上的第五低電平信號輸入到移位寄存器的輸出端OUT。由于第一電容241的耦合作用，則第二控制節(jié)點N node為低電位，第五晶體管251和第六晶體管261截止。第一控制節(jié)點P node的電位維持不變，為低電位。在此階段，第一控制節(jié)點P node的電位基本保持低電位不變，移位寄存器的輸出端OUT輸出低電平信號。該階段可以稱為保持階段。

從上述工作過程可以看到，在一個掃描周期中，對于本級移位寄存器，只有在t11階段和t22階段，第一控制節(jié)點P node為高電位，在其他時間段第一控制節(jié)點P node都被下拉為低電位。如此，第一晶體管22的三個電極在除了t11和t12時間階段外，均保持低電位，在高溫下特性也不容易漂移，同時第一控制節(jié)點P node沒有高電位的漏電路徑，可以解決現(xiàn)有移位寄存器中的第一晶體管在高溫下的漏電流影響工作穩(wěn)定性問題。

圖3A是本發(fā)明實施例提供的另一種移位寄存器的具體電路結(jié)構(gòu)圖。參見圖3A，在圖1B中所示的移位寄存器電路的基礎(chǔ)上，本發(fā)明實施例提供的移位寄存器中的漏電流抑制單元27包括：

第八晶體管272，其柵極與第二時鐘信號線CK電連接，第一極與第六電平信號線36電連接，第二極與第一控制節(jié)點P node電連接。

在圖3A所示的移位寄存器中，一般第一時鐘信號線CKB和第二時鐘信號線CK交替輸出高電平信號，在掃描信號輸出階段之后，在第一時鐘信號線CKB輸出高電平信號時，由于第一電容241的耦合作用，第二控制節(jié)點N node為高電位，第五晶體管251導(dǎo)通，第四電平信號線34上的第四低電平信號通過導(dǎo)通的第五晶體管251輸入至第一控制節(jié)點P node，也即第一晶體管22的第二極，拉低第一晶體管22第二極的電位；由于第八晶體管272的柵極與第二時鐘信號線CK電連接，在第二時鐘信號信號線CK輸出高電平信號時，第八晶體管272導(dǎo)通。第六電平信號線36上的第六低電平信號通過導(dǎo)通的第八晶體管272輸入至第一控制節(jié)點P node，也即第一晶體管22的第二極，進(jìn)而拉低第一晶體管22第二極的電位。也即在掃描信號輸出階段之后的時間段，第一控制節(jié)點P node的電位被一直拉低，即使第一晶體管22在高溫下的漏電流增大，也不會造成第一控制節(jié)點P node的電位有較大變化，防止第一晶體管22的漏電流造成第一控制節(jié)點P node的電位變化，導(dǎo)致第二晶體管212在非掃描信號輸出階段輸出掃描信號，提高移位寄存器的工作穩(wěn)定性。

進(jìn)一步的，圖3B是本發(fā)明實施例提供的另一種移位寄存器的具體電路結(jié)構(gòu)圖。參見圖3B，在圖3A中所示的移位寄存器電路的基礎(chǔ)上，本發(fā)明實施例提供的移位寄存器中的漏電流抑制單元還包括第三電容273和第九晶體管274；

第三電容273的第一極與第二時鐘信號線CK電連接，第三電容273的第二極與第八晶體管272的柵極電連接，第九晶體管274的柵極與第一控制節(jié)點P node電連接，第九晶體管274的第一極與第七電平信號線37電連接，第九晶體管274的第二極與第八晶體管272的柵極電連接。

圖3C是圖3B中移位寄存器的一種驅(qū)動時序圖，SOUT1表示前N級移位寄存器的輸出端OUTN輸出的信號，SOUT2表示后M級移位寄存器的輸出端OUTN輸出的信號，STX2表示第一時鐘信號線CKB上輸出的時鐘信號，STX1表示第二時鐘信號線上輸出的時鐘信號，SP表示第一控制節(jié)點P node的電平信號，SN表示第二控制節(jié)點N node的電平信號，SN3表示第三控制節(jié)點N3 node的電平信號，SOUT表示移位寄存器輸出端輸出OUT輸出的信號。下面以圖3B和圖3C為例，對本實施例中的移位寄存器的工作過程進(jìn)行說明。其中，圖3B中的移位寄存器中的各個晶體管均為N型晶體管，第一時鐘信號線CKB和第二時鐘信號線CK均輸出正極性脈沖信號，第一電平信號線31輸出高電平信號，第二電平信號線32、第三電平信號線33、第四電平信號線34、第五電平信號線35、第六電平信號線36和第七電平信號線37輸出低電平信號。且其中輸出低電平信號的一個或多個的電平信號線可以相互復(fù)用。移位寄存器的在一個掃描周期內(nèi)的工作過程可包括以下四個階段。

在t21階段，其中前N級移位寄存器的輸出端OUTN輸出高電平信號，第一晶體管22導(dǎo)通，第一電平信號線31輸出第一高電平信號，該第一高電平信號逐步提高第一控制節(jié)點P node的電位，第二晶體管211、第四晶體管242和第九晶體管274導(dǎo)通。第三電平信號線上的第三低電平信號通過導(dǎo)通的第四晶體管242輸入至第二控制節(jié)點N node，第二控制節(jié)點N node為低電位，第五晶體管251和第六晶體管261都處于截止?fàn)顟B(tài)。第七電平信號線37上的第七低電平信號通過導(dǎo)通的第九晶體管274輸入至第三控制節(jié)點N3 node，即第八晶體管272的柵極，第八晶體管272截止，第三控制節(jié)點N3 node為低電位。后M級移位寄存器的輸出端OUTM無脈沖信號輸出，第三晶體管231處于截止?fàn)顟B(tài)。而第二時鐘信號線CK輸出高電平信號，第七晶體管262導(dǎo)通。因此，第五電平信號線35上的第五低電平信號輸入至移位寄存器的輸出端OUT，移位寄存器的輸出OUT輸出低電平信號。該階段可稱為預(yù)充電階段。

在t22階段，前N級移位寄存器的輸出端OUTN輸出低電平信號，第一晶體管22截止，此時第一時鐘信號線CKB輸出高電平信號，由于第二電容212的自舉作用，第一控制節(jié)點P node電位繼續(xù)升高。第一控制節(jié)點P node電位的抬升，可以確保第二晶體管211的柵源電壓大于其閾值電壓，提高對第二晶體管211的驅(qū)動能力。第一時鐘信號線CKB輸出高電平信號，由于第二晶體管211繼續(xù)導(dǎo)通，該高電平信號從移位寄存器的輸出端OUT作為掃描信號輸出。第二控制節(jié)點N node和第三控制節(jié)點N3 node電位與t11階段一致，為低電位，第三晶體管231、第四晶體管242、第五晶體管251、第六晶體管261、第八晶體管272和第九晶體管274的狀態(tài)也與t11階段相同。而第二時鐘信號線CK輸出低電平信號，第七晶體管262截止。該階段可以稱為掃描信號輸出階段。

在t23階段，其中后M級移位寄存器的輸出端OUTN輸出高電平信號，第三晶體管231導(dǎo)通，第二電平信號線32上的的第二低電平信號通過第三晶體管231輸入到第一控制節(jié)點P node，拉低第一控制節(jié)點P node的電位，從而第二晶體管211、第四晶體管242和第九晶體管274截止。由于第一電容241的耦合作用，第二控制節(jié)點N node為低電位，第五晶體管251和第六晶體管261處于截止?fàn)顟B(tài)。由于第三電容273的耦合作用，第三控制節(jié)點N3 node為高電位，第八晶體管272導(dǎo)通，第六電平信號線36上的第六低電平信號通過第八晶體管272輸入至第一控制節(jié)點P node。該第三階段也可以稱為復(fù)位階段。

在t23之后的階段，第一時鐘信號線CKB和第二時鐘信號線CK交替輸出高電平信號，若第一時鐘信號線CKB輸出高電平信號，由于第一電容241的耦合作用，第二控制節(jié)點N node為高電位，第五晶體管251和第六晶體管261導(dǎo)通。此時第四電平信號線34上的第四低電平信號通過導(dǎo)通的第五晶體管251輸入到第一控制節(jié)點P node，第一控制節(jié)點P node為低電平，也即第二晶體管211的柵極為低電平，第二晶體管211截止。而第五電平信號線35上的第五低電平信號通過導(dǎo)通的第六晶體管261輸入至移位寄存器的輸出端OUT，也即第二晶體管211的第二極，移位寄存器的輸出端OUT輸出低電平信號。若第二時鐘信號線CK輸出高電平信號，第一時鐘信號線CKB輸出低電平信號，則第七晶體管262導(dǎo)通，第五電平信號線35上的第五低電平信號輸入到移位寄存器的輸出端OUT，移位寄存器的輸出端OUT輸出低電平信號。由于第三電容273的耦合作用，第三控制節(jié)點N3 node為高電位，第八晶體管272導(dǎo)通，第六電平信號線36輸出的第六低電平信號輸入至第一控制節(jié)點P node，第一控制節(jié)點P node為低電位。由于第一電容241的耦合作用，則第二控制節(jié)點N node為低電位，第五晶體管251和第六晶體管261截止。在此階段，第一控制節(jié)點P node的電位基本保持低電位不變，移位寄存器的輸出端OUT輸出低電平信號。此階段可稱為保持階段。

從上述工作過程可以看到，由于第八晶體管272、第九晶體管274的和第三電容273的存在，產(chǎn)生了第三控制節(jié)點N3 node。在t23階段和t23之后的階段，第三控制節(jié)點N3 node的電位和第二控制節(jié)點N node的電位在時間上互補，即當(dāng)?shù)谌刂乒?jié)點N3 node為高電位時，第二控制節(jié)點N node為低電位，第三控制節(jié)點N3 node為低電位時，第二控制節(jié)點N node為高電位。第三控制節(jié)點N3 node為高電位時，第八晶體管272導(dǎo)通，第一控制節(jié)點P node的電位被下拉為低電位；第二控制節(jié)點N node為高電位時，第五晶體管251導(dǎo)通，第一控制節(jié)點P node的電位被下拉為低電位。即在一個掃描周期中，對于本級移位寄存器，只有在t21階段和t22階段，第一控制節(jié)點P node為高電位，在其他時間段第一控制節(jié)點P node都被下拉為低電位。即使第一晶體管在高溫工作下特性漂移，漏電流增大，也不會造成第一控制節(jié)點電位較大變化，可解決高溫工作下第一晶體管漏電流增大造成第一控制節(jié)點P node電位變化，而造成與第一控制節(jié)點P node電連接的晶體管誤開啟，進(jìn)而影響整個移位寄存器的工作穩(wěn)定性問題。

圖4A是本發(fā)明實施例提供的另一種移位寄存器的具體電路結(jié)構(gòu)圖。參見圖4A，在圖1B中所示的移位寄存器電路的基礎(chǔ)上，本發(fā)明實施例提供的移位寄存器中的漏電流抑制單元27進(jìn)一步包括第十晶體管275、第十一晶體管276、第十二晶體管277和第四電容278；

第十晶體管275的柵極與第二時鐘信號線CK電連接，第一極與第八電平信號線38電連接，第二極與第一晶體管22的第一極電連接；

第十一晶體管276的柵極與第二控制節(jié)點N node電連接，第一極與第九電平信號線39電連接，第二極與第一晶體管22的第一極電連接；

第十二晶體管277的柵極與前N級移位寄存器的輸出端OUTN電連接，第一極與第一電平信號線31電連接，第二極與第一晶體管22的第一極電連接；

第四電容278的第一極與前N級移位寄存器的輸出端電連接，第二極與第一晶體管22的第一極電連接。

在圖4A所示的移位寄存器中，一般第一時鐘信號線CKB和第二時鐘信號線CK交替輸出高電平信號，在掃描信號輸出階段之后，在第一時鐘信號線CKB輸出高電平信號時，由于第一電容241的耦合作用，第二控制節(jié)點N node為高電位，第五晶體管251和第十一晶體管276導(dǎo)通，第四電平信號線34上的第四低電平信號通過導(dǎo)通的第五晶體管251輸入至第一控制節(jié)點P node，也即第一晶體管22的第二極，拉低第一晶體管22第二極的電位，第九電平信號線39上的第九低電平信號通過導(dǎo)通的第十一晶體管276輸入至K節(jié)點，也即第一晶體管22的第一極，拉低第一晶體管22第一極的電位。由于第十晶體管275的柵極與第二時鐘信號線CK電連接，在第二時鐘信號信號線CK輸出高電平信號時，第十晶體管275導(dǎo)通。第八電平信號線38上第八低電平信號通過導(dǎo)通的第十晶體管275輸入至K節(jié)點，也即第一晶體管22的第一極，可以拉低第一晶體管22第一極的電位。也即在掃描信號輸出階段之后的時間段，第一晶體管22的電極電位被一直拉低，可降低第一晶體管22在高溫下的漏電流，防止第一晶體管22的漏電流影響與其電極電連接的器件的工作，例如防止第一晶體管22的漏電流造成第一控制節(jié)點P node的電位變化，導(dǎo)致第二晶體管212在非掃描信號輸出階段輸出掃描信號，提高移位寄存器的工作穩(wěn)定性。

進(jìn)一步的，圖4B是本發(fā)明實施例提供的另一種移位寄存器的具體電路結(jié)構(gòu)圖。參見圖4B，在圖4A中所示的移位寄存器電路的基礎(chǔ)上，漏電流抑制單元27還包括第十三晶體管279和第五電容280；

第十三晶體管279的柵極與前N級移位寄存器OUTN的輸出端電連接，第十三晶體管279的第一極與第十電平信號線40電連接，第十三晶體管279的第二極與第十晶體管275的柵極電連接；

第五電容280的第一極與第二時鐘信號線CK電連接，第五電容280的第二極與第十晶體管275的柵極電連接。

需要說明的是，在圖4B中的移位寄存器中，第十三晶體管的柵極是與前N級移位寄存器的輸出端OUTN電連接。在發(fā)明實施例的其他實施方式中，第十三晶體管的柵極還可以與前N級移位寄存器的第一控制節(jié)點電連接。

圖4C是圖4B中移位寄存器電路的一種驅(qū)動時序圖，SOUT1表示前N級移位寄存器的輸出端OUTN輸出的信號，SOUT2表示后M級移位寄存器的輸出端OUTN輸出的信號，STX2表示第一時鐘信號線CKB上輸出的時鐘信號，STX1表示第二時鐘信號線上輸出的時鐘信號，SP表示第一控制節(jié)點P node的電平信號，SN表示第二控制節(jié)點N node的電平信號，SN4表示第四控制節(jié)點N4 node的電平信號，SOUT表示移位寄存器輸出端輸出OUT輸出的信號，SPP表示前N級移位寄存器的第一控制節(jié)點的電平信號，SK表示K節(jié)點的電平信號。下面以圖4B和圖4C為例，對移位寄存器的工作過程進(jìn)行說明。其中，圖4B中的移位寄存器中的各個晶體管均為N型晶體管，第一時鐘信號線CKB和第二時鐘信號線CK均輸出正極性脈沖信號，第一電平信號線輸出高電平信號，第二電平信號線、第三電平信號線、第四電平信號線、第五電平信號線、第八電平信號線、第九電平信號線和第十電平信號線均輸出低電平信號。且其中輸出低電平信號的一個或多個的電平信號線可以相互復(fù)用。移位寄存器的在一個掃描周期內(nèi)的工作過程可包括以下四個階段。

在t31階段，其中前N級移位寄存器的輸出端OUTN輸出高電平信號，第一晶體管22、第十二晶體管277和第十三晶體管279導(dǎo)通，第一電平信號線31上的第一高電平信號通過導(dǎo)通的第十二晶體管277輸入至K節(jié)點，K節(jié)點為高電位。而第一高電平信號逐步提高第一控制節(jié)點P node的電位，第二晶體管211和第四晶體管242導(dǎo)通，第三電平信號線33上的第三低電平信號通過導(dǎo)通的第四晶體管242輸入至第二控制節(jié)點N node，第二控制節(jié)點N node為低電位，則第五晶體管251、第六晶體管261和第十一晶體管276都處于截止?fàn)顟B(tài)。第十電平信號線40上的第十低電平信號通過導(dǎo)通的第十三晶體管279輸入至第四控制節(jié)點N4 node，即第十晶體管275的柵極，第十晶體管275截止。由于后M級移位寄存器的輸出端OUTM無脈沖信號輸出，第三晶體管231處于截止?fàn)顟B(tài)。而第二時鐘信號線CK輸出高電平信號，第七晶體管262導(dǎo)通。因此，第五電平信號線30上的第五低電平信號輸入至移位寄存器的輸出端OUT，移位寄存器的輸出OUT輸出低電平信號。該階段可稱為預(yù)充電階段。

在t32階段，前N級移位寄存器的輸出端OUTN輸出低電平信號，第一晶體管22、第十二晶體管277和第十三晶體管279截止。第二時鐘信號線CK輸出低電平，由于第五電容280的耦合作用，第四控制節(jié)點N4 node為低電位，第十晶體管275截止。此時第一時鐘信號線CKB輸出高電平信號，由于第二電容212的自舉作用，第一控制節(jié)點P node電位繼續(xù)升高。第一控制節(jié)點P node電位的抬升，可以確保第二晶體管211的柵源電壓大于其閾值電壓，提高對第二晶體管211的驅(qū)動能力。第一時鐘信號線CKB輸出高電平信號，由于第二晶體管211繼續(xù)導(dǎo)通，該高電平信號從移位寄存器的輸出端OUT作為掃描信號輸出。第二控制節(jié)點N node與t31階段一致，為低電位，第三晶體管231、第四晶體管242、第五晶體管251、第六晶體管261、和第十一晶體管276的狀態(tài)也與t11階段相同。由于第四電容278的耦合作用，K節(jié)點為低電位。而第二時鐘信號線CK輸出低電平信號，第七晶體管262截止。該階段可以稱為掃描信號輸出階段。

在t33階段，其中后M級移位寄存器的輸出端OUTN輸出高電平信號，第三晶體管231導(dǎo)通，第二電平信號線32上的第二低電平信號通過第三晶體管231輸入至第一控制節(jié)點P node，拉低第一控制節(jié)點P node的電位，從而第二晶體管211和第四晶體管242截止。由于第一電容241的耦合作用，第二控制節(jié)點N node為低電位，第五晶體管251、第六晶體管261和第十一晶體管276處于截止?fàn)顟B(tài)。第二時鐘信號線CK輸出高電平信號，由于第五電容280的耦合作用，第三控制節(jié)點N3 node為高電位，第十晶體管275導(dǎo)通，第八電平信號線38上的第八低電平信號輸入至K節(jié)點，K節(jié)點為低電位。該第三階段也可以稱為復(fù)位階段。

在t33之后的階段，第一時鐘信號線CKB和第二時鐘信號線CK交替輸出高電平信號，若第一時鐘信號線CKB輸出高電平信號，由于第一電容241的耦合作用，則第二控制節(jié)點N node為高電位，第五晶體管251、第六晶體管261和第十一晶體管276導(dǎo)通。此時從第四電平信號線34輸出的第四低電平信號通過導(dǎo)通的第五晶體管251輸入到第一控制節(jié)點P node，第一控制節(jié)點P node為低電平，也即第二晶體管211的柵極為低電平，第二晶體管211截止。而第五電平信號線35上的第五低電平信號通過導(dǎo)通的第六晶體管261輸入至移位寄存器的輸出端OUT，也即第二晶體管211的第二極。第九電平信號線39上的第九低電平信號通過導(dǎo)通的第十一晶體管276輸入到K節(jié)點，K節(jié)點為低電位。第四控制節(jié)點N4 node為低電位。若第二時鐘信號線CK輸出高電平信號，第一時鐘信號線CKB輸出低電平信號，則第七晶體管262導(dǎo)通，第五電平信號線35輸入的第五低電平信號輸入到移位寄存器的輸出端OUT。由于第五電容280的耦合作用，第四控制節(jié)點N4 node為高電位，第十晶體管275導(dǎo)通，第八電平信號線38上的第八低電平信號輸入至K節(jié)點。由于第一電容241的耦合作用，第二控制節(jié)點N node為低電位，第五晶體管251、第六晶體管261和第十一晶體管276截止。在此階段，第一控制節(jié)點P node的電位基本保持低電位不變，移位寄存器的輸出端OUT輸出低電平信號。此階段可稱為保持階段。

從上述工作過程可以看到，由于第十晶體管275、第十一晶體管276、第十二晶體管277、第十三晶體管279、第四電容278和第五電容280的存在，產(chǎn)生了K節(jié)點和第四控制節(jié)點N4 node。在t23階段和t23之后的階段，第二控制節(jié)點N node的電位和第四控制節(jié)點N4 node的電位在時間上互補，即當(dāng)?shù)诙刂乒?jié)點N node為高電位時，第四控制節(jié)點N4 node為低電位，第二控制節(jié)點N node為低電位時，第四控制節(jié)點N4 node為高電位。第四控制節(jié)點N4 node為高電位時，第十晶體管275導(dǎo)通，K節(jié)點即第一晶體管22的第一極，被下拉為低電位；第二控制節(jié)點N node為高電位時，第五晶體管251和第十一晶體管276導(dǎo)通，第一控制節(jié)點P node的電位和K節(jié)點的電位都被下拉為低電位，也即第一晶體管22的第二極和第一極被下拉為低電位。即在一個掃描周期中，對于本級移位寄存器，只有在t31階段和t32階段，K節(jié)點和第一控制節(jié)點P node為高電位，在其他時間段第一控制節(jié)點和K節(jié)點都被下拉為低電位，也即第一晶體管22的第二極和第一極被下拉為低電位。從而降低第一極晶體管22的漏極和源極之間的電壓Vds，減小第一晶體管22上的漏電流，同時第一晶體管22的的三個電極均處于或接近于低電平電位，因此第一晶體管22在高溫工作時的特性漂移也會減小，從而解決高溫工作下第一晶體管22漏電流增大，影響整個移位寄存器的工作穩(wěn)定性問題。同時第十三晶體管279利用前N級移位寄存器的輸出端輸出的信號，在預(yù)充電階段和掃描信號輸出階段，控制第十晶體管275截止，可以保證在本級移位寄存器對K節(jié)點進(jìn)行高電位寫入的時間段，即在預(yù)充電階段和掃描信號輸出階段，不對K節(jié)點進(jìn)行低電位寫入操作，保證移位寄存器電路正常驅(qū)動。

需要說明的是，本發(fā)明實施中，圖3A中的移位寄存器的電路結(jié)構(gòu)相對于圖3B移位寄存器的電路結(jié)構(gòu)，以及圖4A中的移位寄存器的電路結(jié)構(gòu)相對于圖4B移位寄存器的電路結(jié)構(gòu)，在降低移位寄存器中晶體管的漏電流和抑制晶體管在高溫工作時的特性漂移，從而解決長時間工作下第一晶體管22漏電流顯著增大影響電路穩(wěn)定問題的同時，使用的電路器件有所減少，節(jié)省材料，電路所占空間降低。

在說明上述移位寄存器的工作過程中，是以移位寄存器中的晶體管為N型晶體管為示例進(jìn)行說明。本發(fā)明實施提供的移位寄存器中的晶體管還可以為P型晶體管，相應(yīng)地，第一時鐘信號線CKB和第二時鐘信號線CK可輸出負(fù)極性脈沖信號，第一電平信號線輸出低電平信號，第二電平信號線、第三電平信號線、第四電平信號線、第五電平信號線、第六電平信號線、第七電平信號線、第八電平信號線、第九電平信號線和第十電平信號線輸出高電平信號。

圖5A是本發(fā)明實施例提供的另一種移位寄存器的電路圖。參見圖5A，本發(fā)明實施例的移位寄存器在圖1A移位寄存器電路結(jié)構(gòu)的基礎(chǔ)上，還包括：

重置單元29，其控制端與重置信號線RES電連接，輸入端與第十一電平信號線41電連接，第一輸出端與第一控制節(jié)點P node電連接，第二輸出端與移位寄存器的輸出端OUT電連接。重置單元29用于接收重置信號線RES上的重置信號，控制掃描信號輸出單元21關(guān)閉，并控制移位寄存器的輸出端OUT輸出第十一電平信號線41提供的電平信號，實現(xiàn)移位寄存器的重置。

進(jìn)一步的，圖5B是本發(fā)明實施例提供的又一種移位寄存器的電路圖。在圖5A中電路結(jié)構(gòu)的基礎(chǔ)上，該移位寄存器中的重置單元29包括第十四晶體管291和第十五晶體管292，第十四晶體管291的柵極與重置信號線RES電連接，第十四晶體管291的第一極與第十一電平信號線41電連接，第十四晶體管291的第二極與第一控制節(jié)點P node電連接，第十五晶體管292的柵極與重置信號線RES電連接，第十五晶體管292的第一極與第十一電平信號線41電連接，第十五晶體管292的第二極與移位寄存器的輸出端OUT電連接。

通過設(shè)置上述重置單元29，其中的重置信號線RES直接連接到第十四晶體管291的柵極和第十五晶體管292的柵極，可以直接控制第十四晶體管291的和第十五晶體管292導(dǎo)通，以使第十一電平信號線41提供的電平信號分別施加到第一控制節(jié)點P node和移位寄存器的輸出端OUT，控制掃描信號輸出單元21關(guān)閉，以及移位寄存器的輸出端OUT輸出第十一電平信號線41提供的電平信號，從而可以實現(xiàn)將移位寄存器重置。

在本發(fā)明實施例中，移位寄存器的工作時間段可包括預(yù)充電階段、掃描信號輸出階段、復(fù)位階段和保持階段。本發(fā)明實施例提供的移位寄存器中的漏電流抑制單元，用于抑制第一晶體管在復(fù)位階段和保持階段的漏電流。

本發(fā)明實施例還提供了一種柵極驅(qū)動電路，圖6是本發(fā)明實施例中柵極驅(qū)動電路的示意圖。參見圖6，該柵極驅(qū)動電路包括級聯(lián)的多個移位寄存器61，且該移位寄存器61可以是上述任一實施例所提供的移位寄存器。

本發(fā)明實施例還提供了一種針對圖1A、圖1B、圖1C、圖2A、圖3A、圖3B、圖4A、圖4B、圖5A或圖5B所示的移位寄存器的驅(qū)動方法，圖7為本發(fā)明實施例提供的一種移位寄存器的驅(qū)動方法的流程示意圖，參見圖7，本發(fā)明實施例提供的移位寄存器的驅(qū)動方法包括如下步驟：

步驟710、預(yù)充電階段，第一晶體管22控制第一控制節(jié)點P node的電位以驅(qū)動掃描信號輸出單元21導(dǎo)通；

步驟720、掃描信號輸出階段，掃描信號輸出單元21導(dǎo)通，以將從掃描信號輸入線30輸入的掃描信號從移位寄存器的輸出端OUT輸出；

步驟730、復(fù)位階段，復(fù)位單元23控制第一控制節(jié)點P node的電位以關(guān)閉掃描信號輸出單元21；

步驟740、保持階段，第一保持單元25將從第四電平信號線34輸入的電平信號傳輸?shù)降谝豢刂乒?jié)點，以及第二保持單元26將從第五電平信號線35輸入的電平信號傳輸?shù)揭莆患拇嫫鞯妮敵龆薕UT，掃描信號輸出單元21保持關(guān)閉狀態(tài)；

其中，在掃描信號輸出階段之后的工作時間段，漏電流抑制單元27抑制第一晶體管22的漏電流。在本實施例中，由于漏電流抑制單元27抑制第一晶體管22的漏電流，可以在掃描信號輸出階段之后的工作時間段降低第一晶體管的漏電流和抑制第一晶體管在高溫工作時的特性漂移。防止第一晶體管的漏電流過大而將與第一晶體管的電極電連接相關(guān)節(jié)點，例如將第一控制節(jié)點P node的電位拉高，進(jìn)而影響與第一控制節(jié)點P node電連接的器件的工作，防止器件輸出異常而造成電路無法工作。

注意，上述僅為本發(fā)明的較佳實施例及所運用技術(shù)原理。本領(lǐng)域技術(shù)人員會理解，本發(fā)明不限于這里所述的特定實施例，對本領(lǐng)域技術(shù)人員來說能夠進(jìn)行各種明顯的變化、重新調(diào)整和替代而不會脫離本發(fā)明的保護(hù)范圍。因此，雖然通過以上實施例對本發(fā)明進(jìn)行了較為詳細(xì)的說明，但是本發(fā)明不僅僅限于以上實施例，在不脫離本發(fā)明構(gòu)思的情況下，還可以包括更多其他等效實施例，而本發(fā)明的范圍由所附的權(quán)利要求范圍決定。