專利名稱：顯示驅(qū)動裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及向顯示部輸出驅(qū)動信號的顯示驅(qū)動裝置，特別是涉及 驅(qū)動等離子體顯示而板的顯示驅(qū)動裝置。
背景技術(shù)：
近年來，電視接收機等的顯示裝置有大型化、薄型化的傾向，也廣泛應用等離子體顯示面板(下面稱為PDP)。作為驅(qū)動該PDP的驅(qū) 動裝置，提出了在輸出級使用著MOS晶體管的裝置的方案(例如參照 專利文獻1 )。圖3是表示PDP驅(qū)動裝置的簡耍結(jié)構(gòu)的例子。圖3所示的PDP驅(qū)動裝置，驅(qū)動兩個電極的PDP，具有多個掃描 驅(qū)動器(Scan Driver) SDl SDn (n為正整數(shù))、和數(shù)據(jù)(地址)驅(qū)動 器DDl DDm (m為正整數(shù))。掃描驅(qū)動器SDl SDri分別驅(qū)動多根 掃描(維持)電極(走查電極)，數(shù)據(jù)驅(qū)動器DDl DDm分別驅(qū)動對 應于R (紅)、G (綠)、B (藍)各種顏色的多根數(shù)據(jù)電極。掃描電極 和數(shù)據(jù)電極按照相互垂直的方式配置成格狀，雖然在圖中沒有表示， 但在它們的交點配置有放電單元。在上述結(jié)構(gòu)的PDP驅(qū)動裝置中，通過掃描驅(qū)動器SDl SDn和數(shù) 據(jù)驅(qū)動器DDl DDm，將來自數(shù)據(jù)電極的數(shù)據(jù)寫入放電單元，按每個 掃描電極進行掃描，將放電維持脈沖輸出到掃描電極，維持規(guī)定吋間 的放電，由此，進行圖像的顯示。圖4是表示在上述的掃描驅(qū)動器SDl SDn中，驅(qū)動一根掃描線 的輸出級的現(xiàn)有顯示驅(qū)動裝置的電路結(jié)構(gòu)的圖。該顯示驅(qū)動裝置具有 兩個N溝道型的IGBT (Insulated Gate Bipolar Transistor:絕緣柵雙極 晶體管)QlOl、 Q102的串聯(lián)電路，作為高端輸出元件的IGBT Q101 被電平移位電路101驅(qū)動，作為低端輸出元件的IGBT Q102被由變換 器(inverter) IC101和串聯(lián)連接著的兩個N溝道型的MOS晶體管 NTIOI、 NT102的"圖騰柱"電路(totem-pole circuit)構(gòu)成的緩沖電
路驅(qū)動。此外兩個IGBTQ101、 Q102的連接點連接在輸出端子To上。在上述IGBT QlOl、 Q102上分別并聯(lián)連接有高端二極管D101、 和低端二極管D102。此外，在IGBT Q101的柵極上連接有電阻RIOI 和齊納穩(wěn)壓二極管ZDIOI，在IGBTQ102的柵極上連接有齊納穩(wěn)壓二 極管ZD102。在圖4所示的電路中，由電平移位電路101將0V 5V的低電壓 VDL的信號變換成0V 100V的高電壓VDH的信號，對IGBT Q101 進行控制，由MOS晶體管NTIOI、 NT102的"圖騰柱"電路構(gòu)成的緩 沖電路對IGBT Q102進行控制。用MOS晶體管NT101、NT102的"圖騰柱"電路構(gòu)成對IGBTQ102 進行控制的緩沖電路，這是為了使尋址放電(7KI^7放電)吋的輸 出波形的下降邊變緩，并且在動作吋IGBTQ102的輸出變高吋，通過 寄生電容C101的作用使IGBT Q102的柵極電壓比電源的低電壓VDL 高，提高IGBTQ102的驅(qū)動能力，抑制IGBTQ102的輸出電壓變高。 此吋，IGBTQ102的柵極電壓被齊納穩(wěn)壓二極管ZD102固定在約7V。從上述的電路向上述的PDP的掃描電極和放電單元輸出100V的 高屯壓的驅(qū)動信號，在尋址放電吋，使IGBTQ102導通(ON)，需耍 使輸出端子化的電位降到OV。因此，使輸入端子Ti的信號變成L(低) 電平，使緩沖電路的輸出變成H (高)電平，使IGBTQ102導通。這 樣輸出與作為基準電壓的接地電位GND相同的OV給輸出端子。此時， 在IGBTQ102的柵極上施加比低電VDL低約3V的電壓。下面對其原 因進行說明。圖5是表示緩沖電路的MOS晶體管NTIOI的簡單構(gòu)造的斷面圖。 該MOS晶體管NTIOI包括在基板10上形成的p井(wdl) 11、在 其表面注入n+型雜質(zhì)后形成的漏極12和源極13、在p井11上形成的 柵極氧化膜14和在其表面上形成的柵極15。在這樣的MOS晶體管NT101中，如果在柵極15上施加5V，則 形成溝道，成為導通狀態(tài)。在此結(jié)構(gòu)中，MOS晶體管NTIOI具有作為 源極跟隨電路的功能，從其源極13輸出大致(施加在柵極上的電壓一 MOS晶體管NTIOI的閾值電壓)的電壓。此時，p井ll為OV，利用 背柵極效應(基板效應)閾值電壓增加，如果由低電壓VDL在漏極12 上施加5V，則源極13的電位就變?yōu)榧s3V。由于該源極13與IGBT Q102 的柵極連接，所以在IGBT Q102的柵極上提供比低電壓VDL低約3V 的電壓。圖6是表示尋址放電時的電壓和電流波形的一部分的時序圖，在 此，表示MOS晶體管NT102的柵極電壓、IGBTQIOI、 Q102的柵極 電壓、輸出電壓Vo (輸出端子To的電位)、以及在IGBTQ102的集電 極中流動的電流Ic的波形。如在時刻tl使輸入電壓為L電平，則IGBTQIOI的柵極電壓從高 『yj玉VDH向接地電位GND下降，緩沖電路的MOS晶體管NT102的 柵極電壓也下降到接地電位GND， IGBTQ102的柵極電壓上升到比低 lyj:liVDL低約3V的電壓，成為導迎狀態(tài)。 一旦IGBTQ102導通，則 輸出電壓Vo與用低itl壓VDL導通的情況相比，變成緩慢下降的波形， 在吋刻t2變?yōu)?V。此吋，連接在輸出端子To上的PDP放電單元中所 蓄積的電荷進行流動，所形成的電流Ip不急劇流動，對應于到吋刻t2 為止的期間，流向連接在IGBTQ102的發(fā)射極上的接地端子。于是， 輸出屯壓Vo為OV，在時刻t3，通過施加在PDP的數(shù)據(jù)電極上的高電 壓，有效電壓變得足夠高，開始等離子體放電，放l:Ll電流Ih流動。該 放l乜電流lh在吋刻14終止流動。此吋，由于在尋址放電時放電電流Ih急劇流向IGBTQ102的集電 極，所以通過作為IGBT Q102的寄生電容C101的漏柵極電容，柵極 ili壓上升，輸出電壓Vo被提高。由此，IGBTQ102的柵極上升到與低 電壓VDL相同程度的大約5V，瞬間流過大量的電流，能夠得到穩(wěn)定 的顯示。這樣，不抑制放電電流，通過使尋址放電時輸出波形的下降邊變 得平緩，能夠防止干擾。此外，由于電流供給能力被抑制，所以能夠 防止因輸出短路時的過流造成的元件破壞。專利文獻日本特開2005 - 176298號公報(段落號
、
、圖1 3、 9)。但是，在上述結(jié)構(gòu)的現(xiàn)有顯示驅(qū)動裝置中，例如在出廠試驗或驗 收試驗等中，在ESD (Electro-Static Discharge:靜電放電)為相對接 地電位以正電荷施加在了輸出端子上的情況下， 一般，通過高端二極
管，流向高電壓的電源線，而在反復進行ESD施加的情況下，電荷逐 漸積存在低端一側(cè)的IGBT柵極，EDS施加時低端一側(cè)的IGBT導通。 因此如圖4的帶箭頭的虛線所示，ESD的電荷集中在低端一側(cè)的IGBT 流動，存在有元件容易損壞的問題
發(fā)明內(nèi)容
鑒于此問題，本發(fā)明的目的是提供一種顯示驅(qū)動裝置，該顯示驅(qū) 動裝賞即使ESD相對接地電位以正電荷反復施加在輸出端子上，電荷 也不會積存在低端輸出晶體管的柵極上，可以防止元件的損壞。為了解決上述課題，本發(fā)明提供一種顯示驅(qū)動裝置，其向顯示部 輸出驅(qū)動信號，其特征在于，包括連接在高壓i[i源端子和輸出端 子之間的高端輸出品體管(high side output transistor);和連接在上述 輸出端子和基準電源端子之何的低端輸出晶體管，在上述低端輸出 晶體管的柵極上連接有構(gòu)成緩沖電路的兩個MOS晶體管的串聯(lián)電 路的連接點和使蓄積在上述柵極的電荷放電的放電元件。采用這樣的顯示驅(qū)動裝置，由于低端輸出晶體管的柵極的電荷被 用放電元件放出，所以ESD即使相對于接地電位以正電荷反復施加在 輸出端子上，i乜荷也不會積存在低端輸出晶體管的柵極上，能夠防止 元件損壞。
本發(fā)明的顯示驅(qū)動裝置由于低端輸出晶體管的柵極的電荷被用放 電元件放出，所以ESD即使反復相對于接地電位以正電荷施加在輸出 端子上，電荷也不會積存在低端輸出晶體管的柵極上，具有能夠防止 元件損壞的優(yōu)點。
圖1是表示本發(fā)明的第一實施方式的顯示驅(qū)動裝置的電路構(gòu)成的圖。圖2是表示本發(fā)明的第二實施方式的顯示驅(qū)動裝置的電路構(gòu)成的圖。圖3是表示PDP驅(qū)動裝置的簡要構(gòu)成例子的圖。 圖4是表示現(xiàn)有顯示驅(qū)動裝置的電路構(gòu)成的圖。 圖5是表示緩沖電路的MOS晶體管的簡要結(jié)構(gòu)的截面圖。 圖6是表示尋址放電時的電壓和電流波形的一部分的時序圖。 標號說明1:電平移位電路 Cl、 Cp:寄生電容 Dl:高端二極管 D2:低端二極管IC1、 IC2、 IC3:變換器 NT1、 NT2、 NT3: MOS晶體管 Ql、 Q2: IGBT Rl、 R2、 R3: l乜阻Ti:輸入端子 '[b:輸出端子ZD1、 ZD2:齊納穩(wěn)壓二極管具體實施方式
下面參照圖對本發(fā)明的實施方式進行說明。圖1是表示本發(fā)明的第一實施方式的顯示驅(qū)動裝置的電路構(gòu)成的圖。該顯示驅(qū)動裝置將驅(qū)動信號輸出到圖3所示的顯示部的PDP，具 有連接在提供高電壓VDH的高壓電源端子和輸出端子Tb之間的作為 高端輸出晶體管的IGBTQ1和連接在輸出端子To和接地電位GND的 基準電源端子之間的作為低端輸出晶體管的IGBTQ2，在IGBTQ1、 Q2 上分別并聯(lián)連接有高端二極管Dl 、和低端二極管D2。電阻R1的一端連接在IGBTQ1、 Q2的連接點上，齊納穩(wěn)壓二極 管ZD1的正極連接在IGBTQ1、 Q2的連接點上，電阻Rl的另一端和 齊納穩(wěn)壓二極管ZD1的負極連接在上述IGBTQ1的柵極上。與變換器 IC1 一起構(gòu)成緩沖電路的兩個N溝道型MOS晶體管NT1、NT2的串聯(lián) 電路的連接點、以及正極連接在上述基準電源端子上的齊納穩(wěn)壓二極 管ZD2的負極，連接在IGBTQ2的柵極上，此外，作為使蓄積在其柵 極上的電荷放電的放電元件，電阻R2的一端連接在上述基準電源端子 上，另一端連接在IGBTQ2的柵極上。
在圖1所示的電路中，由電平移位電路1將0V 5V的低電壓VDL 的信號變換成0V 100V的高電壓VDH信號，控制IGBTQ1，由MOS 晶體管NT1、 NT2的"圖騰柱"電路所構(gòu)成的緩沖電路對IGBTQ2進行控制。為了保護柵極，在IGBTQ1的柵極上連接有齊納穩(wěn)壓二極管ZD1， 將IGBTQ1的柵極電壓保持在一定的電壓。此外為了保護柵極，在 IGBTQ2的柵極上也連接有齊納穩(wěn)壓二極管ZD2，將IGBTQ2的柵極 電壓保持在一定的電壓(約7V)。此外在IGBTQ2的柵極上還連接有 一端于接地屯位GND的電阻R2的另一端。因此，所述的ESD即使相 對接地電位GND以正電荷反復施加在輸出端子To上，IGBTQ2的柵 極的電荷被i乜阻R2杣出。也就是，使電荷不在IGBTQ2的柵極上蓄積， 在ESD施加吋使IGBTQ2成為斷開(OFF)狀態(tài)，由此，ESD的電流 不會流過IGBTQ2，如圖1的帶箭頭的實線所示， 一般能夠流向高端二 極管D1。因此，能夠防止低端元件的損壞，能夠提高輸出電路的ESD 的容顯。圖2是表示本發(fā)明的第二實施方式的顯示驅(qū)動裝置的電路構(gòu)成的 圖，與圖1相同的符號表示相同的構(gòu)成耍素。在第二實施方式中，MOS 晶體管NT1、 NT2串聯(lián)電路的連接點以及正極連接在基準電源端子上 的齊納穩(wěn)壓二極管ZD2的負極，連接在IGBTQ2的柵極上，作為使蓄 積在其柵極上的電荷放電的放電元件，源極連接在基準電源端子上的N 溝道型的MOS晶體管NT3的漏極，連接在IGBTQ2的柵極上。此外， 在MOS晶體管NT3的柵極和控制該柵極的控制元件之間，連接有電 阻R3?？刂圃诖擞勺儞Q器IC2、 IC3構(gòu)成。其他結(jié)構(gòu)與圖l相同。在圖2所示的電路中，也是由電平移位電路1將0V 5V的低電 壓VDL信號變換成0V 100V的高電壓VDH信號，控制IGBTQ1 ， 由MOS晶體管NT1、NT2的"圖騰柱"電路所構(gòu)成的緩沖電路對IGBT Q2進行控制。而且為了保護柵極，在IGBTQ2的柵極上連接有齊納穩(wěn) 壓二極管ZD2，將IGBTQ2的柵極電壓保持在約7V。此外，在IGBTQ2的柵極上還連接有N溝道型的MOS晶體管N丁3 的漏極，該N溝道型的MOS晶體管NT3的源極連接在基準電源端子 上。因此，ESD即使相對于接地電位GND以正電荷反復施加在輸出端子To上，IGBTQ2的柵極的電荷也能被MOS晶體管NT3抽出。此時， 如果在ESD的施加時，IGBTQ2的柵極電壓升高，則使MOS晶體管 NT3的大小(也就是柵極電容)比構(gòu)成緩沖電路的標準大小的MOS晶 體管NT1、 NT2小，使得通過寄生電容Cp的作用，導通MOS晶體管 NT3。此外在MOS晶體管NT3的極極和控制其柵極電壓的控制元件的 輸出一側(cè)之間，插入有電阻R3。該電阻R3是用于使MOS晶體管NT3 的柵極電容的電荷不瞬間放電的限制電阻。然后通過MOS晶體管NT3 導通，在ESD的施加時使IGBTQ2成為斷開的狀態(tài)，如圖2帶箭頭的 實線所示，平吋能夠使ESD的電荷流向高端二極管D1。因此能夠防止 低端一側(cè)的元件被損壞，能夠提高輸出電路的ESD的容量。此外，寄生電容Cp是由MOS晶體管NT3的漏極柵極之間的電容 等構(gòu)成的，為了使上述的動作可靠，也可以在MOS晶體管NT3的漏 極柵極之間設置標準的電容(電容器)。
權(quán)利要求
1. 一種顯示驅(qū)動裝置，其向顯示部輸出驅(qū)動信號，其特征在于， 包括連接在高壓電源端子和輸出端子之間的高端輸出晶體管；和連接在 所述輸出端子和基準電源端子之間的低端輸出晶體管，在所述低端輸出晶體管的柵極上連接有構(gòu)成緩沖電路的兩個MO S 品體管的串聯(lián)電路的連接點和使蓄積在所述柵極的電荷放電的放電元 件。
2. 報據(jù)權(quán)利要求1所述的顯示驅(qū)動裝置，其特征在于， 作為所述放電元件使用的電阻的一端與所述基準電源端子連接，該lti阻的另一端與所述低端輸出晶體管的柵極連接。
3. 根據(jù)權(quán)利耍求1所述的顯示驅(qū)動裝置，其特征在于， 作為所述放電元件使用的N溝道型的MOS晶體管的源極與所述基準屯源端子連接，該N溝道型的MOS晶體管的漏極與所述低端輸出晶 體管的柵極連接。
4. 根據(jù)權(quán)利耍求3所述的顯示驅(qū)動裝置，其特征在于，在所述N溝道型的MOS晶體管的柵極和漏極之間連接有電容器。
5. 根據(jù)權(quán)利要求3所述的顯示驅(qū)動裝置，其特征在于，在所述N溝道型的MOS晶體管的柵極和控制該柵極的控制元件之 間連接有電阻。
6. 根據(jù)權(quán)利要求l所述的顯示驅(qū)動裝置，其特征在于， 齊納穩(wěn)壓二極管的正極與所述基準電源端子連接，該齊納穩(wěn)壓二極管的負極與所述低端輸出晶體管的柵極連接。
7. 根據(jù)權(quán)利要求l所述的顯示驅(qū)動裝置，其特征在于，所述高端輸出晶體管和所述低端輸出晶體管為IGBT。
全文摘要
本發(fā)明涉及驅(qū)動等離子體顯示面板的顯示驅(qū)動裝置，在該顯示驅(qū)動裝置中，ESD(靜電放電)即使相對于接地電位以正電荷反復施加在輸出端子上，電荷也不會積存在低端輸出晶體管的柵極上，能夠防止元件損壞。在具有連接在高電壓(VDH)的高壓電源端子和輸出端子(To)之間的IGBT(Q1)、和連接在輸出端子(To)和接地電位的基準電源端子之間的IGBT(Q2)的電路中，將構(gòu)成緩沖電路的兩個MOS晶體管(NT1、NT2)串聯(lián)電路的連接點、正極連接在基準電源端子上的齊納穩(wěn)壓二極管(ZD2)的負極、和一端連接在基準電源端子上的電阻(R2)的另一端連接在IGBT(Q2)的柵極上。
文檔編號G09G3/291GK101145314SQ20071015408
公開日2008年3月19日 申請日期2007年9月14日 優(yōu)先權(quán)日2006年9月15日
發(fā)明者小林英登 申請人:富士電機電子設備技術(shù)株式會社