專利名稱:等離子體處理系統(tǒng)中優(yōu)化基片蝕刻的方法
技術領域：
本發(fā)明大體上涉及基片制造技術，更具體地，涉及在等離子體處理系統(tǒng)中優(yōu)化基片蝕刻的方法。
背景技術：
在例如半導體基片或玻璃面板等用于平板顯示器制造的基片處理中，經(jīng)常使用等離子體。例如，作為基片處理的一部分，將基片分成多個模片(die，小片)或矩形區(qū)域，每個模片或矩形區(qū)域都將成為集成電路。接著，通過一系列步驟處理基片，其中有選擇地去除(蝕刻工藝)并沉積(沉積工藝)材料，以在其上形成電元件。
在典型的等離子體處理中，在蝕刻前，用硬化感光乳劑薄膜(即，例如光刻膠掩模)涂覆基片。接著，選擇性地去除硬化感光乳劑的區(qū)域，以使下層的元件暴露。接著，將基片放在被稱為卡盤或基座的基片支撐結構上的等離子體處理室中，該基片支撐結構包括單極或雙極電極。接著，使適當?shù)奈g刻劑源(etchant source)流入室中，并且進行轟擊以形成等離子體來蝕刻基片的暴露區(qū)域。
現(xiàn)參照圖1，圖中示出了等離子體處理系統(tǒng)元件的簡化圖。通常，一組適當?shù)臍怏w從氣體分配系統(tǒng)122通過入口108流進室102。接著可將這些等離子體處理氣體相繼地電離，以形成等離子體110，以便處理(即，蝕刻或者沉積)基片114(例如，用邊緣環(huán)(edge ring)115定位在靜電卡盤上的半導體基片或者玻璃平板等)的暴露區(qū)域。此外，襯里(liner)117在等離子體和等離子體處理室之間提供阻熱層，也有助于在基片114上優(yōu)化等離子體110。
氣體分配系統(tǒng)122通常由包括等離子體處理氣體(例如，C4F8，C4F6，CHF3，CH2F3，CF4，HBr，CH3F，C2F4，N2，O2，Ar，Xe，He，H2，NH3，SF6，BCl3，Cl2，WF6等)的壓縮氣體汽缸124a-f組成。用于提供局部排氣通風的外殼128可以進一步保護汽缸124a-f。質量流控制器126a-f通常是在半導體工業(yè)中用以測量和調(diào)節(jié)等離子體處理系統(tǒng)的氣體質量流的獨立裝置(包括傳感器、控制閥、以及控制與信號處理電子器件)。噴射器109將作為浮質的等離子體處理氣體124注入室102。
感應線圈131通過電介質窗口104與等離子體分開，并且通常在等離子體處理氣體中感應出隨時間變化的電流，以產(chǎn)生等離子體110。該窗口既保護感應線圈免受等離子體110的影響，又可以使產(chǎn)生的RF場透入等離子體處理室。此外，匹配網(wǎng)絡132在導線130a-b處與感應線圈131連接，該網(wǎng)絡匹配可能還與RF發(fā)生器138連接。匹配網(wǎng)絡132試圖將通常運行于13.56MHz及50ohms的RF發(fā)生器138的阻抗與等離子體110的阻抗相匹配。
通常，一些類型的冷卻系統(tǒng)連接至卡盤，以實現(xiàn)等離子體被點火時的熱平衡。該冷卻系統(tǒng)本身通常由通過卡盤中的空腔抽吸冷卻劑的冷卻器、以及在卡盤和基片之間被抽吸的氦氣組成。除了除去生成的熱量之外，氦氣還可以使冷卻系統(tǒng)快速地控制散熱。即，連續(xù)增加的氦氣壓力隨后也增加了傳熱速率。大部分等離子體處理系統(tǒng)還由包括運行軟件程序的復雜計算機控制。在典型的運行環(huán)境中，通常為特定的等離子體處理系統(tǒng)和特殊的配方配置生產(chǎn)處理參數(shù)(例如，電壓、氣體混合量、壓力等)。
在稱為雙鑲嵌的普通基片制造方法中，介電層通過填充過孔的導電插塞(plug)電連接。通常，開口形成在介電層中，一般襯有TaN或者TiN阻擋層，然后用使兩組導電圖樣之間的電接觸的導電材料(例如，鋁(Al)、銅(Cu)等)填充。這樣，建立了基片上的兩個有源區(qū)(例如，源區(qū)/漏區(qū))之間的電接觸。通常通過化學機械拋光(CMP)去除介電層的表面上的多余的導電材料。接著，沉積一層氮化硅，以覆蓋銅。
通常存在三種制造雙鑲嵌基片的方法先過孔(Via-First)、先溝槽(Trench-First)和自對準(self-align)。在先過孔方法的一個實例中，首先用光刻膠涂覆基片，然后光刻圖樣化過孔。接著，各向異性蝕刻刻穿表面覆蓋(cap)材料，并且向下蝕刻穿過基片的低k層，并且停止于氮化硅阻擋層(barrier)上，剛好在下層金屬層的上面。接著，剝?nèi)ミ^孔光刻膠層，以及涂覆并光刻圖樣化溝槽光刻膠。通常，一些光刻膠留在過孔底部，或者過孔可以被有機ARC插塞覆蓋，以防止下部過孔在溝槽蝕刻處理中過蝕刻。接著，第二各向異性蝕刻刻穿表面覆蓋材料，并將低k材料向下蝕刻至期望的深度。這種蝕刻形成溝槽。然后，剝?nèi)ス饪棠z，并且利用非常軟的低能蝕刻使位于過孔底部的氮化硅阻擋層形成開口(open)，這種蝕刻不會使下層的銅濺射進過孔。如上所述，溝槽和過孔被導電材料(例如，鋁(Al)、銅(Cu)等)填充，并且通過化學機械拋光(CMP)進行拋光。盡管因為存在未對準的大窗口，先過孔方法已經(jīng)被廣泛用于小尺寸裝置，但是它也易遭光刻膠毀壞，以及在過孔上形成冠狀的柵欄(fence)。
可選的方法是先溝槽。在雙硬掩模方法的一個實例中，用光刻膠涂覆基片，并涂敷溝槽光刻圖樣。接著，各向異性干蝕刻刻穿表面硬掩模(通常還是SiN、TiN或TaN)，隨后除去光刻膠。將另一種光刻膠涂敷到溝槽硬掩模，接著通過光刻圖樣化過孔。然后，第二各向異性蝕刻刻穿覆蓋層(cap layer)，部分向下蝕刻到低k材料。該蝕刻形成了部分過孔。然后，利用硬掩模剝?nèi)ミ^孔上面的用于溝槽蝕刻的光刻膠。然后，溝槽蝕刻刻穿覆蓋層，并將低k材料部分向下蝕刻至期望的深度。這種蝕刻也清潔了過孔，同時停止在位于過孔底部的最終阻擋層上。接著使用特定蝕刻使底部阻擋層形成開口。然而，為了正確地蝕刻過孔，先溝槽方法也要求近乎于完美的溝槽-過孔的對準。
還有另一種稱作自對準的方法。這種方法合并了氧化蝕刻步驟，但要求具有插入的氮化物掩模和蝕刻步驟的兩個獨立的ILD(層間介電層interlevel dielectric)沉積。下部的(過孔)電介質隨著氮化物蝕刻停止而沉積于頂部和底部上。將頂部的氮化物遮蔽并蝕刻以形成過孔硬掩模。這就需要特殊的氮化物蝕刻處理。然后沉積頂部(襯里)的電介質。最終，溝槽掩模與在氮化物中已經(jīng)被蝕刻的過孔開口對準，并且通過一個蝕刻步驟，在氧化物層中蝕刻溝槽和過孔。然而，自對準方法經(jīng)常要求較高的氮化物-氧化物蝕刻選擇性，并且與先溝槽方法一樣，為了正確地蝕刻過孔要求近乎于完美的溝槽-過孔的對準。
為便于討論，圖2A示出光刻步驟之前的層堆疊的理想化的截面圖，該層堆疊表示示例性的半導體IC的各層。在以下討論中，這里討論各層之間的空間關系所使用的例如“上面”和“下面”等術語可能是，但不總是表示所涉及的各個層之間的直接接觸。應當注意的是，在所示層之上、之下、或之間也可存在其它層。此外，不是所有示出的層都必須存在，一些層或所有的層可用其它不同的層來代替。
在層堆疊的底部，示出了包括半導體(例如SiO2)的層208。在層208之上設置有阻擋層204，其通常包括氮化物或碳化物(例如，SiN，SiC等)。雙鑲嵌基片還包括一組包括M1 209a-b的金屬層，該金屬層通常包括鋁或銅。在阻擋層204之上設置包括低k材料(例如，SiOC等)的中間介電(IMD)層206。在IMD層206上可設置通常包括SiO2的覆蓋層203。在覆蓋層203之上可設置通常包括TiN、SiN、或TaN的溝槽掩模層202。
圖2B示出在進一步添加光刻膠層220和BARC層222之后，圖2A的層堆疊的有些理想化的截面圖。
圖2C示出在通過光刻已經(jīng)處理了光刻膠層220和BARC層222之后，圖2B的層堆疊的有些理想化的截面圖。在該實例中，通過一組溝槽214a-b產(chǎn)生光刻膠掩模圖樣。
圖2D示出在等離子體系統(tǒng)中已經(jīng)處理了溝槽掩模層201，將溝槽214a-b進一步延伸到覆蓋層203之后，圖2C的層堆疊的截面圖。
圖2E示出去除光刻膠層220和BARC層222后，圖2D的層堆疊的截面圖。
圖2F示出為了產(chǎn)生第二金屬層以及將其連接至第一金屬層209a-b的所用過孔而設置的第二光刻膠層216和BARC層218后，圖2E的層堆疊的截面圖。
圖2G示出使光刻膠層形成開口并執(zhí)行蝕刻以部分蝕刻到IMD層206中以便產(chǎn)生過孔后，圖2F的層堆疊的截面圖。
圖2H示出在剝?nèi)ス饪棠z層216和BARC層218并執(zhí)行額外的蝕刻處理以將溝槽延伸至期望深度并蝕穿終止在阻擋層204上的過孔后，圖2G的層堆疊的截面圖。
在圖2I中，使用例如CH2F2、CH3F等蝕穿阻擋層204。在圖2J中，執(zhí)行化學機械拋光處理以向下拋光層堆疊直至覆蓋層203，并且已經(jīng)沉積導電材料(例如，鋁(Al)、銅(Cu)等)以接觸已經(jīng)存在的M1金屬材料。
然而，使用目前的等離子體處理技術可能難以滿足基片上的高電路密度(其中亞微米過孔觸點和溝槽具有高縱橫比)逐步增加的要求。新型低k膜和復合膜堆疊的使用對于電介質蝕刻處理及設備提出了一系列新的挑戰(zhàn)。
例如，在這些和其它基片制造方法中，去除光刻膠和BARC(底部抗反光涂層)的處理經(jīng)常會損壞基片中的低k材料。通常，低k材料包括高密度的碳和氫，這樣有助于提高對于電流的機械強度并最小化導線(conductor lines)間的串擾(cross talk)。然而，傳統(tǒng)光刻膠剝離處理中使用的氧可能會與光刻膠中的碳發(fā)生反應而生成易揮發(fā)的CO2氣體，進而相當大程度地減少暴露區(qū)域中的碳濃度。因為降低碳的濃度可能相當大程度地增加相應的k值，那么光刻膠去除可能不利地增加了RC時間延遲。
此外，暴露于氧氣可能會加重過孔邊角侵蝕和柵欄(fencing)，也會引起溝槽和過孔尺寸的改變。隨著基片生產(chǎn)追求具有非常低的k值(＜2)并因此而具有非常高的碳密度的下一代電介質，這就可能變成更嚴重的問題。這些材料，除了在CMP(化學機械拋光)處理期間可能出現(xiàn)相當大程度的機械粘合之外，也可能在含有相當大氧氣量的處理(例如光刻膠剝離)過程中易受點蝕和嚴重的尺寸變化的影響。現(xiàn)參照圖3A，示出圖2中所示的層堆疊的截面圖，其中已經(jīng)出現(xiàn)了柵欄302?，F(xiàn)參照圖3B，圖2中所示的層堆疊的截面圖，其中已經(jīng)出現(xiàn)邊角侵蝕304。
由上所述，期望提出一種在等離子體處理系統(tǒng)中優(yōu)化基片蝕刻的改進方法。
發(fā)明內(nèi)容在一個實施例中，本發(fā)明涉及一種在等離子體處理系統(tǒng)中蝕刻基片的方法。該基片具有半導體層、置于半導體層上的第一阻擋層、置于第一阻擋層上的低k層、置于低k層上的第三硬掩模層；置于第三硬掩模層上的第二硬掩模層、以及置于第二硬掩模層上的第一硬掩模層。該方法包括使用第一蝕刻劑和第二蝕刻劑選擇性地蝕刻基片，其中第一蝕刻劑對于第一硬掩模層的第一硬掩模材料、第三硬掩模層的第三硬掩模材料、以及第一阻擋層的第一阻擋層材料具有低選擇性，而對于第二硬掩模層的第二硬掩模材料具有高選擇性，以及其中第二蝕刻劑對于第一硬掩模層的第一硬掩模材料、第三硬掩模層的第三硬掩模材料、以及第一阻擋層的第一阻擋層材料具有高選擇性，并且第一蝕刻劑對于第二硬掩模層的第二硬掩模材料具有低選擇性。
下面將結合附圖，通過本發(fā)明的具體實施方式
更詳細地描述本發(fā)明的這些和其它特性。
以實例的方式示出本發(fā)明，但并不用于限制本發(fā)明，在附圖中，相同的附圖標號表示相同的元件，其中圖1示出等離子體處理系統(tǒng)部件的簡化圖；圖2A示出層堆疊的理想化的截面圖，表示在光刻步驟之前的示例性半導體IC的各層；圖2B示出在添加第一光刻膠層和第一BARC層之后，圖2A的層堆疊的有些理想化的截面 圖2C示出在通過光刻處理了第一光刻膠層和第一BARC層之后，圖2B的層堆疊的有些理想化的截面圖；圖2D示出在處理溝槽掩模層之后，圖2C的層堆疊的截面圖；圖2E示出在去除第一光刻膠層和第一BARC層之后，圖2D的層堆疊的截面圖；圖2F示出在設置第二光刻膠層和第二BARC之后，圖2E的層堆疊的截面圖；圖2G示出在使第二光刻膠層形成開口并對IMD層執(zhí)行部分蝕刻以產(chǎn)生過孔之后，圖2F的層堆疊的截面圖；圖2H示出在剝離第二光刻膠層和第二BARC層之后，圖2G的層堆疊的截面圖；圖2I示出圖2H的層堆疊的截面圖，其中阻擋層被蝕刻；圖2J示出圖2H的層堆疊的截面圖，其中已經(jīng)執(zhí)行化學機械拋光處理以向下拋光層堆疊直至覆蓋層；圖3A示出層堆疊的截面圖，其中已經(jīng)出現(xiàn)柵欄；圖3B示出層堆疊的截面圖，其中已經(jīng)出現(xiàn)邊角侵蝕；圖4A示出根據(jù)本發(fā)明的一個實施例的層堆疊，其中一組包括兩種不同阻擋層材料的三個硬掩模沉積在覆蓋層上并被圖樣化；圖4B示出根據(jù)本發(fā)明的一個實施例的圖4A的層堆疊，其中使用適當?shù)奈g刻劑蝕刻過孔；
圖4C示出根據(jù)本發(fā)明的一個實施例的圖4B的層堆疊，其中使用適當?shù)奈g刻劑去除掩模1；圖4D示出根據(jù)本發(fā)明的一個實施例的圖4C的層堆疊，其中使用適當?shù)奈g刻劑去除掩模2；圖4E示出根據(jù)本發(fā)明的一個實施例的圖4D的層堆疊，其中已經(jīng)使用適當?shù)奈g刻劑蝕刻阻擋層；圖4F示出根據(jù)本發(fā)明的一個實施例的圖4E的層堆疊，其中使用適當?shù)奶幚硪呀?jīng)將阻擋物添加到溝槽或過孔；圖4G示出根據(jù)本發(fā)明的一個實施例的圖4E的層堆疊，其中使用適當?shù)奶幚硪呀?jīng)將溝槽或過孔填充，并且已經(jīng)將頂部層堆疊拋光；圖5A示出根據(jù)本發(fā)明的一個實施例的簡化過程，其中使用一組硬掩模蝕刻基片；以及圖5B示出根據(jù)本發(fā)明的一個實施例的簡化過程，其中使用一組硬掩模蝕刻具有第二阻擋層的基片。
具體實施方式現(xiàn)在，將參考如附圖中所示的本發(fā)明的幾個優(yōu)選實施例詳細描述本發(fā)明。在以下的描述中，為了提供對本發(fā)明的透徹理解，將闡述多個具體細節(jié)。然而，對本領域的技術人員來說是顯而易見的，沒有這些具體細節(jié)的一些或全部也可實施本發(fā)明。在其它情況下，為了避免對本發(fā)明造成不必要的混淆，沒有詳細描述眾所周知的處理步驟和/或結構。
如前所述，去除光刻膠和BARC(底部抗反光涂層)經(jīng)常會損壞基片中的低k材料。例如，通常，雙鑲嵌基片制造方法要求將光刻膠涂敷于硬掩模上，以通過光刻來圖樣化下層基片，并且也將低k材料暴露于氧氣中。
雖然不希望被理論束縛，但在此發(fā)明人相信將一組硬掩模放在低k材料上將會在沒有將低k材料暴露于傳統(tǒng)光刻膠剝離處理中所使用的氧氣的情況下，使過孔或者溝槽被蝕刻。此外，檢驗該組硬掩模也可以進一步最小化先溝槽和雙硬掩模雙鑲嵌方法中存在的未對準問題。
在一個實施例中，掩模主要由金屬材料構成。在另一實施例中，使用一組三個掩模和覆蓋層(或共四個掩模)。在另一實施例中，該組掩模由不同的交替掩模材料構成。在另一實施例中，該組多個掩模可以被用于基片制造的雙鑲嵌方法。
在以下的論述中，在此論述各層之間的空間關系所使用的例如“上面”和“下面”等術語可以是，但不總是表示所涉及的各層之間的直接接觸。應當注意的是，在各層之上、之下、或之間也可存在其它層。此外，不是所有示出的層都必須存在，一些層或所有的層可用其它不同的層來代替。
在本發(fā)明中，以非顯而易見的方式，基片設置有在一組硬掩模和低k電介質材料之間沉積的掩模層或者覆蓋層(例如TEOS等)。覆蓋層和該組硬掩模還包括一組不同的交替的阻擋層材料，其中可以選擇一組蝕刻劑，從而每種單獨的蝕刻劑均可以對于特殊類型的阻擋層材料具有低選擇性，而對于余下的材料具有高選擇性。
例如，蝕刻劑(例如C4F6和C4F8)對于TEOS具有低選擇性(因此易于蝕刻)，而對于SiN或者SiC具有高選擇性(因此不易于蝕刻)。同樣地，諸如CF4、CHF3、CH3F和CH2F2的蝕刻劑對于SiN或者SiC具有低選擇性，而對于TEOS具有高選擇性。然后，使用傳統(tǒng)的光刻方法圖樣化該組硬掩模，以產(chǎn)生用于過孔或者溝槽的孔。然后，可使用一組適當?shù)奈g刻劑(例如如前所述，基于氟的化學組成)，實現(xiàn)電介質的各向異性蝕刻輪廓。
為了便于論述，圖4A-F示出了根據(jù)本發(fā)明的一個實施例的層堆疊的理想化的截面圖，用于表示示例性半導體IC的各層，其中采用如雙鑲嵌制造方法中所使用的一組硬掩模來產(chǎn)生用于過孔或者溝槽的孔。
圖4A示出根據(jù)本發(fā)明的一個實施例的層堆疊，其中一組包括兩種不同的阻擋層材料的三個硬掩模已經(jīng)沉積在覆蓋層上并被圖樣化。在層堆疊的底部，示出了包括SiO2的層408。在層408上設置置有通常包括氮化物或者碳化物(例如SiN、SiC等)且厚度大約為700的阻擋層404a。雙鑲嵌基片還包括一組包括M1 409a-b的金屬層，該金屬層通常包括鋁或者銅。在阻擋層404a的上設置有包括低k材料(例如SiOC等)且厚度大約為10000的中間介電(IMD)層406。在IMD層406上可以設置有通常包括TEOS且厚度大約為500的覆蓋層403a。在覆蓋層403的上，可以設置有已經(jīng)使用適當?shù)姆椒ū粓D樣化的一組硬掩模。掩模3404b包括SiC或者SiN，并且厚度大約為500。掩模2403b包括TEOS，并且厚度大約為2000。掩模1404c包括SiC或者SiN，并且厚度大約為500。
圖4B示出圖4A的層堆疊，其中使用合適的蝕刻劑(例如C4F6和C4F8)蝕刻過孔410，該蝕刻劑對于包括掩模2403b和覆蓋層403a的TEOS材料具有低選擇性，而對于包括掩模1404c和掩模3404b的SiN或者SiC具有高選擇性。過孔410的最初輪廓可能因此由掩模3404b的圖樣來限定。
圖4C示出圖4B的層堆疊，其中使用適當?shù)奈g刻劑(例如CF4和CHF3)去除包括SiN或者SiC的掩模1404c，該蝕刻劑對于SiN或者SiC具有低選擇性，而對于TEOS具有高選擇性。此外，去除處理也將溝槽的圖樣傳遞到掩模3404b上。因為低k材料406(10000)的厚度遠遠地大于掩模1404c的厚度(500)，所以由于蝕刻劑的離子轟擊僅去除少量的低k材料。
圖4D示出圖4C的層堆疊，其中使用適當?shù)奈g刻劑(例如C4F6和C4F8)去除包括TEOS的掩模2403b，該蝕刻劑對于包括掩模2403b和覆蓋層403a的TEOS具有低選擇性，而對于包括掩模3404b和阻擋層404a的SiN或者SiC具有高選擇性。因為蝕刻劑的離子轟擊，在低k材料406中也可以產(chǎn)生諸如溝槽410和過孔411的終止于阻擋層404a的完整雙鑲嵌結構。
圖4E示出圖4D的層堆疊，其中使用適當?shù)奈g刻劑(例如CF4和CHF3)蝕刻阻擋層404a，該蝕刻劑對于SiN或者SiC具有低選擇性，而對于TEOS具有高選擇性。此外，已經(jīng)去除了包括SiN或者SiC的大部分掩模3。
圖4F示出圖4E的層堆疊，其中使用適當?shù)奶幚?例如等離子體汽相沉積)將TaN或者TiN阻擋層414增添到溝槽或者過孔。
圖4G示出圖4E的層堆疊，其中溝槽或者過孔已經(jīng)填充有銅，或其它適當?shù)膶w材料，并且使用適當?shù)奶幚?例如化學機械拋光)對頂層堆疊進行拋光。
參照圖5A，描述根據(jù)本發(fā)明的一個實施例的等離子體處理系統(tǒng)中的簡化處理，其中使用一組硬掩模蝕刻基片。首先，在步驟502中，將基片引入等離子體處理系統(tǒng)中，該基片具有半導體層、置于半導體層上的第一阻擋層、置于第一阻擋層上的低k層、置于低k層上的第三硬掩模層、置于第三硬掩模層上的第二硬掩模層、以及置于第二硬掩模層上的第一硬掩模層。然后在步驟504中，使用第一蝕刻劑和第二蝕刻劑選擇性地蝕刻基片，其中第一蝕刻劑對于第一硬掩模層的第一硬掩模材料、第三硬掩模層的第三硬掩模材料、以及第一阻擋層的第一阻擋層材料具有低選擇性，而對于第二硬掩模層的第二硬掩模材料具有高選擇性，并且第二蝕刻劑對于第一硬掩模層的第一硬掩模材料、第三硬掩模層的第三硬掩模材料、以及第一阻擋層的第一阻擋層材料具有高選擇性，以及第一蝕刻劑對于第二硬掩模層的第二硬掩模材料具有低選擇性，。
下面，參照圖5B，描述根據(jù)本發(fā)明的一個實施例的等離子體處理系統(tǒng)中的簡化處理，其中使用一組硬掩模蝕刻基片。首先，在步驟506中，將基片引入等離子體處理系統(tǒng)中，該基片具有半導體層、置于半導體層上的第一阻擋層、置于第一阻擋層上的低k層、置于低k層上的第二阻擋層、置于第二阻擋層上的第三硬掩模層、置于第三硬掩模層上的第二硬掩模層，以及置于第二硬掩模層上的第一硬掩模層。然后，在步驟508中，使用第一蝕刻劑和第二蝕刻劑選擇性地蝕刻基片，其中第一蝕刻劑對于第一硬掩模層的第一硬掩模材料、第三硬掩模層的第三硬掩模材料、以及第一阻擋層的第一阻擋層材料具有低選擇性，而對于第二硬掩模層的第二硬掩模材料具有高選擇性，并且第二蝕刻劑對于第一硬掩模層的第一硬掩模材料、第三硬掩模層的第三硬掩模材料、以及第一阻擋層的第一阻擋層材料具有高選擇性，以及第一蝕刻劑對于第二硬掩模層的第二硬掩模材料和第二阻擋層具有低選擇性。
盡管根據(jù)幾個優(yōu)選實施例描述了本發(fā)明，但是存在落入本發(fā)明的范圍內(nèi)的各種變化、改變、和等同替換。例如，盡管已經(jīng)結合LamResearch等離子體處理系統(tǒng)(例如，ExelanTM、ExelanTMHP、ExelanTMHPT、2300TM、VersysTMStar等)描述了本發(fā)明，但是也可使用其它等離子體處理系統(tǒng)。本發(fā)明還可以用于各種直徑(例如，200mm、300mm等)的基片。同樣，也可以使用包括除氧氣以外的氣體的光刻膠等離子蝕刻劑。應該注意的是，存在多種可選方式來實施本發(fā)明的方法。
本發(fā)明的優(yōu)勢包括在等離子體處理系統(tǒng)中優(yōu)化基片蝕刻。其它的優(yōu)勢可包括最小化由于暴露到基于氧氣的蝕刻劑(oxygen-basedetchants)而產(chǎn)生的光刻膠損壞，最小化基片上的RC延遲、消除雙鑲嵌制造處理期間的插塞步驟，最小化蝕刻處理期間的溝槽和過孔的刻面及柵欄，以及最小化蝕刻處理期間的溝槽和過孔的未對準。
盡管已經(jīng)公開了示例性實施例和最佳實施方式，但可對所公開的實施例做出的更改和改變?nèi)匀槐３衷谟伤?b>權利要求
限定的本發(fā)明的主題和精神的范圍內(nèi)。
權利要求
1.一種在等離子體處理系統(tǒng)中蝕刻基片的方法，所述基片具有半導體層、置于所述半導體層上的第一阻擋層、置于所述第一阻擋層上的低k層、置于所述低k層上的第三硬掩模層、置于所述第三硬掩模層上的第二硬掩模層、以及置于所述第二硬掩模層上的第一硬掩模層，包括使用第一蝕刻劑和第二蝕刻劑選擇性地蝕刻所述基片，其中所述第一蝕刻劑對于所述第一硬掩模層的第一硬掩模材料、所述第三硬掩模層的第三硬掩模材料、以及所述第一阻擋層的第一阻擋層材料具有低選擇性，而對于所述第二硬掩模層的第二硬掩模材料具有高選擇性，以及其中所述第二蝕刻劑對于所述第一硬掩模層的第一硬掩模材料、所述第三硬掩模層的所述第三硬掩模材料、以及所述第一阻擋層的所述第一阻擋層材料具有高選擇性，以及所述第一蝕刻劑對于所述第二硬掩模層的所述第二硬掩模材料具有低選擇性。
2.根據(jù)權利要求
1所述的方法，其中所述選擇性地蝕刻包括使用所述第二蝕刻劑部分地蝕穿所述低k層。
3.根據(jù)權利要求
2所述的方法，其中所述選擇性地蝕刻包括使用所述第二蝕刻劑部分地蝕穿所述第一阻擋層。
4.根據(jù)權利要求
3所述的方法，其中所述選擇性地蝕刻包括基本上去除所述第一硬掩模材料。
5.根據(jù)權利要求
1所述的方法，還包括將由第二阻擋層材料構成的第二阻擋層置于所述第三硬掩模層與所述低k層之間，而所述第二蝕刻劑對于所述第二阻擋層材料具有低選擇性，以及所述第一蝕刻劑對于所述第二阻擋層材料具有高選擇性。
6.根據(jù)權利要求
5所述的方法，其中所述選擇性地蝕刻包括使用所述第二蝕刻劑部分地蝕穿所述第二阻擋層。
7.根據(jù)權利要求
6所述的方法，其中所述第二蝕刻劑基本上同時蝕刻所述第二硬掩模層、所述低k層、以及所述第二阻擋層的至少一部分。
8.根據(jù)權利要求
1所述的方法，其中，通過用于雙鑲嵌制造方法的光刻來圖樣化所述第一硬掩模材料、所述第二硬掩模材料、以及所述第三硬掩模材料。
9.根據(jù)權利要求
1所述的方法，其中所述第一硬掩模材料是SiN。
10.根據(jù)權利要求
1所述的方法，其中所述第一硬掩模材料是SiC。
11.根據(jù)權利要求
1所述的方法，其中所述第二硬掩模材料是TEOS。
12.根據(jù)權利要求
1所述的方法，其中所述第三硬掩模材料是SiN。
13.根據(jù)權利要求
1所述的方法，其中所述第三硬掩模材料是SiC。
14.根據(jù)權利要求
1所述的方法，其中所述第一阻擋層是SiN。
15.根據(jù)權利要求
1所述的方法，其中所述第一阻擋層是SiC。
16.根據(jù)權利要求
2所述的方法，其中所述第二阻擋層是TEOS。
17.根據(jù)權利要求
1所述的方法，其中所述第一蝕刻劑是CF4。
18.根據(jù)權利要求
1所述的方法，其中所述第一蝕刻劑是CHF3。
19.根據(jù)權利要求
1所述的方法，其中所述第二蝕刻劑是C4F6。
20.根據(jù)權利要求
1所述的方法，其中所述第二蝕刻劑是C4F8。
21.一種在等離子體處理系統(tǒng)中蝕刻基片的方法，所述基片具有半導體層、置于所述半導體層上的第一阻擋層、置于所述第一阻擋層上的低k層、置于所述低k層上的第二阻擋層、置于所述第二阻擋層上的第三硬掩模層、置于所述第三硬掩模層上的第二硬掩模層、以及置于所述第二硬掩模層上的第一硬掩模層，包括使用第一蝕刻劑和第二蝕刻劑選擇性地蝕刻所述基片，其中所述第一蝕刻劑對于所述第一硬掩模層的第一硬掩模材料、所述第三硬掩模層的第三硬掩模材料、以及所述第一阻擋層的第一阻擋層材料具有低選擇性，而對于所述第二硬掩模層的第二硬掩模材料具有高選擇性，以及其中所述第二蝕刻劑對于所述第一硬掩模層的所述第一硬掩模材料、所述第三硬掩模層的所述第三硬掩模材料、以及所述第一阻擋層的第一阻擋層材料具有高選擇性，并且所述第一蝕刻劑對于所述第二硬掩模層的所述第二硬掩模材料和所述第二阻擋層具有低選擇性。
22.根據(jù)權利要求
21所述的方法，其中所述選擇性地蝕刻包括使用所述第二蝕刻劑部分地蝕穿所述低k層。
23.根據(jù)權利要求
22所述的方法，其中所述選擇性地蝕刻包括使用所述第二蝕刻劑部分地蝕穿所述第一阻擋層。
24.根據(jù)權利要求
23所述的方法，其中所述選擇性地蝕刻包括基本上去除所述第一硬掩模材料。
25.根據(jù)權利要求
21所述的方法，其中所述選擇性地蝕刻包括使用所述第二蝕刻劑部分地蝕穿所述第二阻擋層。
26.根據(jù)權利要求
21所述的方法，其中所述第二蝕刻劑基本上同時蝕刻所述第二硬掩模層、所述低k層、以及所述第二阻擋層的至少一部分。
27.根據(jù)權利要求
21所述的方法，其中通過用于雙鑲嵌制造方法的光刻來圖樣化所述第一硬掩模材料、所述第二硬掩模材料、以及所述第三硬掩模材料。
28.根據(jù)權利要求
21所述的方法，其中所述第一硬掩模材料是SiN。
29.根據(jù)權利要求
21所述的方法，其中所述第一硬掩模材料是SiC。
30.根據(jù)權利要求
21所述的方法，其中所述第二硬掩模材料是TEOS。
31.根據(jù)權利要求
21所述的方法，其中所述第三硬掩模材料是SiN。
32.根據(jù)權利要求
21所述的方法，其中所述第三硬掩模材料是SiC。
33.根據(jù)權利要求
21所述的方法，其中所述第一阻擋層是SiN。
34.根據(jù)權利要求
21所述的方法，其中所述第一阻擋層是SiC。
35.根據(jù)權利要求
22所述的方法，其中所述第二阻擋層是TEOS。
36.根據(jù)權利要求
21所述的方法，其中所述第一蝕刻劑是CF4。
37.根據(jù)權利要求
21所述的方法，其中所述第一蝕刻劑是CHF3。
38.根據(jù)權利要求
21所述的方法，其中所述第二蝕刻劑是C4F6。
39.根據(jù)權利要求
21所述的方法，其中所述第二蝕刻劑是C4F8。
專利摘要
本發(fā)明公開了一種在等離子體處理系統(tǒng)中蝕刻基片的方法。該基片具有半導體層、置于半導體層上的第一阻擋層、置于第一阻擋層上的低k層、置于低k層上的第三硬掩模層、置于第三硬掩模層上的第二硬掩模層、以及置于第二硬掩模層上的第一硬掩模層。該方法包括使用第一蝕刻劑和第二蝕刻劑選擇性地蝕刻基片，其中第一蝕刻劑對于第一硬掩模層的第一硬掩模材料、第三硬掩模層的第三硬掩模材料、以及第一阻擋層的第一阻擋層材料具有低選擇性，而對于第二硬掩模層的第二硬掩模材料具有高選擇性；以及第二蝕刻劑對于第一硬掩模層的第一硬掩模材料、第三硬掩模層的第三硬掩模材料，以及第一阻擋層的第一阻擋層材料具有高選擇性，以及第一蝕刻劑對于第二硬掩模層的第二硬掩模材料具有低選擇性。
文檔編號C03C15/00GK1997771SQ20058000854
公開日2007年7月11日 申請日期2005年3月9日
發(fā)明者金智洙, 比內(nèi)特·沃爾沙姆, 嚴必明, 彼得·K·勒文哈德特 申請人:朗姆研究公司導出引文BiBTeX, EndNote, RefMan