專(zhuān)利名稱(chēng)：膜上芯片封裝結(jié)構(gòu)、及其制造與組裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種膜上芯片封裝結(jié)構(gòu)及其制造與組裝方法，尤指一種通過(guò) 將各具有一個(gè)特定圖樣的兩金屬箔分別設(shè)置于膜上芯片封裝結(jié)構(gòu)的基板兩
側(cè)的結(jié)構(gòu)及相關(guān)方法來(lái)改善散熱以及TCP封裝工藝。
背景技術(shù)：
在過(guò)去，薄膜晶體管-液晶顯示器(TFT-LCD)的面板是以巻帶式芯片載體 封裝(tape carrier package, TCP)為主，然而，由于考量到低成本、微細(xì)間 距、易撓性以及可承載無(wú)源元件等原因，在大型薄膜晶體管-液晶顯示器的 驅(qū)動(dòng)集成電路中采用玻璃倒裝片(chip on glass, COG)封裝以及膜上芯片 (chiponfilm, COF )封裝來(lái)取代TCP封裝的比例已逐漸增加。因此，市面 上對(duì)于COG封裝與COF封裝的驅(qū)動(dòng)集成電路的需求也跟著大量增加。
現(xiàn)今的薄膜晶體管-液晶顯示器為了配合更高的頻率、驅(qū)動(dòng)電壓以及更 多的顯示通道等高標(biāo)要求下，因此驅(qū)動(dòng)集成電路的散熱能力變得愈來(lái)愈重 要，其中一種解決方式便是通過(guò)設(shè)置兩層金屬層于COF封裝結(jié)構(gòu)中來(lái)加強(qiáng) 散熱能力。請(qǐng)參考圖1與圖2，圖1 (包含有圖IA與圖IB)為先前技術(shù)中 的膜上芯片封裝結(jié)構(gòu)的示意圖，而圖2則為顯示圖l所示的膜上芯片封裝結(jié) 構(gòu)的散熱能力的示意圖。如圖1A所示， 一膜上芯片封裝結(jié)構(gòu)100包含一基 底110、 一第一金屬箔120以及一防焊層(solder resist layer) 130?；?10 由聚亞酰胺膜(polyimidefilm， PIfilm)所構(gòu)成，第一金屬箔120設(shè)置在基 底110的一第一平面112上，而防焊層130則是覆蓋于第一金屬箔120之上。 此外， 一驅(qū)動(dòng)集成電路140焊接在膜上芯片封裝結(jié)構(gòu)100之上，其中驅(qū)動(dòng)集 成電路140的凸塊(bump )142焊接在第一金屬箔120的一第一特定圖樣122。 如圖1B所示， 一膜上芯片封裝結(jié)構(gòu)150的架構(gòu)與膜上芯片封裝結(jié)構(gòu)100類(lèi) 似，兩者不同之處在于膜上芯片封裝結(jié)構(gòu)150還包含一第二金屬箔160，且 第二金屬箔160設(shè)置于基底110中相對(duì)于第一平面112的第二平面114上。 如圖2所示，使用膜上芯片封裝結(jié)構(gòu)150的驅(qū)動(dòng)集成電路140的溫度遠(yuǎn)小于使用膜上芯片封裝結(jié)構(gòu)100的驅(qū)動(dòng)集成電路140的溫度，由此可知，膜上芯 片封裝結(jié)構(gòu)150散熱能力可通過(guò)增加第二金屬箔160來(lái)改善。
雖然膜上芯片封裝結(jié)構(gòu)150散熱能力可經(jīng)由增加第二金屬箔160來(lái)改 善，然而，還是必須考慮到TCP封裝工藝的可行性。如圖1B所示，由于第 二金屬箔160完全覆蓋于基板110的第二平面114之上，傳統(tǒng)的只有單一個(gè) 電荷耦合裝置(charge coupled device, CCD)的內(nèi)引腳(inner lead)接合器 (bonder)便無(wú)法看穿膜上芯片封裝結(jié)構(gòu)150,所以并不適合膜上芯片封裝結(jié)構(gòu) 150。因此，膜上芯片封裝結(jié)構(gòu)150必需使用一個(gè)具有兩個(gè)電荷耦合裝置的 新型內(nèi)引腳接合器，如此一來(lái)，會(huì)造成TCP封裝工藝的成本上升。

發(fā)明內(nèi)容
因此，本發(fā)明的目的之一在于提出一種膜上芯片(COF)封裝結(jié)構(gòu)及其 相關(guān)制造與組裝方法，以解決上述的問(wèn)題。
本發(fā)明披露一種膜上芯片封裝結(jié)構(gòu)。膜上芯片封裝結(jié)構(gòu)包含 一基板、 一第一導(dǎo)電箔以及一第二導(dǎo)電箔?；灏坏谝黄矫嬉约跋鄬?duì)于該第一平 面的一第二平面。第一導(dǎo)電箔設(shè)置于該基板的該第一平面上，其具有用來(lái)凸
塊焊接的一第一特定圖樣。第二導(dǎo)電箔設(shè)置于該基板的該第二平面上，其具 有一第二特定圖樣，其中該第二特定圖樣的面積不小于該第一特定圖樣的面積。
本發(fā)明另披露一種制造一膜上芯片封裝結(jié)構(gòu)的方法，該方法包含有提 供一基底，其包含一第一平面以及相對(duì)于該第一平面的一第二平面；將一第 一導(dǎo)電箔設(shè)置于該基板的該第一平面上，其中第一導(dǎo)電箔具有用來(lái)凸塊焊接 的一第一特定圖樣；以及將一第二導(dǎo)電箔設(shè)置于基板的第二平面上，其中第 二導(dǎo)電箔具有一第二特定圖樣，且第二特定圖樣的面積不小于第一特定圖樣
的面積、。
本發(fā)明另披露一種用來(lái)組裝一驅(qū)動(dòng)集成電路與一膜上芯片封裝結(jié)構(gòu)的 方法。該方法包含有提供驅(qū)動(dòng)集成電路以及膜上芯片封裝結(jié)構(gòu)，該膜上芯 片封裝結(jié)構(gòu)包含一基板、 一第一導(dǎo)電箔以及一第二導(dǎo)電箔，其中該基板包含 一第一平面以及相對(duì)于該第一平面的一第二平面，該第一導(dǎo)電箔設(shè)置于該基 板的該第一平面上并具有用來(lái)凸塊焊接的一第一特定圖樣，以及該第二導(dǎo)電 箔設(shè)置于該基板的該第二平面上并具有一第二特定圖樣，且該第二特定圖樣的面積不小于該第一特定圖樣的面積；利用一載座來(lái)承載該驅(qū)動(dòng)集成電路； 利用一電荷耦合裝置來(lái)監(jiān)看該膜上芯片封裝結(jié)構(gòu)，并利用該電荷耦合裝置來(lái) 通過(guò)該第一特定圖樣以及該第二特定圖樣監(jiān)看該驅(qū)動(dòng)集成電路以校正該驅(qū) 動(dòng)集成電路；以及將該驅(qū)動(dòng)集成電路焊接在該膜上芯片封裝結(jié)構(gòu)之上，其中 該驅(qū)動(dòng)集成電路的凸塊焊接于該第一導(dǎo)電箔的該第一特定圖樣之上。


圖1 (包含有圖1A與圖IB)為先前技術(shù)中的膜上芯片封裝結(jié)構(gòu)的示意圖。
圖2為顯示圖1所示的膜上芯片封裝結(jié)構(gòu)的散熱的示意圖。 圖3為本發(fā)明一膜上芯片封裝結(jié)構(gòu)的一實(shí)施例的示意圖。 圖4 (包含有圖4A與圖4B)為圖3所示的第二導(dǎo)電箔的第二特定圖樣 的例子的俯視圖。
圖5(包含有圖5A、圖5B、圖5C以及圖5D)為圖4所示的第二導(dǎo)電 箔的例子的俯視圖。
圖6為圖1中的圖1B所示的膜上芯片封裝結(jié)構(gòu)的TCP封裝工藝的示意圖。
圖7為圖3所示的膜上芯片封裝結(jié)構(gòu)的TCP封裝工藝的示意圖。
圖8為本發(fā)明制造一膜上芯片封裝結(jié)構(gòu)的方法的一操作范例的流程圖。
圖9為本發(fā)明制造一膜上芯片封裝結(jié)構(gòu)的方法的另一操作范例的流程圖。
圖10為本發(fā)明組裝一驅(qū)動(dòng)集成電路與一膜上芯片封裝結(jié)構(gòu)的方法的一 操作范例的流程圖。
附圖標(biāo)記說(shuō)明
100、 150、 300 膜上芯片封裝結(jié)構(gòu)
110、 310 基底
120 第一金屬箔
160 第二金屬箔
320 第一導(dǎo)電箔
350、 400、 450、 500、 520、 540、 560 第二導(dǎo)電箔130、330防焊層
112、312第一平面
114、314第二平面
122、322第一特定圖樣
352、410、460、 510 第二特定圖樣
140、340驅(qū)動(dòng)集成電路
142、342凸塊
Al、A2投影區(qū)域
515、535、555、 575 開(kāi)孔
610、620、710 電荷耦合裝置
A61、A62、A71、 A72位置
640載座
802-'810、910、 920、 930、 1002— 1010
具體實(shí)施例方式
在說(shuō)明書(shū)及后續(xù)的權(quán)利要求當(dāng)中使用了某些詞匯來(lái)指稱(chēng)特定的元件。所 屬領(lǐng)域中普通技術(shù)人員應(yīng)可理解，硬體制造商可能會(huì)用不同的名詞來(lái)稱(chēng)呼同 樣的元件。本說(shuō)明書(shū)及后續(xù)的權(quán)利要求并不以名稱(chēng)的差異來(lái)作為區(qū)分元件的 方式，而是以元件在功能上的差異來(lái)作為區(qū)分的準(zhǔn)則。在通篇說(shuō)明書(shū)及后續(xù) 的權(quán)利要求當(dāng)中所提及的"包含"為一開(kāi)放式的用語(yǔ)，故應(yīng)解釋成"包含但 不限定于"。另外，"耦接" 一詞在此包含任何直接及間接的電氣連接手段。 因此，若文中描述一第一裝置耦接于一第二裝置，則代表該第一裝置可直接 電氣連接于該第二裝置，或透過(guò)其他裝置或連接手段間接地電氣連接至該第 二裝置。
請(qǐng)參考圖3，圖3為本發(fā)明一膜上芯片封裝結(jié)構(gòu)300的一實(shí)施例的示意 圖。膜上芯片封裝結(jié)構(gòu)300包含(但不局限于) 一基底310、 一第一導(dǎo)電箔 320、 一第二導(dǎo)電箔350以及一防焊層330?；?10包含一第一平面312 以及相對(duì)于第一平面312的一第二平面314,第一導(dǎo)電箔320設(shè)置于基板310 的第一平面312上，并具有用來(lái)凸塊焊接的一第一特定圖樣322;第二導(dǎo)電 箔350設(shè)置于基板310的第二平面314上，并具有一第二特定圖樣352,而 防焊層330則是覆蓋于第一導(dǎo)電箔320之上。另外，驅(qū)動(dòng)集成電路340焊接在膜上芯片封裝結(jié)構(gòu)300之上，其中驅(qū)動(dòng)集成電路340的凸塊342焊接在第 一導(dǎo)電箔320的一第一特定圖樣322。與圖IB中的膜上芯片封裝結(jié)構(gòu)150 相較，膜上芯片封裝結(jié)構(gòu)300的第二導(dǎo)電箔350還包含第二特定圖樣352， 其中第二特定圖樣352的面積不小于第一特定圖樣322的面積。通過(guò)增加第 二特定圖樣352于第二導(dǎo)電箔350之中，膜上芯片封裝結(jié)構(gòu)300可以使用單 一個(gè)電荷耦合裝置即可看穿，如此一來(lái)，傳統(tǒng)的只有單一個(gè)電荷耦合裝置的 內(nèi)引腳接合器便可適用于膜上芯片封裝結(jié)構(gòu)300之中，以降低TCP封裝工 藝的成本。
請(qǐng)注意，第一特定圖樣322于基板310上的一投影區(qū)域A1位于第二特 定圖樣352于基板310上的一投影區(qū)域A2之中。在一實(shí)施例中，第一特定 圖樣322等于第二特定圖樣352,則投影區(qū)域A1亦等于投影區(qū)域A2。在另 一實(shí)施例中，第一特定圖樣322小于第二特定圖樣352,則投影區(qū)域A1位 于投影區(qū)域A2之中。
請(qǐng)?jiān)僮⒁?，上述的基?10可由聚亞酰胺膜(polyimide film, PI film ) 所構(gòu)成，但并不局限于此，亦可為其他種類(lèi)的基底。第一導(dǎo)電箔320以及第 二導(dǎo)電箔350可由一金屬材料，例如銅所構(gòu)成，但此并非本發(fā)明的限制條件。 此外，第二特定圖樣352的形狀以及大小并不限定，關(guān)于第二特定圖樣352 的各種設(shè)計(jì)將于下列的實(shí)施例及相關(guān)示意圖中詳加敘述。
請(qǐng)參考圖4(包含有圖4A與圖4B)，圖4為圖3所示的第二導(dǎo)電箔350 的第二特定圖樣352的例子的俯視圖。如圖4A所示， 一第二導(dǎo)電箔400具 有一第二特定圖樣410，其中第二特定圖樣410等于圖3所示的第一特定圖 樣322。如圖4B所示， 一第二導(dǎo)電箔450具有一第二特定圖樣460,其中第 二特定圖樣460異于圖3所示的第一特定圖樣322且其面積大于第一特定圖 樣322的面積。在此兩實(shí)施例中，第二導(dǎo)電箔完整地;f隻蓋于該基板中除了該 第二特定圖樣之外的第二平面上，如此一來(lái)，膜上芯片封裝結(jié)構(gòu)可以得到最 理想的散熱能力。如圖4所示，第二特定圖樣的形狀與大小并不限定，本領(lǐng) 域的技術(shù)人員該可了解，在不違背本發(fā)明的精神下，第二特定圖樣的各種變 化皆應(yīng)隸屬于本發(fā)明所涵蓋的范圍。
圖4所示的第二導(dǎo)電箔400、 450僅為用來(lái)描述本發(fā)明的實(shí)施例，本領(lǐng) 域的技術(shù)人員應(yīng)可了解，第二導(dǎo)電箔的各式各樣變化皆是可行的。請(qǐng)參考圖 5 (包含有圖5A、圖5B、圖5C以及圖5D)，圖5為圖4所示的第二導(dǎo)電箔的例子的俯視圖，其顯示出幾種圖4所示的第二導(dǎo)電箔的變化實(shí)施例。如圖
5A所示，第二導(dǎo)電箔500的架構(gòu)與圖4的架構(gòu)類(lèi)似，兩者不同之處在于第 二導(dǎo)電箔500除了第二特定圖樣510 (可由圖4的第二特定圖樣410或460 來(lái)實(shí)施)之外還包含一個(gè)或者多個(gè)開(kāi)孔515,其中開(kāi)孔515呈長(zhǎng)條型且與第 二特定圖樣510平行。如圖5B所示，第二導(dǎo)電箔520的架構(gòu)與圖5A中的 第二導(dǎo)電箔500類(lèi)似，兩者不同之處在于第二導(dǎo)電箔520所包含的一個(gè)(或 者多個(gè))開(kāi)孔535呈長(zhǎng)條型但垂直于第二特定圖樣510。如圖5C所示，第 二導(dǎo)電箔540的架構(gòu)與圖5A中的第二導(dǎo)電箔500類(lèi)似，兩者不同之處在于 第二導(dǎo)電箔540所包含的開(kāi)孔555的數(shù)量、大小以及位置皆與圖5A中的開(kāi) 孔515不同。如圖5D所示，第二導(dǎo)電箔560的架構(gòu)與圖5A中的第二導(dǎo)電 箔500類(lèi)似，兩者不同之處在于第二導(dǎo)電箔560所包含的開(kāi)孔575呈方形。 由圖5可知，第二導(dǎo)電箔所包含的開(kāi)孔的形狀、數(shù)量、大小以及位置皆 不限定。本領(lǐng)域的技術(shù)人員應(yīng)可了解，在不違背本發(fā)明的精神下，第二導(dǎo)電 箔所包含的開(kāi)孔的各式各樣變化皆是可行的，此亦隸屬于本發(fā)明所涵蓋的范 圍。此外，這些不同形狀的開(kāi)孔可以使得元件或者物件更容易地附著在基板 (例如PI膜)上，因?yàn)樵蛘呶锛⒉蝗菀赘街诘诙?dǎo)電箔(例如銅) 之上。
請(qǐng)參考圖6以及圖7,圖6為圖1中的圖1B所示的膜上芯片封裝結(jié)構(gòu) 150的TCP封裝工藝的示意圖，而圖7則為圖3所示的膜上芯片封裝結(jié)構(gòu) 300的TCP封裝工藝的示意圖。如圖6所示， 一第一電荷耦合裝置(CCD) 610用來(lái)監(jiān)看膜上芯片封裝結(jié)構(gòu)150以確認(rèn)第一金屬箔120上的第一特定圖 樣122的位置A61，而第二電荷耦合裝置620則是用來(lái)監(jiān)看驅(qū)動(dòng)集成電路140 以校正凸塊142的位置A62。之后，載座640會(huì)將驅(qū)動(dòng)集成電路140倒過(guò)來(lái) 并移動(dòng)至位置A61,最后，再將驅(qū)動(dòng)集成電路140焊接在膜上芯片封裝結(jié)構(gòu) 150之上，其中驅(qū)動(dòng)集成電路140的凸塊142坪接于第一金屬箔120的第一 特定圖樣122的位置A61上。如圖7所示，膜上芯片封裝結(jié)構(gòu)300為倒置的， 一電荷耦合裝置710用來(lái)監(jiān)看膜上芯片封裝結(jié)構(gòu)300以確認(rèn)第一特定圖樣 322的位置A71,由于膜上芯片封裝結(jié)構(gòu)300可以被直接看穿，因此同一個(gè) 電荷耦合裝置710可以通過(guò)第二特定圖樣352與第一特定圖樣322來(lái)監(jiān)看驅(qū) 動(dòng)集成電路340以校正驅(qū)動(dòng)集成電路340的凸塊342的位置A72。接下來(lái)， 載座740會(huì)將驅(qū)動(dòng)集成電路340移動(dòng)至位置A71 ，最后會(huì)將驅(qū)動(dòng)集成電路340焊接在膜上芯片封裝結(jié)構(gòu)300之上，其中驅(qū)動(dòng)集成電路340的凸塊342焊接 于第一導(dǎo)電箔320的第一特定圖樣322之上。比較兩者可以得知，本發(fā)明所 披露的膜上芯片封裝結(jié)構(gòu)300僅需要一個(gè)電荷耦合裝置710即可將驅(qū)動(dòng)集成 電路340焊接在膜上芯片封裝結(jié)構(gòu)300之上，如此一來(lái)可降低TCP封裝工 藝的成本。
請(qǐng)參考圖8,圖8為本發(fā)明制造一膜上芯片封裝結(jié)構(gòu)的方法的一操作范 例的流程圖，其包含(但不局限于)以下的步驟(請(qǐng)注意，假若可獲得實(shí)質(zhì) 上相同的結(jié)果，則這些步驟并不一定要遵照?qǐng)D8所示的執(zhí)行次序來(lái)執(zhí)行)
步驟802:開(kāi)始。
步驟804:提供一基底，其包含第一平面以及相對(duì)于第一平面的第二平面。
步驟806:將一第一導(dǎo)電箔設(shè)置于該基板的第一平面上，其中第一導(dǎo)電 箔具有用來(lái)凸塊焊接的第 一特定圖樣。
步驟808:將一第二導(dǎo)電箔設(shè)置于基板的第二平面上，其中第二導(dǎo)電箔 具有第二特定圖樣，且第二特定圖樣的面積不小于第一特定圖樣的面積。
步驟810:將第二導(dǎo)電箔完整地覆蓋于基板中除了第二特定圖樣之外的 第二平面上。
請(qǐng)同時(shí)參考圖8以及圖3，接下來(lái)，將配合圖8所示的各步驟以及圖3 所示的各元件來(lái)說(shuō)明如何制作一個(gè)膜上芯片封裝結(jié)構(gòu)300。在步驟804中， 提供基底310，其包含第一平面312以及相對(duì)于第一平面312的第二平面314。 于步驟806~ 808中，具有第一特定圖樣322的第一導(dǎo)電箔320設(shè)置于基板 310的第一平面312上，而具有第二特定圖樣352的第二導(dǎo)電箔350設(shè)置于 基板310的第二平面314之上，且第二特定圖樣352的面積不小于第一特定 圖樣322的面積。在本實(shí)施例中，第二導(dǎo)電箔350完整地覆蓋于基板310中 除了第二特定圖樣352之外的第二平面314上(步驟810)。
上述流程的步驟僅為本發(fā)明所舉可行的實(shí)施例，并非限制本發(fā)明的限制 條件，在其他的實(shí)施例中，可設(shè)計(jì)更多的步驟于流程之中來(lái)提供膜上芯片封 裝結(jié)構(gòu)更多的功能。請(qǐng)參考圖9，圖9為本發(fā)明制造一膜上芯片封裝結(jié)構(gòu)的 方法的另一4喿作范例的流程圖，其包含(但不局限于)以下步驟
步驟802:開(kāi)始。
步驟804:提供一基底，其包含第一平面以及相對(duì)于第一平面的第二平面。
步驟910:設(shè)計(jì)第二特定圖樣。
步驟920:將第一特定圖樣^沒(méi)置于第一導(dǎo)電箔的第一位置上，并將第二 特定圖樣設(shè)置于第二導(dǎo)電箔的第二位置上。
步驟806:將一第一導(dǎo)電箔設(shè)置于該基板的第一平面上，其中第一導(dǎo)電 箔具有用來(lái)凸塊焊接的第一特定圖樣。
步驟808:將一第二導(dǎo)電箔設(shè)置于基板的第二平面上，其中第二導(dǎo)電箔 具有第二特定圖樣，且第二特定圖樣的面積不小于第一特定圖樣的面積。
步驟930:將開(kāi)孔設(shè)置于第二導(dǎo)電箔之上。
步驟940:將第二導(dǎo)電箔完整地覆蓋于基板中除了第二特定圖樣與開(kāi)孔 之外的第二平面上。
圖9所示的步驟類(lèi)似圖8所示的步驟，兩者不同之處在于圖9還增加一 設(shè)計(jì)圖樣的步驟(亦即步驟910-920)以及一開(kāi)孔設(shè)置步驟(亦即步驟930 ) 于流程當(dāng)中。在步驟910中，當(dāng)?shù)诙囟▓D樣設(shè)計(jì)成與第 一特定圖樣相同時(shí)， 可以得到如圖4A所示的膜上芯片封裝結(jié)構(gòu)400;當(dāng)?shù)诙囟▓D樣設(shè)計(jì)成與 第一特定圖樣不同時(shí)，可以得到如圖4B所示的膜上芯片封裝結(jié)構(gòu)450。此 外，將一個(gè)或者多個(gè)開(kāi)孔設(shè)置于第二導(dǎo)電箔上時(shí)，可以得到如圖5(包括圖 5A-5D)所披露的膜上芯片封裝結(jié)構(gòu)。
請(qǐng)參考圖10，圖10為本發(fā)明組裝一驅(qū)動(dòng)集成電^各與一膜上芯片封裝結(jié) 構(gòu)的方法的一操作范例的流程圖，其包含以下步驟
步驟1002:開(kāi)始。
步驟1004:提供驅(qū)動(dòng)集成電路及膜上芯片封裝結(jié)構(gòu)，膜上芯片封裝結(jié)構(gòu) 包含基板、第一導(dǎo)電箔以及第二導(dǎo)電箔，其中基板包含第一平面以及相對(duì)于 第一平面的第二平面，第一導(dǎo)電箔設(shè)置于基板的第一平面上并具有用來(lái)凸塊 焊接的第一特定圖樣，以及第二導(dǎo)電箔設(shè)置于基板的第二平面上并具有第二 特定圖樣，且第二特定圖樣的面積不小于第一特定圖樣的面積。
步驟1006:利用一載座來(lái)承載驅(qū)動(dòng)集成電路。
步驟1008:利用一電荷耦合裝置來(lái)監(jiān)看膜上芯片封裝結(jié)構(gòu)，并利用該電 荷耦合裝置來(lái)通過(guò)第一特定圖樣以及第二特定圖樣監(jiān)看驅(qū)動(dòng)集成電路以校 正驅(qū)動(dòng)集成電路。
步驟1010:將驅(qū)動(dòng)集成電路焊接在膜上芯片封裝結(jié)構(gòu)之上，其中驅(qū)動(dòng)集成電路的凸塊焊接于第一導(dǎo)電箔的第一特定圖樣之上。
由于步驟1002- 1010的相關(guān)運(yùn)作已詳細(xì)描述于圖7中，為簡(jiǎn)潔起見(jiàn)于
此不再贅述。
倘若大體可以到相同的功效，圖8、圖9以及圖10中的流程的步驟不限 定要依據(jù)實(shí)施例所示的順序來(lái)執(zhí)行，且在不違背本發(fā)明的精神的情況下，可 再增加其他的中間的步驟。
以上所述的實(shí)施例僅用來(lái)說(shuō)明本發(fā)明的技術(shù)特;f正，并非用來(lái)局限本發(fā)明 的范疇。由上可知，本發(fā)明提供一種膜上芯片封裝結(jié)構(gòu)及其相關(guān)制造與組裝 方法。膜上芯片封裝結(jié)構(gòu)300可經(jīng)由增加第二導(dǎo)電箔350來(lái)改善散熱能力， 且透過(guò)增加第二特定圖樣352于第二導(dǎo)電箔350之中可以?xún)H使用一個(gè)電荷耦 合裝置即可看穿膜上芯片封裝結(jié)構(gòu)300，因此，傳統(tǒng)的只有單一個(gè)電荷耦合 裝置的內(nèi)引腳接合器便可適用于膜上芯片封裝結(jié)構(gòu)300中。如此一來(lái)，不但 散熱問(wèn)題可以解決，且采用本發(fā)明所披露的膜上芯片封裝結(jié)構(gòu)可以降低TCP 封裝工藝的成本。此外，本領(lǐng)域的技術(shù)人員應(yīng)可了解，在不違背本發(fā)明的精 神下，第二導(dǎo)電箔的各種變化皆是可行的。舉例而言，可額外設(shè)置一個(gè)或者 多個(gè)開(kāi)孔于第二導(dǎo)電箔中，以使元件或者物件更容易:t也附著在基板上，此亦 隸屬于本發(fā)明所涵蓋的范圍。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的等同變 化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種膜上芯片封裝結(jié)構(gòu)，包含有一基板，包含一第一平面以及相對(duì)于該第一平面的一第二平面；一第一導(dǎo)電箔，設(shè)置于該基板的該第一平面上，其具有用來(lái)凸塊焊接的一第一特定圖樣；以及一第二導(dǎo)電箔，設(shè)置于該基板的該第二平面上，其具有一第二特定圖樣，其中該第二特定圖樣的面積不小于該第一特定圖樣的面積。
2. 如權(quán)利要求1所述的膜上芯片封裝結(jié)構(gòu)，其中該第一特定圖樣于該基 板上的 一投影區(qū)域位于該第二特定圖樣于該基板上的 一投影區(qū)域之中。
3. 如權(quán)利要求1所述的膜上芯片封裝結(jié)構(gòu)，其中該第二特定圖樣大致上 等于該第一特定圖樣。
4. 如權(quán)利要求1所述的膜上芯片封裝結(jié)構(gòu)，其中該第二導(dǎo)電箔完整地覆 蓋于該基板中除了該第二特定圖樣之外的該第二平面上。
5. 如權(quán)利要求1所述的膜上芯片封裝結(jié)構(gòu)，其中該第二導(dǎo)電箔還包含一 開(kāi)孔。
6. 如權(quán)利要求5所述的膜上芯片封裝結(jié)構(gòu)，其中該開(kāi)孔呈方形。
7. 如權(quán)利要求5所述的膜上芯片封裝結(jié)構(gòu)，其中該開(kāi)孔呈長(zhǎng)條型。
8. 如權(quán)利要求1所述的膜上芯片封裝結(jié)構(gòu)，其中該基板為聚亞酰胺膜。
9. 如權(quán)利要求1所述的膜上芯片封裝結(jié)構(gòu)，其中該第一導(dǎo)電箔包含銅， 以及該第二導(dǎo)電箔包含銅。
10. —種制造一膜上芯片封裝結(jié)構(gòu)的方法，包含有提供一基底，其包含一第一平面以及相對(duì)于該第一平面的一第二平面； 將一第一導(dǎo)電箔設(shè)置于該基板的該第一平面上，其中該第一導(dǎo)電箔具有 用來(lái)凸塊焊接的一第一特定圖樣；以及將一第二導(dǎo)電箔設(shè)置于該基板的該第二平面上，其中該第二導(dǎo)電箔具有一第二特定圖樣，且該第二特定圖樣的面積不小于該第一特定圖樣的面積。
11. 如權(quán)利要求IO所述的方法，還包含將該第一特定圖樣設(shè)置于該第 一導(dǎo)電箔的一第 一位置，并將該第二特定 圖樣設(shè)置于該第二導(dǎo)電箔的一第二位置； 其中該第一位置位于該第二位置之中。
12. 如權(quán)利要求IO所述的方法，其還包含設(shè)計(jì)該第二特定圖樣大致上等于該第一特定圖樣。
13. 如權(quán)利要求IO所述的方法，其還包含將該第二導(dǎo)電箔完整地覆蓋于 該基板中除了該第二特定圖樣之外的該第二平面上。
14. 如權(quán)利要求10所述的方法，其還包含設(shè)置一開(kāi)孔于該第二導(dǎo)電箔上。
15. —種用來(lái)組裝一驅(qū)動(dòng)集成電路與一膜上芯片封裝結(jié)構(gòu)的方法，包含有提供該驅(qū)動(dòng)集成電路以及該膜上芯片封裝結(jié)構(gòu)，該膜上芯片封裝結(jié)構(gòu)包 含一基板、 一第一導(dǎo)電箔以及一第二導(dǎo)電箔，其中該基板包含一第一平面以 及相對(duì)于該第一平面的一第二平面，該第一導(dǎo)電箔設(shè)置于該基板的該第一平 面上并具有用來(lái)凸塊焊接的一第一特定圖樣，以及該第二導(dǎo)電箔設(shè)置于該基 板的該第二平面上并具有一第二特定圖樣，且該第二特定圖樣的面積不小于 該第一特定圖樣的面積；利用一載座來(lái)承載該驅(qū)動(dòng)集成電路；利用 一電荷耦合裝置來(lái)監(jiān)看該膜上芯片封裝結(jié)構(gòu)，并利用該電荷耦合裝 置來(lái)透過(guò)該第一特定圖樣以及該第二特定圖樣監(jiān)看該驅(qū)動(dòng)集成電路以校正 該驅(qū)動(dòng)集成電^各；以及將該驅(qū)動(dòng)集成電路焊接在該膜上芯片封裝結(jié)構(gòu)之上，其中該驅(qū)動(dòng)集成電 路的凸塊焊接于該第 一導(dǎo)電箔的該第 一特定圖樣之上。
16. 如權(quán)利要求15所述的方法，其中該第一特定圖樣于該基板上的一投 影區(qū)域位于該第二特定圖樣于該基板上的 一投影區(qū)域之中。
17. 如權(quán)利要求15所述的方法，其中該第二特定圖樣大致上等于該第一 特定圖樣。
18. 如權(quán)利要求15所述的方法，其中該第二導(dǎo)電箔完整地覆蓋于該基板 中除了該第二特定圖樣之外的該第二平面上。
全文摘要
本發(fā)明公開(kāi)了一種膜上芯片封裝結(jié)構(gòu)、及其制造與組裝方法。該膜上芯片封裝結(jié)構(gòu)包含一基板、一第一導(dǎo)電箔以及一第二導(dǎo)電箔?；灏坏谝黄矫嬉约跋鄬?duì)于該第一平面的一第二平面。第一導(dǎo)電箔設(shè)置于基板的第一平面上，并具有用來(lái)凸塊焊接的第一特定圖樣。第二導(dǎo)電箔設(shè)置于基板的第二平面上，并具有第二特定圖樣，其中第二特定圖樣的面積不小于第一特定圖樣的面積。
文檔編號(hào)H05K1/11GK101515576SQ20081021507
公開(kāi)日2009年8月26日 申請(qǐng)日期2008年9月9日 優(yōu)先權(quán)日2008年2月18日
發(fā)明者林久順, 鄭百盛 申請(qǐng)人:奇景光電股份有限公司