專利名稱：防止電磁干擾的電路板布局結構及方法
技術領域：
本發(fā)明涉及一種防止電磁干擾的電路板布局結構及方法，特別涉及一種 具有高頻信號及防止電磁干擾的電路板布局結構及布局方法。
背景技術：
任何高頻電子產品均會產生噪聲(Noise)，電子噪聲干擾可分為傳導干 擾和幅射干擾兩方面來談， 一般而言，傳導干擾會通過電源線去干擾影響其 他電子或電器產品正常運作，而幅射干擾則是通過空氣去干擾影響其他設備， 對于電器用品的使用， 一般國家的電氣安全規(guī)定中都制定有防止電磁干擾的 規(guī)范。
隨著高科技領域的進步，電磁干擾(electromagnetic inference, EMI)的 問題也日益增多。當半導體元件速度愈快、密度愈高時，噪聲也愈大。對印 刷電路板(PCB)設計工程師而言，EMI的問題也日趨重要，而借助適當?shù)?印刷電路板布局技術與配合系統(tǒng)化的設計方法，將可預先避免EMI問題的干 擾。
而目前試圖減少或將電磁波降到最低的方法都是靠隔離保護，這包括將 電纜線包覆一層隔離網(wǎng)以傳導接地，或是在電子產品的機殼內會產生電磁波 的元件周圍放置金屬導電物。而這些電磁波的防制步驟會增加電子裝置的制 造成本，并讓電子產品更為復雜。
發(fā)明內容
有鑒于此，本發(fā)明提供一種防止電磁干擾的電路板布局結構及方法，利 用多個導電網(wǎng)格布設在電路板的信號層上，以包覆信號層上的信號線路。導 電網(wǎng)格的布局會破壞信號線路所產生的干擾源磁場，進而讓電路板上大面積 磁場分布的長度降低，從而使得噪聲輻射程度減弱，達到EMI的防制效果。
本發(fā)明提供的防止電磁干擾的電路板布局結構包括多層印刷電路板、多個導電網(wǎng)格及多個導電穿孔。其中，多層印刷電路板具有多個信號層與接地 層，每一信號層上都布設有多條信號線路。多個導電網(wǎng)格布設于每一信號層 上，并且包覆每一信號層上的信號線路。多個導電穿孔設置于多層印刷電路 板的各層間，電性連接于該接地層及每一信號層上的導電網(wǎng)格。借此，根據(jù) 導電網(wǎng)格尺寸的設計，可達到阻隔特定電磁波頻率的目的。
上述防止電磁干擾的電路板布局結構中，該導電網(wǎng)格可為單位網(wǎng)格。 上述防止電磁干擾的電路板布局結構中，該單位網(wǎng)格的尺寸可根據(jù)公式
C=fXX中X的大小來設計，其中C代表光速，f代表所要阻隔的電磁波頻率，
x代表所要阻隔的電磁波頻率的波長。
上述防止電磁干擾的電路板布局結構中，該單位網(wǎng)格的長度可為所要阻 隔的電磁波頻率的波長x縮小整數(shù)倍的長度。
上述防止電磁干擾的電路板布局結構中，多個導電穿孔可以2倍于單位 網(wǎng)格的長度，間隔設置在該多層印刷電路板的周圍，以構成封閉接地網(wǎng)路。
本發(fā)明提供的防止電磁干擾的電路板布局方法可實施于多層印刷電路 板，該多層印刷電路板具有多個信號層與接地層，其中該方法步驟為，首先， 在多層印刷電路板的每一信號層形成多個導電網(wǎng)格，并且，多個導電網(wǎng)格包 覆每一信號層上的信號線路，其中導電網(wǎng)格為單位網(wǎng)格，單位網(wǎng)格的尺寸是 根據(jù)所要阻隔的電磁波頻率而設計的。然后，在多層印刷電路板的各層間形 成多個導電穿孔，多個導電穿孔電性連接于該接地層與每一信號層上的導電 網(wǎng)格，以構成封閉接地網(wǎng)路。如此，根據(jù)多個導電網(wǎng)格尺寸的設計，可達到 阻隔特定電磁波頻率的目的。
上述防止電磁干擾的電路板布局方法中，在形成多個導電網(wǎng)格的步驟之
前，還可包括以下步驟選擇所要阻隔的電磁波頻率，并且依據(jù)公式C:fX入 計算，以得到要阻隔的電磁波頻率的波長。
上述防止電磁干擾的電路板布局方法中，在得到要阻隔的電磁波頻率的
波長步驟之后，還可包括以下步驟將要阻隔的電磁波頻率波長除以整數(shù)n
倍，以得到該單位網(wǎng)格的尺寸。
上述防止電磁干擾的電路板布局方法中，C代表光速，f代表所要阻隔的
電磁波頻率，x代表所要阻隔的電磁波頻率的波長。
上述防止電磁干擾的電路板布局方法中，多個導電穿孔可以2倍于單位網(wǎng)格的長度，間隔設置在該多層印刷電路板的周圍以構成封閉接地網(wǎng)路。
綜上所述，本發(fā)明的防止電磁干擾的電路板布局結構及方法，通過導電 網(wǎng)格的布局方式，來達到阻隔特定電磁波頻率的目的。如此，本發(fā)明的布局 結構及方法可降低干擾源磁場分布的長度，以減弱噪聲輻射程度，進而減低
信號彼此相互干擾程度。同時，本發(fā)明可使導電穿孔減低程度約略30 50%， 使得電路板的強度不因導電穿孔數(shù)而減低。另外，本發(fā)明使用導電網(wǎng)格布局 方式，因而可以減低電鍍成本約25~30%。
以上的概述與接下來的詳細說明均為示范性質，用于一步說明本發(fā)明的 范圍。關于本發(fā)明的其他目的與優(yōu)點，將以后續(xù)的說明與附圖進行闡述。
圖1為本發(fā)明的電路板布局結構分層示意圖2為本發(fā)明電路板表層布局示意圖3為本發(fā)明導電網(wǎng)格示意圖；及
圖4為本發(fā)明電路板布局方法流程方塊示意圖。
其中，附圖標記說明如下
1多層印刷電路板
10第一信號層
102導電網(wǎng)格 103信號線路 104導電穿孔 12接地層 14第二信號層
具體實施例方式
請參考圖1，此圖為本發(fā)明的電路板布局結構分層示意圖。其中，本發(fā) 明的電路板布局結構包括多層印刷電路板1、多個導電網(wǎng)格102及多個導電 穿孔104。多層印刷電路板1具有第一信號層10、第二信號層14及接地層 12。在第一信號層10與第二信號層14上都布設有多條信號線路103與多個 導電網(wǎng)格102，其中多個導電網(wǎng)格102用以包覆前述多條信號線路103。同時，
6多個導電穿孔104電性連接于接地層12，且電性連接于第一信號層10與第 二信號層14上的多個導電網(wǎng)格102。
配合圖1,請參考圖2，此圖為本發(fā)明電路板表層布局示意圖。其中，第 一信號層10上布設有多個信號線路103，多個信號線路103在高頻操作時會 產生電磁噪聲，這些電磁噪聲會通過電源線與空氣，以傳導和幅射方式干擾 第一信號層10上其他電子元件。因此，第一信號層10上布設有多個導電網(wǎng) 格102，多個導電網(wǎng)格102包覆多個信號線路103，用以阻隔前述電磁噪聲的 干擾。
再配合圖1，參考圖2，第一信號層10還布設有多個導電穿孔104，多 個導電穿孔104電性連接第一信號層10上的導電網(wǎng)格102，其中多個導電穿 孔104以2倍于單位導電網(wǎng)格102的長度，間隔設置在該多層印刷電路板1 的周圍。同時，多個導電穿孔104還電性連接多層印刷電路板1的第二信號 層14上的導電網(wǎng)格(圖中未示)與接地層12。如此，多層印刷電路板1中 第一信號層10與第二信號層14的導電網(wǎng)格102均通過多個導電穿孔104電 性連接到接地層12，因而構成封閉接地網(wǎng)路。
再配合圖1，參考圖2，當多個信號線路103在高頻操作下產生電磁噪聲 時，根據(jù)電磁原理，通過導電穿孔104電性連接到接地層12的多個導電網(wǎng)格 102會將電磁噪聲引導到接地層12并予以釋放，進而破壞電磁噪聲的磁力線 分布，降低磁場分布的長度，以減弱電磁噪聲輻射程度。
因此，在多層印刷電路板1的第一信號層10與第二信號層14中布設有 大面積的多個導電網(wǎng)格102，并且，大面積的多個導電網(wǎng)格102將第一信號 層10與第二信號 層14中的信號線路103完全包覆住，以阻隔信號線路103 所產生的電磁噪聲，進而達到防止電磁干擾的功效。
參考圖3，此圖為本發(fā)明導電網(wǎng)格示意圖。其中，導電網(wǎng)格102為單位 網(wǎng)格，即網(wǎng)格的長L與寬W具有相同長度。同時，單位網(wǎng)格的尺寸大小根 據(jù)公式(1)而得。
C=fXL (1)
在公式(1)中，C代表光速，f代表所要阻隔的電磁波頻率，X代表所 要阻隔的電磁波頻率的波長。根據(jù)公式(1)，由于光速c為固定值，因此，
要阻隔的電磁波頻率f與要阻隔的電磁波頻率的波長X成反比。如此，在導電網(wǎng)格102的尺寸設計中，需先選擇所要阻隔的電磁波頻率 f，再依據(jù)公式(1)進行計算，進而得到要阻隔的電磁波頻率的波長X，而
單位導電網(wǎng)格102的長度即為所要阻隔的電磁波頻率波長人縮小整數(shù)n倍的 長度。如圖3所示，在導電網(wǎng)格102的尺寸中，其長L與寬W的長度由公 式(2)與公式(3)計算取得，其中n為任意整數(shù)。
L=Vn... (2)
W=A/n... (3)
配合圖l，請參考圖4，此圖為本發(fā)明電路板布局方法流程方塊示意圖。 本發(fā)明的電路板布局方法實施于具有第一信號層10、第二信號層14及接地 層12的多層印刷電路板1，該方法步驟為步驟SIOO，首先需先選擇所要 阻隔的電磁波頻率f，再依據(jù)公式C二fX人計算，進而得到要阻隔的電磁波頻 率的波長X，其中C代表光速。然后是步驟S102，將要阻隔的電磁波頻率波 長人除以整數(shù)n倍，以得到單位導電網(wǎng)格102的長L與寬W的長度。接著 是步驟S104，在多層印刷電路板1的第一信號層10與第二信號層14上形成 多個導電網(wǎng)格102，其中多個導電網(wǎng)格102包覆第一信號層10與第二信號層 14上的信號線路。然后是步驟S106，在多層印刷電路板1形成多個導電穿 孔104，多個導電穿孔104穿設于第一信號層10、第二信號層14與接地層之 間，電性連接于該接地層12及第一信號層10與第二信號層14上的導電網(wǎng)格 102，從而構成封閉接地網(wǎng)路。
綜上所述，本發(fā)明的防止電磁干擾的電路板布局結構及方法，通過導電 網(wǎng)格的布局方式，來達到阻隔特定電磁波頻率的目的。如此，本發(fā)明的布局 結構及方法可降低干擾源磁場分布的長度，以減弱噪聲輻射程度，進而減低 信號彼此相互干擾程度。同時，本發(fā)明可使導電穿孔104減低程度約略 30 50%，使得電路板的強度不因導電穿孔104數(shù)而減低。另夕卜，本發(fā)明使用 導電網(wǎng)格102布局方式，因而可以減低電鍍成本約25~30%。
按，以上所述僅為本發(fā)明最佳的具體實施例，但本發(fā)明的特征并不局限 于此，任何本領域技術人員在本發(fā)明的領域內可輕易構思出的變化或修改均 可涵蓋在以下本案的專利范圍。
權利要求
1. 一種防止電磁干擾的電路板布局結構，其特征在于包括多層印刷電路板，具有多個信號層與接地層，每一信號層上都布設有多條信號線路；多個導電網(wǎng)格，布設于每一信號層上，并且包覆每一信號層上的信號線路；及多個導電穿孔，電性連接于該接地層及每一信號層上的導電網(wǎng)格。
2. 如權利要求l所述的防止電磁干擾的電路板布局結構，其特征在于， 該導電網(wǎng)格為單位網(wǎng)格。
3. 如權利要求2所述的防止電磁干擾的電路板布局結構，其特征在于， 該單位網(wǎng)格的尺寸是根據(jù)公式C=fXX中入的大小而設計的，其中C代表光 速，f代表所要阻隔的電磁波頻率，X代表所要阻隔的電磁波頻率的波長。
4. 如權利要求3所述的防止電磁干擾的電路板布局結構，其特征在于， 該單位網(wǎng)格的長度為所要阻隔的電磁波頻率的波長X縮小整數(shù)倍的長度。
5. 如權利要求l所述的防止電磁干擾的電路板布局結構，其特征在于， 多個導電穿孔以2倍于單位網(wǎng)格的長度，間隔設置在該多層印刷電路板的周 圍，以構成封閉接地網(wǎng)路。
6. —種防止電磁干擾的電路板布局方法，其特征在于該方法實施于多層 印刷電路板，該多層印刷電路板具有多個信號層與接地層，其中該方法包括 以下步驟在該多層印刷電路板的每一信號層形成多個導電網(wǎng)格，其中所述多個導 電網(wǎng)格包覆每一信號層上的信號線路；及在該多層印刷電路板的各層間形成多個導電穿孔，所述多個導電穿孔電 性連接于該接地層與每一信號層上的所述導電網(wǎng)格。
7. 如權利要求6所述的防止電磁干擾的電路板布局方法，其特征在于， 該導電網(wǎng)格為單位網(wǎng)格，該單位網(wǎng)格的尺寸是根據(jù)所要阻隔的電磁波頻率而 設計的。
8. 如權利要求7所述的防止電磁干擾的電路板布局方法，其特征在于， 在形成多個導電網(wǎng)格的步驟之前，還包括以下步驟選擇所要阻隔的電磁波頻率，并且依據(jù)公式C:fXX計算，以得到要阻隔的電磁波頻率的波長。
9. 如權利要求8所述的防止電磁干擾的電路板布局方法，其特征在于，在得到要阻隔的電磁波頻率的波長步驟之后，還包括以下步驟將要阻隔的電磁波頻率波長除以整數(shù)n倍，以得到該單位網(wǎng)格的尺寸。
10. 如權利要求8所述的防止電磁干擾的電路板布局方法，其特征在于， C代表光速，f代表所要阻隔的電磁波頻率，X代表所要阻隔的電磁波頻率的 波長。
11. 如權利要求7所述的防止電磁干擾的電路板布局方法，其特征在于， 多個導電穿孔以2倍于單位網(wǎng)格的長度，間隔設置在該多層印刷電路板的周 圍以構成封閉接地網(wǎng)路。
全文摘要
一種防止電磁干擾的電路板布局結構及方法，其中電路板布局結構包括多層印刷電路板、多個導電網(wǎng)格及多個導電穿孔。多層印刷電路板具有多個信號層與接地層，每一信號層上都布設有多條信號線路。多個導電網(wǎng)格布設于每一信號層上，并且包覆每一信號層上的信號線路。多個導電穿孔設置于多層印刷電路板的各層間，電性連接于接地層及每一信號層上的導電網(wǎng)格。借此，根據(jù)導電網(wǎng)格尺寸的設計，可達到阻隔特定電磁波頻率的目的。本發(fā)明可降低干擾源磁場分布的長度，以減弱噪聲輻射程度，進而減低信號彼此相互干擾程度，并使得導電穿孔減少約30～50％，以避免降低電路板的強度。另外，本發(fā)明使用導電網(wǎng)格布局方式，因而可減低電鍍成本約25～30％。
文檔編號H05K9/00GK101472454SQ20071030592
公開日2009年7月1日 申請日期2007年12月28日 優(yōu)先權日2007年12月28日
發(fā)明者葉洧豪, 洪穎福 申請人:環(huán)隆電氣股份有限公司