以下描述涉及集成電路器件(“IC”)。更具體的，以下描述涉及用于IC的消除脈沖波峰因子消減。

背景技術(shù)：
基站和其他發(fā)射機(jī)越來越多地引入更多的無線接入技術(shù)。此外，通過基站和其他發(fā)射機(jī)的通信量也在增加。因此，需要降低將要發(fā)射的信號(hào)的波峰因子消減(“CFR”)的反應(yīng)時(shí)間和/或復(fù)雜度，這也將是有益的。

技術(shù)實(shí)現(xiàn)要素：
一種設(shè)備大體涉及波峰因子消減。在該設(shè)備中，有限脈沖響應(yīng)濾波器被配置成提供第一消除脈沖和第二消除脈沖。第一加法器耦接成接收輸入信號(hào)和第一消除脈沖，以提供第一差值信號(hào)。峰引擎耦接成接收第一差值信號(hào)，且配置成響應(yīng)于該第一差值信號(hào)而提供消除脈沖值。該有限脈沖響應(yīng)濾波器耦接成接收消除脈沖值，以提供第一消除脈沖和第二消除脈沖中的每一個(gè)。延遲器耦接成接收輸入信號(hào)，以提供延遲的輸入信號(hào)。第二加法器耦接成接收該延遲的輸入信號(hào)和第二消除脈沖，以提供第二差值信號(hào)。第二差值信號(hào)是延遲的輸入信號(hào)的波峰因子消減后的版本。在一些實(shí)施例中，有限脈沖響應(yīng)濾波器可以包括延遲線，其耦接成接收消除脈沖值，以提供第一加權(quán)信號(hào)和第二加權(quán)信號(hào)。延遲線可以耦接在有限脈沖響應(yīng)濾波器的第一放大加和模塊和第二放大加和模塊之間，以提供第一加權(quán)信號(hào)至第一放大加和模塊，且提供第二加權(quán)信號(hào)至第二放大加和模塊。第一放大加和模塊耦接成接收第一加權(quán)信號(hào)，以提供第一消除脈沖，第二放大加和模塊耦接成接收第二加權(quán)信號(hào)，以提供第二消除脈沖。在一些實(shí)施例中，第一消除脈沖發(fā)生器可以耦接成從第一放大加和模塊接收第一消除脈沖，以進(jìn)行針對(duì)第一分?jǐn)?shù)偏移的調(diào)節(jié)，從而提供針對(duì)第一分?jǐn)?shù)偏移調(diào)節(jié)的第一消除脈沖至第一加法器。第二消除脈沖發(fā)生器耦接成從第二放大加和模塊接收第二消除脈沖，以進(jìn)行針對(duì)第二分?jǐn)?shù)偏移的調(diào)節(jié)，從而提供針對(duì)第二分?jǐn)?shù)偏移調(diào)節(jié)后的第二消除脈沖至第二加法器。在一些實(shí)施例中，有限脈沖響應(yīng)濾波器可以包括延遲線，耦接成接收消除脈沖值，以提供第一加權(quán)信號(hào)和第二加權(quán)信號(hào)。延遲線可以耦接在有限脈沖響應(yīng)濾波器的第一消除脈沖發(fā)生器和第二消除脈沖發(fā)生器之間，以提供第一加權(quán)信號(hào)至第一消除脈沖發(fā)生器，且提供第二加權(quán)信號(hào)至第二消除脈沖發(fā)生器。第一消除脈沖發(fā)生器可以耦接成接收第一加權(quán)信號(hào)，以提供第一消除脈沖，且配置成進(jìn)行針對(duì)第一分?jǐn)?shù)偏移的調(diào)節(jié)，從而提供針對(duì)第一分?jǐn)?shù)偏移調(diào)節(jié)后的第一消除脈沖至第一加法器。第二消除脈沖發(fā)生器可以耦接成接收第二加權(quán)信號(hào)，以提供第二消除脈沖，且配置成進(jìn)行針對(duì)第二分?jǐn)?shù)偏移的調(diào)節(jié)，從而提供針對(duì)第二分?jǐn)?shù)偏移調(diào)節(jié)的第二消除脈沖至第二加法器。在一些實(shí)施例中，第一窗-波峰因子消減引擎可以耦接成從第一消除脈沖發(fā)生器接收第一消除脈沖，以清理該第一消除脈沖，以提供給第一加法器。第二窗-波峰因子消減引擎，耦接成從第二消除脈沖發(fā)生器接收第二消除脈沖，以清理該第二消除脈沖，以提供給第二加法器。在一些實(shí)施例中，第三消除脈沖發(fā)生器可以耦接成從第一消除脈沖發(fā)生器接收第一消除脈沖，以清理該第一消除脈沖，以提供給第一加法器。第四消除脈沖發(fā)生器可以耦接成從第二消除脈沖發(fā)生器接收第二消除脈沖，以清理該第二消除脈沖，以提供給第二加法器。在一些實(shí)施例中，消除脈沖值是響應(yīng)于第一消除脈沖提供的過去貢獻(xiàn)而遞歸更新的。在一些實(shí)施例中，有限脈沖響應(yīng)濾波器是分解濾波器(factoredfilter)。在一些實(shí)施例中，第一消除脈沖和第二消除脈沖分別被提供給第一加法器和第二加法器各自的負(fù)端口。在一些實(shí)施例中，峰引擎配置有門限峰值T，其中輸入信號(hào)x(n)，第一消除脈沖c(n)，以及第一差值信號(hào)y(n)，運(yùn)算為：在一些實(shí)施例中，峰引擎包括前看模塊。該前看模塊可以配置成前看輸入信號(hào)的未來貢獻(xiàn)，以確定該輸入信號(hào)的下一個(gè)樣本是否超過門限值，以為關(guān)聯(lián)的樣本設(shè)定恒定的信號(hào)相位，從而簡化消除脈沖值僅為幅度數(shù)據(jù)。在一些實(shí)施例中，前看模塊配置成使用長度為2M+1的濾波函數(shù)w減去未來貢獻(xiàn)，以確定消除脈沖c(n:n+L-1)的能量，該能量足夠驅(qū)動(dòng)樣本幅度至低于門限值的數(shù)值，其中M是大于零的正整數(shù)，c(n)是第一消除脈沖，L是前看值。在一些實(shí)施例中，前看模塊包括二次規(guī)劃函數(shù)，非線性規(guī)劃函數(shù)或者線性規(guī)劃函數(shù)，用于單通波峰因子消減。在一些實(shí)施例中，前看模塊配置成：查看輸入信號(hào)的未來樣本，以量化超過門限值的未來樣本，使用量化的未來樣本回看，以及將量化的未來樣本應(yīng)用到第一差值信號(hào)，從而在為消除脈沖值選擇當(dāng)前消除脈沖復(fù)數(shù)增益中消除未來和過去貢獻(xiàn)的絕大部分。一種方法大體涉及波峰因子消減。在該方法中，獲得輸入信號(hào)的幅度或者幅度的平方(magnitudesquared)。使用峰探測器探測輸入信號(hào)的峰。確定與峰的探測關(guān)聯(lián)的分?jǐn)?shù)時(shí)間偏移。內(nèi)插，以尋找探測的該峰的峰幅度以及峰位置。確定峰幅度是否大于門限值。為大于門限值的峰幅度，尋找用于消除復(fù)數(shù)內(nèi)插的消除脈沖值。生成具有所述消除脈沖增益的消除脈沖。輸出消除脈沖，用于峰值因子消減。在一些實(shí)施例中，該方法可以包括，對(duì)于不大于門限值的峰幅度，設(shè)置消除脈沖增益為一。在一些實(shí)施例中，探測可以包括對(duì)樣本序列進(jìn)行二次擬合，且內(nèi)插包括使用該二次擬合。附圖描述附圖示出了示例性的設(shè)備和/或方法。然而，附圖不應(yīng)當(dāng)用于限制權(quán)利要求的范圍，而僅用于解釋和理解。圖1是示出一個(gè)示例性的列式現(xiàn)場可編程邏輯門陣列(“FPGA”)架構(gòu)的簡化框圖；圖2是示出一個(gè)示例性的傳統(tǒng)窗波峰因子消減(“CFR”)引擎的框圖；圖3是示出一個(gè)示例性的CPCFR引擎的框圖；圖4是示出一個(gè)示例性的消除脈沖發(fā)生器(“CPG”)的框圖；圖5是示出一個(gè)示例性的復(fù)數(shù)CP增益生成和CP生成流程的流程圖；圖6至圖8是分別示出其他示例性的消除脈沖因子消減(“CPCFR”)引擎的框圖。具體實(shí)施方式以下描述中，列舉了很多具體細(xì)節(jié)，以提供對(duì)具體實(shí)施例的詳盡描述。然而本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以在沒有以下給定的所有具體細(xì)節(jié)的情況下實(shí)施一個(gè)或多個(gè)其他實(shí)施例和/或?qū)嵤├淖兓?。在一些情形下，未詳?xì)描述眾所周知的特征，以免淡化對(duì)文本實(shí)施例的描述。為便于說明，在不同圖示中使用相同的標(biāo)記來指代相同的項(xiàng)；然而，這些項(xiàng)在替代實(shí)施例中可能不同。在描述示意性地示出在若干圖中的實(shí)施例之前，先進(jìn)行大體介紹以加深理解。通常，傳統(tǒng)的窗波峰因子消減(“CFR”)要么性能太低，要么為了為某些應(yīng)用獲得足夠的性能而包括多個(gè)層級(jí)。多個(gè)層級(jí)增加了反應(yīng)時(shí)間以及復(fù)雜度，并且可能不適用于某些應(yīng)用，包括但不限于多重?zé)o線接入技術(shù)(multi-radioaccesstechnology)。傳統(tǒng)的消除脈沖應(yīng)用將先前和將來的消除脈沖關(guān)聯(lián)到當(dāng)前消除脈沖，在一些應(yīng)用中，其會(huì)響應(yīng)于施加的復(fù)雜增益過抑制或者欠抑制峰。這種關(guān)聯(lián)需要多個(gè)通道，這增加了反應(yīng)延遲和復(fù)雜度，并且可能不適用于某些應(yīng)用，包括但不限于多重?zé)o線接入技術(shù)。以下描述CFR，其可以在單層級(jí)和單通道中實(shí)現(xiàn)，且具有足夠的性能用于某些應(yīng)用，包括但不限于多重?zé)o線接入技術(shù)。更具體的，描述了峰引擎，其生成復(fù)數(shù)消除脈沖增益(complexcancellationpulsegain)。該峰引擎可以具有前看(look-ahead)以提高性能。此外，該峰引擎可以配置成對(duì)檢測到的峰進(jìn)行擬合，以及支持分?jǐn)?shù)偏移(fractionaloffset)。此外，描述了消除脈沖生成器，其在單通道中產(chǎn)生用于消除的更精確的消除脈沖?；谝陨洗篌w的認(rèn)識(shí)，以下大致描述用于消除脈沖-CFR引擎的多個(gè)配置。因?yàn)橐粋€(gè)或多個(gè)上述實(shí)施例在本文中的描述使用了一個(gè)具體類型的IC，以下提供該IC的詳細(xì)描述。然而，應(yīng)當(dāng)理解，其他類型的IC也可以通過本文描述的一個(gè)或多個(gè)技術(shù)獲益?？删幊踢壿嬈骷?“PLD”)是一種熟知的集成電路，可編程從而用于執(zhí)行指定的邏輯功能。一種PLD，現(xiàn)場可編程邏輯門陣列(“FPGA”)，通常包含可編程單元塊(tile)陣列。這些可編程單元塊可包含例如輸入/輸出模塊(“IOB”)、可配置邏輯模塊(“CLB”)、專用隨機(jī)存取存儲(chǔ)器模塊(“BRAM”)、倍增器、數(shù)字信號(hào)處理模塊(“DSP”)、處理器、時(shí)鐘管理器、延遲鎖定環(huán)(“DLL”)等等。本文中使用的“包含”和“包括”是開放式的包含。每個(gè)可編程單元塊通常既包含可編程互連也包含可編程邏輯?？删幊袒ミB通常包含許多個(gè)不同長度的互連線，其通過可編程互連點(diǎn)(“PIP”)相互連接?？删幊踢壿嬍褂每删幊淘韺?shí)施用戶設(shè)計(jì)的邏輯，可編程元件可包含例如函數(shù)產(chǎn)生器、寄存器、算術(shù)邏輯等。通常通過將配置數(shù)據(jù)流加載到內(nèi)部配置存儲(chǔ)器單元中來編程可編程互連及可編程邏輯，所述內(nèi)部配置存儲(chǔ)器單元界定如何配置可編程元件?？蓮拇鎯?chǔ)器(例如從外部PROM)讀取配置數(shù)據(jù)，或者通過外部設(shè)備將配置數(shù)據(jù)寫入FPGA中。于是，各個(gè)存儲(chǔ)器單元的集合狀態(tài)決定FPGA的功能。另一種類型的PLD是復(fù)雜可編程邏輯器件，或CPLD。CPLD包含兩個(gè)或兩個(gè)以上“功能模塊”，其通過互連開關(guān)矩陣連接在一起并連接到輸入/輸出(“I/O”)資源。CPLD的每一功能模塊包含類似于可編程邏輯陣列(“PLA”)及可編程陣列邏輯(“PAL”)器件中使用的兩級(jí)與/或(AND/OR)結(jié)構(gòu)。在CPLD中，通常在非易失性存儲(chǔ)器中以片上(on－chip)方式存儲(chǔ)配置數(shù)據(jù)。在一些CPLD中，在非易失性存儲(chǔ)器中以片上方式存儲(chǔ)配置數(shù)據(jù)，接著作為初始配置(編程)序列的一部分將配置數(shù)據(jù)下載到易失性存儲(chǔ)器。對(duì)于所有這些可編程邏輯器件(“PLD”)，通過數(shù)據(jù)位來控制器件的功能，該數(shù)據(jù)位出于此目的而被提供給該器件?？蓪?shù)據(jù)位存儲(chǔ)于易失性存儲(chǔ)器(例如，靜態(tài)存儲(chǔ)器單元，如在FPGA及一些CPLD中)、非易失性存儲(chǔ)器(例如，快閃存儲(chǔ)器，如在一些CPLD中)，或任何其它類型的存儲(chǔ)器單元。通過應(yīng)用處理層，例如金屬層，來編程其它PLD，該處理層以可編程的方式使器件上的多個(gè)元件互連。這些PLD稱為掩?？删幊唐骷＿€可用其它方式來實(shí)施PLD，例如使用熔絲或反熔絲技術(shù)。術(shù)語“PLD”及“可編程邏輯器件”包含但不限于這些示范性器件，也涵蓋僅部分可編程的器件。例如，一種類型的PLD包含硬編碼晶體管邏輯與可編程開關(guān)結(jié)構(gòu)的組合，該可編程開關(guān)結(jié)構(gòu)以可編程方式使硬編碼晶體管邏輯互連。如以上指出的，高級(jí)FPGA可以包含成陣列的若干不同類型的可編程邏輯模塊。例如，圖1示出的FPGA架構(gòu)100包含多個(gè)不同的可編程單元塊，該不同的可編程單元塊包括千兆位收發(fā)器(“MGT”)101、可配置邏輯模塊(“CLB”)102、隨機(jī)存取存儲(chǔ)器模塊(“BRAM”)103、輸入/輸出模塊(“IOB”)104、配置及時(shí)鐘邏輯(“CONFIG/CLOCK”)105、數(shù)字信號(hào)處理模塊(“DSP”)106、專用輸入/輸出模塊(“I/O”)107(例如，配置端口及時(shí)鐘端口)，以及其它可編程邏輯108，例如數(shù)字時(shí)鐘管理器、模/數(shù)轉(zhuǎn)換器、系統(tǒng)監(jiān)視邏輯等。一些FPGA還包含專用處理器模塊(“PROC”)110。在一些FPGA中，每個(gè)可編程單元塊包含可編程互連元件(“INT”)111，其具有連接至及來自每個(gè)鄰近單元塊中的對(duì)應(yīng)互連元件的標(biāo)準(zhǔn)化連接。因此，這些結(jié)合到一起可編程互連元件實(shí)現(xiàn)所示出的FPGA的可編程互連結(jié)構(gòu)?？删幊袒ミB元件111還包含連接至及來自同一單元塊內(nèi)的可編程邏輯元件的連接，如圖1上部所包含的實(shí)例所示。例如，CLB102可包含可配置邏輯元件(“CLE”)112和一個(gè)可編程互連元件(“INT”)111，其中CLE112可被編程以實(shí)現(xiàn)用戶邏輯。除了一個(gè)或一個(gè)以上可編程互連元件之外，BRAM103還可包含BRAM邏輯元件(“BRL”)113。通常，單元塊中包含的互連元件的數(shù)目取決于單元塊的高度。在圖示的實(shí)施例中，BRAM單元塊的高度與五個(gè)CLB的高度相同，但也可使用其它數(shù)目(例如四個(gè))。除了適當(dāng)數(shù)目的可編程互連元件之外，DSP單元塊106還可包含DSP邏輯元件(“DSPL”)114。除了包含一個(gè)可編程互連元件111外，IOB104還可包含例如兩個(gè)輸入/輸出邏輯元件(“IOL”)115。本領(lǐng)域技術(shù)人員將容易了解，連接到例如I/O邏輯元件115的實(shí)際I/O墊通常并不局限于輸入/輸出邏輯元件115的區(qū)域。在圖示實(shí)施例中，鄰近裸片的水平區(qū)域(示出于圖1)用于配置、時(shí)鐘和其他邏輯控制。延伸自該水平區(qū)域的多個(gè)縱列109或者一個(gè)縱列用于在整個(gè)FPGA寬度上分配時(shí)鐘和配置信號(hào)。一些使用圖1示出的架構(gòu)的FPGA包含額外的邏輯模塊，該額外的邏輯模塊破壞了構(gòu)成FPGA大部分的規(guī)則列結(jié)構(gòu)。該額外的邏輯塊可以是可編程模塊和/或?qū)Ｓ眠壿?。例如，處理器模塊110貫穿若干列CLB和BRAM。需要注意，圖1僅用于示意一個(gè)示例性的FPGA架構(gòu)。例如，一行中的邏輯模塊數(shù)目，行的相對(duì)寬度，行的數(shù)目和順序，行中包含的邏輯模塊類型，邏輯模塊的相對(duì)尺寸，以及圖1上部包含的互連/邏輯實(shí)現(xiàn)僅是實(shí)例性的。例如，在實(shí)際的FPGA中，當(dāng)存在CLB時(shí)，通常包含多于一個(gè)相鄰行的CLB，從而便于用戶邏輯的有效實(shí)現(xiàn)，但是相鄰CLB行的數(shù)目隨著FPGA的整體尺寸而變化。圖2是示出一個(gè)示例性的傳統(tǒng)的窗CFR引擎200的框圖。將要被發(fā)送的輸入信號(hào)201可以大體被看作是將要被發(fā)送的信號(hào)的基帶表示。通常輸入信號(hào)201是復(fù)數(shù)形式(incomplexform)。輸入信號(hào)201作為輸入提供給幅度轉(zhuǎn)換器203，以及作為輸入提供給乘法器205。幅度轉(zhuǎn)換器203的輸出實(shí)際上是輸入信號(hào)201的幅度或者包絡(luò)，該輸出作為輸入提供給第一加法器207的正端。加法器207的另一個(gè)輸入是固定的門限值209，T，其可以作為輸入提供給加法器207的負(fù)端。如果從加法器207的加和輸出是負(fù)值，那么輸入信號(hào)201中的峰沒有超過門限值T。然而，如果從加法器207的輸出是正值，那么輸入信號(hào)201中的峰超出了門限值T。加法器207的加和輸出作為輸入提供給第二加法器211。加法器211的另一個(gè)輸入是從加權(quán)加法器213的輸出。加法器211的輸出作為輸入提供給最大幅度模塊215。最大幅度模塊215的非復(fù)數(shù)輸出被作為輸入提供給延遲鏈或者移位寄存器(“加權(quán)模塊”)217。加權(quán)模塊217的多個(gè)抽頭用于提供加權(quán)，例如加權(quán)w2、w1、w0，給加權(quán)加法器213，提供加權(quán)w2、w1、w0、w1、w2給加權(quán)加法器223。如同來自加權(quán)模塊217的輸出，來自加權(quán)加法器223的輸出都是幅度信號(hào)。加權(quán)加法器223還接收單位增益(“1”)的縮放輸入信號(hào)221。加權(quán)加法器223的輸出作為增益縮放輸入提供給乘法器205。乘法器205的輸出是將要被發(fā)送的輸出信號(hào)225。實(shí)際上，如下文更具體地描述的，輸出信號(hào)225是輸入信號(hào)201的增益縮放后的版本。如果從加法器207的輸出是負(fù)的，那么輸入至加權(quán)加法器223的增益為1的縮放輸入信號(hào)221被作為縮放因子，用于加權(quán)加法器223的輸出。因此，對(duì)于CFR輸出信號(hào)225的被縮放的部分，這部分和輸入信號(hào)201的相關(guān)聯(lián)部分相同。然而，如果加法器207的輸出是正的，那么最大幅度模塊215提供非零輸出值y給加權(quán)模塊217。響應(yīng)于最大幅度模塊215的非零輸出值，加權(quán)加法器213和223分別接收一組在時(shí)間上分布或者在時(shí)間上分散的加權(quán)。加權(quán)加法器223可以加和這些加權(quán)，從而提供增益信號(hào)作為給乘法器205的輸入，該增益信號(hào)實(shí)際上是“小于單位”的縮放因子。加權(quán)加法器213可以加和接收到的一組加權(quán)，作為給加法器211的反饋輸入?；旧?，加權(quán)加法器213的輸出用于指示輸入信號(hào)201的先前部分對(duì)當(dāng)前縮放因子的貢獻(xiàn)是多少，用于例如說明重疊峰。然而，對(duì)于某些應(yīng)用，這種傳統(tǒng)的低成本窗CFR的性能可能太低。例如，對(duì)于某些應(yīng)用，這種傳統(tǒng)的低成本窗CFR的峰均比(peak-to-amplitudereduction,“PAR”)相對(duì)誤差向量幅度(“EVM”)可能表現(xiàn)不佳。例如，為了獲得足夠?qū)挼念l譜遮罩(spectralmask)，加權(quán)加法器223的增益信號(hào)輸出可能必須更寬或者更分散，這將導(dǎo)致額外的頻譜損耗。此外，這種傳統(tǒng)的低成本窗CFR可以使用多個(gè)層級(jí)，例如用以負(fù)責(zé)頻譜增生或者重疊信號(hào)，這增加了復(fù)雜度和反應(yīng)時(shí)間。如以下更具體的描述的，可以提供消除脈沖(“CP”)開窗系統(tǒng)，以提高超出這種傳統(tǒng)的低成本窗CFR引擎200的性能，然而同時(shí)保持這種傳統(tǒng)的低成本窗CFR引擎200的低成本性質(zhì)。以下描述的消除脈沖可以在單層級(jí)中實(shí)現(xiàn)，這避免了多層級(jí)的復(fù)雜度。然而，這種消除脈沖可以使用1至3個(gè)層級(jí)，隨后是傳統(tǒng)開窗CFR層級(jí)。此外，通過使用單消除層級(jí)脈沖而獲得足夠的性能，除了避免了使用多個(gè)消除脈沖帶來的復(fù)雜度，頻譜性能也沒有被使用多個(gè)消除脈沖而降低。此外，可以在單層級(jí)中獲得足夠的性能，相比于多層級(jí)系統(tǒng)，這降低了延遲。此外，可以獲得對(duì)用于識(shí)別峰的包絡(luò)波形的二次擬合(quadraticfit)、以及相對(duì)于峰的分?jǐn)?shù)偏移，以提高針對(duì)不是精確位于峰上的樣本的性能。此外，可以增加如下描述的峰預(yù)測，以提高性能。如果在3個(gè)樣本區(qū)間上，包絡(luò)被近似為二次多項(xiàng)式：y(n+d)＝y(tǒng)(n)+d*dy(n)+d2*ddy(n)其中，d是相對(duì)于中間樣本y(n)的分?jǐn)?shù)偏移，那么y(n+1)＝y(tǒng)(n)+dy(n)+ddy(n),且y(n-1)＝y(tǒng)(n)–dy(n)+ddy(n).這樣，可以確定dy(n)和ddy(n)以擬合與之關(guān)聯(lián)的觀察到的波形，那么可以分別確定ddy(n)和ddy(n)：dy(n)＝(y(n-1)–y(n+1))/2,且ddy(n)＝(y(n)-y(n-1)/2-y(n+1)/2)通過y(n+d)對(duì)d求導(dǎo)，如下文更具體描述的，可以找到該波形的峰。使該求導(dǎo)結(jié)果等于零，可以找到峰偏移位置d，然后d的該值可以被代入到求導(dǎo)的等式中以獲得峰值。使用本文別處描述的內(nèi)插，可以增加峰的定位精度，就如同明顯過采樣了。通過在較低的采樣率下計(jì)算或者通過其他方式確定峰值，確定位置所需的時(shí)間和工作量(即“計(jì)算機(jī)速率”)大幅降低。如本文別處描述的信號(hào)的幅度和位置被識(shí)別之后，可以得到峰的相位，以為其生成正確的CP增益。這可以通過本文別處描述的多個(gè)方式中的任一個(gè)實(shí)現(xiàn)。此外，可以在復(fù)數(shù)域?qū)π盘?hào)進(jìn)行二次擬合，對(duì)應(yīng)的二次內(nèi)插可以結(jié)合獲得的偏移d使用，以在確定的峰位置生成復(fù)數(shù)幅度。可選地或替換地，可以使用峰的幅度，并且可以使用最接近樣本的相位來獲得復(fù)合的復(fù)數(shù)CP增益。出于清晰說明的目的采用了實(shí)施例，而非為了限制目的，下文從FPGA方面進(jìn)行了描述，本文的描述并不限于FPGA?？梢允褂萌魏渭呻娐?，無論是ASIC、ASSP、FPGA或者任何其他的集成電路。單層級(jí)遞歸消除脈沖可以用于CFR，即單層級(jí)消除脈沖-CFR(“CPCFR”)引擎。相應(yīng)地，濾波可以使用級(jí)聯(lián)積分梳狀(“CIC”)濾波器結(jié)構(gòu)，用于一個(gè)或者多個(gè)后接“清理(cleanup)”層級(jí)的載波配置?！扒謇怼睂蛹?jí)可以使用傳統(tǒng)的窗CFR，該傳統(tǒng)的窗CFR的性能少許降低，通常在低于一個(gè)分貝的降低量級(jí)。圖3是示出一個(gè)示例性的CPCFR引擎300的框圖。CPCFR引擎300可以用于基站或者其他具有發(fā)射器的系統(tǒng)，以降低功率放大器的截止(clipping)和/或增加功率放大器的效率，同時(shí)降低引入的總體失真(例如，ACLR，EVM)。此外，CPCFR引擎300可以用于降低提供給天線發(fā)射的RF功率。多頻帶和多載波系統(tǒng)中的峰均比(“PAR”)可以很高(例如，12dB或更高)。CPCFR引擎300可以用于大幅降低PAR，例如在大約5至8dB的范圍。CPCFR引擎300，或者下文描述的CPCFR引擎的其他實(shí)施例可以使用一個(gè)或者多個(gè)IC實(shí)現(xiàn)，包括但不限于一個(gè)或多個(gè)數(shù)字信號(hào)處理器，ASIC，ASSP和/或FPGA。例如，對(duì)于FPGA形式，峰引擎315或者CPCFR引擎的其他部件(例如文中作為實(shí)施例所描述的)可以使用圖1的FPGA100的DSP模塊或者單元塊(slice)實(shí)現(xiàn)。然而，在其他實(shí)現(xiàn)中，也可以使用其他類型的乘法器和/或加法器，F(xiàn)PGA的可編程硬宏，數(shù)字信號(hào)處理器，ASIC，ASSP，或其他類型的IC。用FPGA實(shí)現(xiàn)CPCFR引擎300的優(yōu)點(diǎn)是：相比于ASIC和ASSP，及其他更靜態(tài)或者不可重配置的實(shí)現(xiàn)方式，F(xiàn)PGA實(shí)現(xiàn)方式可以針對(duì)無線架構(gòu)和系統(tǒng)參數(shù)而被重新配置。相應(yīng)地，F(xiàn)PGA實(shí)現(xiàn)方式可以被調(diào)整成兼容不同頻帶布局和/或多重?zé)o線接入技術(shù)(multi-RAT)。multi-RAT的一個(gè)例子是支持WCDMA，LTE5，LTE10，LTE20，EDGE，GSM，CDMA2000，和FHGSM的基站。其他CFR技術(shù)，例如用于隱含的RAT(impliedRAT)的技術(shù)，包括在未使用的用戶信道或者OFDM的未使用的頻率(tone)中插入數(shù)據(jù)，可以用在所描述的CFR模塊之前，用于提高CPCFR引擎300之前的整體系統(tǒng)性能，例如用于多模和/或多頻帶系統(tǒng)的PAR降低，其可以獨(dú)立于發(fā)射器調(diào)制模式，而非用于配置的參數(shù)(該參數(shù)可以用于配置CFR運(yùn)行)。繼續(xù)參考圖3，CPCFR引擎300包括有限脈沖響應(yīng)濾波器360，配置成提供消除脈沖361和消除脈沖362。CPCFR引擎300還可以包括加法器311和305，峰引擎315和延遲器354。加法器311耦接成接收輸入信號(hào)201和消除脈沖361，以提供差值信號(hào)335。相應(yīng)地，輸入信號(hào)201提供至加法器311的正端，消除脈沖361提供至加法器311的負(fù)端?？蛇x地，加法器311可以被看作是減法器。峰引擎315可以耦接成接收差值信號(hào)335。峰引擎315可以配置成響應(yīng)于差值信號(hào)335、提供消除脈沖值336。如果差值信號(hào)335是負(fù)值或者零，即輸入信號(hào)201小于或者等于門限值T，則峰引擎315可以有效地提供單位的消除脈沖值336。然而，如果差值信號(hào)335大于零，則峰引擎315可以提供消除脈沖值336，以響應(yīng)于加權(quán)而調(diào)節(jié)復(fù)數(shù)消除脈沖362。消除脈沖362不僅是幅度，而是響應(yīng)于消除脈沖(“CP”)值或者增益362而提供的脈沖波形。消除脈沖361關(guān)聯(lián)于過去或者先前消除脈沖貢獻(xiàn)，對(duì)于當(dāng)前處理的輸入信號(hào)201，消除脈沖值336可以是響應(yīng)于過去的消除脈沖貢獻(xiàn)而遞歸更新的。因此，可以提供消除脈沖361和362每個(gè)的更新版本。如下文更具體描述的，有限脈沖響應(yīng)(“FIR”)濾波器360可以耦接成接收消除脈沖值336給其延遲線317，以提供消除脈沖361和消除脈沖362。延遲線317可以由多個(gè)延遲器組成，例如寄存器延遲器340至344，這些延遲器串行連接，延遲器之間分別有抽頭，例如抽頭330至333，最后一個(gè)抽頭是334。雖然示出了五個(gè)延遲器，也可以使用少于或者多于五個(gè)延遲器。延遲線317可以耦接在FIR濾波器360的放大加和模塊313和323之間。自延遲線317的抽頭的一部分，一組加權(quán)351被提供給FIR濾波器360的放大加和模塊313，自延遲線317的抽頭的另一部分，另一組加權(quán)352被提供給FIR濾波器360的放大加和模塊323。在該實(shí)施例中，抽頭330至332分別耦接到放大加和模塊313，以...