專利名稱：混合模式收發(fā)器數(shù)字控制網(wǎng)絡(luò)系統(tǒng)及無沖突的通訊方法
技術(shù)領(lǐng)域：
本發(fā)明涉及有線數(shù)字控制網(wǎng)絡(luò)系統(tǒng)，特別涉及到有線通訊和控制網(wǎng)絡(luò)系統(tǒng)以及避免在這個系統(tǒng)中數(shù)據(jù)傳輸沖突的方法。
住宅及建筑物自動化為現(xiàn)代科技發(fā)展中的重要領(lǐng)域，其中控制系統(tǒng)的設(shè)計是其極重要的范圍中的一個，在此領(lǐng)域中已經(jīng)提出許多方案，例如″X-10″、″Lonworks″、″GEBus″及″EIB″。
住宅及建筑物控制系統(tǒng)是復(fù)雜且多面的系統(tǒng)，單獨的產(chǎn)品或點對點的產(chǎn)品明顯地不能夠滿足在現(xiàn)實生活中可能升高的各方面的要求，控制網(wǎng)絡(luò)系統(tǒng)是非常地多樣化并且因此可以滿足如此的要求?？刂凭W(wǎng)絡(luò)系統(tǒng)中的節(jié)點可以根據(jù)需要而互相通訊、分享相同的資源并可將各種裝置(例如開關(guān)、感應(yīng)器、計時器、電話、電腦等等)組裝在一起，以便實現(xiàn)各種的控制功能，例如集合控制及監(jiān)視住宅或辦公室的光線、電力、進出以及安全。
中央控制系統(tǒng)是一種眾所皆知的技術(shù)。但是，在住宅及建筑物自動化方面，此技術(shù)的應(yīng)用已經(jīng)遇到各種問題。例如復(fù)雜的接線(由于需要大量的引線)、難以擴充系統(tǒng)(因為對各中央控制系統(tǒng)而言通常有固定的容量)、空間要求(由于通常在單獨的房間內(nèi)需要容納中央單元)、以及對可靠性的嚴(yán)格要求(例如當(dāng)中央單元有問題時，整個系統(tǒng)將不能動作)。
目前有許多媒體存取控制(MAC)方法，例如令牌傳遞、輪詢、電路交換以及分時多工存取(TDMA)等等。但是，對于控制網(wǎng)絡(luò)來講，當(dāng)被傳輸信號/數(shù)據(jù)通常為相當(dāng)短的同時，回應(yīng)速度需要相當(dāng)高，隨機存取因此是少數(shù)能夠符合時實控制要求的方法中的一個。
在隨機存取系統(tǒng)中，有可能一個以上的節(jié)點試圖同時傳輸信號/數(shù)據(jù)而導(dǎo)致沖突。各種方法已經(jīng)被設(shè)計來解決如此的阻塞、從沖突中復(fù)原、或者防止沖突。這樣的方法包括CSMA/CD(具沖突檢測的載波感應(yīng)多重存取)及CSMA/CA(具沖突避免的載波感應(yīng)多重存取)。但是，不論使用何種方法，如果兩個或兩個以上的節(jié)點同時傳輸信號/數(shù)據(jù)，則所有如此嘗試的傳輸將失敗。這些節(jié)點的每一個必須維持一段個別的時間期間停止傳送，而後再次嘗試傳輸，如此將造成通訊效率的降低。
大部分目前的通訊網(wǎng)絡(luò)并不考慮優(yōu)先順序的問題，如果即將被傳輸?shù)臄?shù)據(jù)包并未依序地被排列，則每一個數(shù)據(jù)包在其被傳輸之前必須等候一段相同的預(yù)定時間期間，這是通訊系統(tǒng)用的傳統(tǒng)方法，并且不會對通訊系統(tǒng)造成困難。但是，優(yōu)先順序的問題對于控制系統(tǒng)而言變得非常重要，因為不同的節(jié)點可能執(zhí)行系統(tǒng)內(nèi)不同的功能，所以差異可能會非常顯著。在緊急時，如果確定的重要信號/數(shù)據(jù)不能夠被特定的節(jié)點所傳輸，則可能出現(xiàn)嚴(yán)重的問題。
對于有線控制網(wǎng)絡(luò)來講，希望接線的數(shù)目維持最少。接線的數(shù)目愈多，接線過程將會愈不方便，而且接線失誤的風(fēng)險也將會愈高。舉例來說，即使在只有四條接線的網(wǎng)絡(luò)中(例如USB)，將會有23種接線失誤的方式(亦即4！-1)。
當(dāng)對網(wǎng)絡(luò)中的每一個節(jié)點普遍實施提供分開的電源的同時，希望經(jīng)由網(wǎng)絡(luò)將電力提供給節(jié)點。一般的帶電網(wǎng)絡(luò)通常采取變壓器耦合來使總線/傳輸媒體的電源與信號分開，因為變壓器的使用，所以系統(tǒng)通常具有相當(dāng)大的尺寸，而因此更昂貴。除此的外，由于變壓器的內(nèi)阻相當(dāng)?shù)?，所以?dāng)變壓器被連接至網(wǎng)絡(luò)時，總線/傳輸媒體的扇出量將會降低。
因此本發(fā)明的目的在于提供一種混合模式收發(fā)器數(shù)字控制網(wǎng)絡(luò)系統(tǒng)、一種收發(fā)器、一種設(shè)定各節(jié)點的優(yōu)先順序的方法以及一種在如此的系統(tǒng)中用以避免沖突的方法，藉此減少前述的缺點，或者至少提供給大眾一種有用的替代方式。
根據(jù)本發(fā)明第一方面，提供一種包括一電源供給裝置及至少兩個節(jié)點的數(shù)字?jǐn)?shù)據(jù)通訊網(wǎng)絡(luò)系統(tǒng)，其中該電源供給裝置及節(jié)點經(jīng)由傳輸媒體來連接彼此，因此，數(shù)字信號/數(shù)據(jù)可在該節(jié)點之間傳送，其中該電源供給裝置將電力供給至所說節(jié)點，且其中至少所說的節(jié)點之一包括一電流模式發(fā)送器及至少所說的節(jié)點之一包含一電壓模式接收器。
根據(jù)本發(fā)明第二方面，提供一種將數(shù)字信號從電流模式發(fā)送器傳輸至電壓模式接收器的數(shù)字?jǐn)?shù)據(jù)通訊系統(tǒng)。該系統(tǒng)包括一條使該發(fā)送器與該接收器彼此互相連接，藉以提供一數(shù)字?jǐn)?shù)據(jù)通訊路徑的電氣導(dǎo)電電纜；用以產(chǎn)生預(yù)定電位的DC電源供給裝置，該電源供給裝置具有第一電壓端及第二電壓端；該電源供給裝置的第一電壓端連接至該電纜，以便提供一第一電流路徑的電流，該第一電流路徑用作為DC電流的低阻抗路徑；電壓控制裝置與該電流控制裝置并聯(lián)連接，用以控制橫跨在該電流控制裝置上的電壓幅度，并用作為提供給瞬態(tài)電流用的第二電氣路徑，連接裝置將電源供給裝置的第二電壓端連接至該電纜，以便提供一電源分配路徑；其中該電流模式發(fā)送器被連接至該電纜以便形成一電流回路，其中該發(fā)送器在電流回路中產(chǎn)生電流脈沖，以便實施電流模式數(shù)字?jǐn)?shù)據(jù)發(fā)送；以及其中該電壓模式接收器被連接至該電纜，用以接收在該電纜上由該電壓控制裝置所產(chǎn)生的電壓脈沖，以便實施電壓模式數(shù)字?jǐn)?shù)據(jù)接收。
根據(jù)本發(fā)明第三方面，提供一種由總線來分配電源及提供信號通過能力的數(shù)字?jǐn)?shù)據(jù)通訊網(wǎng)絡(luò)系統(tǒng)，該網(wǎng)絡(luò)包括復(fù)數(shù)個節(jié)點，每一個節(jié)點包含一用以產(chǎn)生電流脈沖及接收電壓脈沖的混合模式數(shù)據(jù)總線收發(fā)器；一條使該節(jié)點彼此互相連接，以便為電源輸送及數(shù)據(jù)通訊提供路徑的電氣導(dǎo)電電纜；一用以產(chǎn)生預(yù)定電位的DC電源供給裝置，該電源供給裝置具有一第一電壓端及一第二電壓端；電流控制裝置用以將該電源供給裝置和第一電壓端連接至該電纜，以便提供一個DC電流的低阻抗路徑；電壓控制裝置與電流控制裝置并聯(lián)連接，用以控制橫跨在該電流控制裝置的上的電壓幅度，并用以提供一瞬態(tài)電流用第二電氣路徑；以及將該電源供給裝置和第二電壓端連接至該電纜，以便提供一電源分配路徑。
根據(jù)本發(fā)明第四方面，提供一種適合發(fā)送與接收數(shù)字信號于同時輸送直流電源及數(shù)字?jǐn)?shù)據(jù)的總線上的收發(fā)器。該收發(fā)器包括一具有兩個輸出端的橋式整流器，并適合提供與該總線間的無極性介面的連接端，該整流器包含一正端及一負(fù)端；電流模式發(fā)送器被連接至整流器的正端及負(fù)端，以便實施一適合產(chǎn)生電流脈沖至該數(shù)據(jù)總線來實施電流模式數(shù)據(jù)發(fā)送的電流回路的電流模式發(fā)送器；電壓模式接收器被連接至該整流器的正端和負(fù)端，該接收器適合接收在該數(shù)據(jù)總線上的電壓脈沖，以便實施電壓模式數(shù)據(jù)接收的電壓模式接收器；一個電流耦合裝置被連接到該整流器的正端和負(fù)端，該電流耦合裝置適合提供調(diào)整過的直流電流供應(yīng)至該發(fā)送器及該接收器和在該收發(fā)器內(nèi)的其他裝置的電流。
根據(jù)本發(fā)明第五方面，提供一種在混合模式通訊及控制網(wǎng)絡(luò)系統(tǒng)中的通訊方法，其中該系統(tǒng)包含至少一第一節(jié)點、一第二節(jié)點、一電源供給裝置、以及一電流到電壓轉(zhuǎn)換裝置，且經(jīng)由總線而彼此互相連接，其包括(a)由該第一節(jié)點產(chǎn)生至少一第一電脈沖；(b)以電流形式將該第一電脈沖傳送至該電源供給裝置；(c)致使來自該電源供給裝置的第一電流通過該電流到電壓轉(zhuǎn)換裝置以感應(yīng)至少一第二電脈沖；以及(d)將該第二電脈沖傳送至該總線中等步驟。
根據(jù)本發(fā)明第六方面，提供一種在混合模式通訊及控制網(wǎng)絡(luò)系統(tǒng)中媒體存取控制的方法，其中該系統(tǒng)包含至少一第一節(jié)點和一第二節(jié)點，每一個節(jié)點適合將信號經(jīng)由彼此互相連接的節(jié)點而被傳送至總線中，其包括(a)建立復(fù)數(shù)個優(yōu)先等級，每一個優(yōu)先位對應(yīng)的不同的等候時間范圍；(b)將該復(fù)數(shù)個優(yōu)先等級的其中一個指定給一個節(jié)點；(c)該第一節(jié)點根據(jù)在那里所指定的優(yōu)先順序位來產(chǎn)生等候時間；(d)該第一節(jié)點檢查該總線是否有空傳送；(e)該第一節(jié)點檢查該等候時間是否已經(jīng)期滿；(f)重復(fù)步驟(d)及(e)直到等候時間已經(jīng)期滿為止；以及(g)如果該總線有空傳送，則由該第一節(jié)點開始第一數(shù)據(jù)包的傳送等步驟。
根據(jù)本發(fā)明第七方面，提供一種在混合模式通訊及控制網(wǎng)絡(luò)系統(tǒng)中傳送數(shù)據(jù)的方法，其中該系統(tǒng)包含至少一第一節(jié)點和一第二節(jié)點，每一個節(jié)點適合將信號經(jīng)由彼此互相連接的節(jié)點而被傳送至總線中，其包括(a)該第一節(jié)點產(chǎn)生即將被傳送至該總線中的第一極性的脈沖；(b)該第一節(jié)點檢查該第一極性的脈沖是否出現(xiàn)在該總線上；以及(c)如果在步驟(b)中于該總線上檢測到該第一極性的脈沖，則將該第一極性脈沖在整個周期的脈沖時間-寬度期間內(nèi)傳送至該總線中等步驟。
根據(jù)本發(fā)明第八方面，提供一種傳送至少一個數(shù)據(jù)包以便提供無沖突的通訊于一混合模式多點分支隨機存取數(shù)字控制網(wǎng)絡(luò)中的方法，其中該網(wǎng)絡(luò)包含至少一第一節(jié)點和一第二節(jié)點，每一個節(jié)點適合經(jīng)由彼此互相連接的節(jié)點而通過總線發(fā)送及接收數(shù)據(jù)包并構(gòu)成一連線“與”邏輯，其中該數(shù)據(jù)包至少包含一邏輯高位和一邏輯低位而被傳送至該總線中，該方法包括步驟(a)當(dāng)該第一節(jié)點嘗試將該邏輯低位傳送至該總線中時，該第一節(jié)點(1)從該總線檢查邏輯狀態(tài)；(2)如果在上面的步驟(1)中，該總線顯示邏輯高位，則開始將該邏輯低位傳送至該總線中；(3)在整個邏輯低位的時間-寬度的周期期間完成將該邏輯低位傳送至該總線中；以及(b)當(dāng)該第一節(jié)點嘗試將該邏輯高位傳送至該總線中時，該第一節(jié)點(1)開始將該邏輯高位傳送至該總線中；(2)從該總線檢查邏輯狀態(tài)；(3)檢查預(yù)定的等候時間是否終了；以及(4)如果在步驟(b)(2)中，該總線繼續(xù)顯示邏輯高位，則重復(fù)步驟(b)(2)及(b)(3)直到該第一節(jié)點在整個高位時間-寬度的周期期間完成將該邏輯高位傳送至該總線中。
根據(jù)本發(fā)明第九方面，提供一種傳送至少一個數(shù)據(jù)包以便提供無沖突的通訊于一混合模式多點分支隨機存取數(shù)字控制網(wǎng)絡(luò)中的方法，其中該網(wǎng)絡(luò)包含至少一第一節(jié)點和一第二節(jié)點，每一個節(jié)點適合經(jīng)由彼此互相連接的節(jié)點而透過總線發(fā)送及接收數(shù)據(jù)包并構(gòu)成一連線“或”邏輯，其中該數(shù)據(jù)包至少包含一邏輯高位和一邏輯低位而被傳送至該總線中，該方法包括步驟(a)當(dāng)該第一節(jié)點嘗試將該邏輯高位傳送至該總線中時，該第一節(jié)點(1)從該總線檢查邏輯狀態(tài)；(2)如果在上面的步驟(1)中，該總線顯示邏輯低位，則開始將該邏輯高位傳送至該總線中；(3)在整個該邏輯高位的時間-寬度的周期期間完成將該邏輯高位傳送至該總線中；以及(b)當(dāng)該第一節(jié)點嘗試將該邏輯低位傳送至該總線中時，該第一節(jié)點(1)開始將該邏輯低位傳送至該總線中；(2)從該總線檢查邏輯狀態(tài)；(3)檢查預(yù)定的等候時間是否終了；以及(4)如果在步驟(b)(2)中，該總線繼續(xù)顯示邏輯低位，則重復(fù)步驟(b)(2)及(b)(3)直到該第一節(jié)點在整個低位的時間-寬度的周期期間完成將該邏輯低位傳送至該總線中。
根據(jù)本發(fā)明第十方面，提供一種適合經(jīng)由同時輸送直流電源及數(shù)字?jǐn)?shù)據(jù)的混合模式總線來發(fā)送和接收數(shù)字信號/數(shù)據(jù)的收發(fā)器，該收發(fā)器包含用以實施適合產(chǎn)生電流脈沖至該總線來實施電流模式數(shù)據(jù)發(fā)送的電流回路的電流模式發(fā)送器裝置，與用以接收該數(shù)據(jù)總線上的電壓脈沖來實施電壓模式數(shù)據(jù)接收的電壓模式接收器裝置。


現(xiàn)在將由實例并參考附圖來說明本發(fā)明的較佳實施例，其中圖1傳統(tǒng)的電壓模式多點分支網(wǎng)絡(luò)系統(tǒng)的示意圖；圖2傳統(tǒng)的電流模式多點分支網(wǎng)絡(luò)系統(tǒng)的示意圖；圖3根據(jù)本發(fā)明的第一混合模式多點分支網(wǎng)絡(luò)系統(tǒng)的示意圖；圖4根據(jù)本發(fā)明的應(yīng)用系統(tǒng)的第一實施例的示意方塊圖；圖5根據(jù)本發(fā)明的應(yīng)用系統(tǒng)的第二實施例的示意方塊圖；圖6顯示在圖5所顯示的實施例中，當(dāng)一負(fù)脈沖被傳送入總線中且被接收器所接收時，在系統(tǒng)的確定點處的電流流動及電壓變化；圖7顯示在圖5所顯示的實施例中，在一負(fù)脈沖剛好被傳送入總線中之後，當(dāng)一正脈沖被傳送入總線中且被接收器所接收時，在系統(tǒng)的確定點處的電流流動及電壓變化；圖8顯示根據(jù)本發(fā)明在系統(tǒng)中所使用的數(shù)據(jù)框格式；圖9顯示根據(jù)本發(fā)明在系統(tǒng)中所使用的數(shù)據(jù)位格式；
圖10顯示根據(jù)本發(fā)明在系統(tǒng)中所使用的數(shù)據(jù)包格式；圖11顯示優(yōu)先順序位分別等候時間表；圖12顯示一節(jié)點啟動傳送過程的流程圖；圖13顯示根據(jù)本發(fā)明存取控制及沖突避免用的方法的時序圖；圖14及15顯示沖突避免用的回退方法的流程圖；圖16顯示根據(jù)本發(fā)明的四節(jié)點系統(tǒng)的示意方塊圖，其中四個節(jié)點試圖同時傳送信號/數(shù)據(jù)；圖17A到17D顯示在圖16中四個節(jié)點的微控制器的輸出處的電壓的各自波形；圖18A到18D顯示在圖16中四個節(jié)點的吸收電流ia，ib，ic及id的各自波形；圖19A到19D顯示在圖16中四個節(jié)點的微控制器的輸入處的電壓的各自波形；圖20顯示在圖16中所顯示的系統(tǒng)的DC供應(yīng)源電流i的波形；圖21顯示在圖16中所顯示的系統(tǒng)的電感器源電流il的波形；圖22顯示流經(jīng)在圖16中所顯示的系統(tǒng)的雙向鉗的電流ip的波形；圖23顯示橫跨在圖16中所顯示的系統(tǒng)的雙向鉗上的電壓vp的波形；圖24顯示在圖16中所顯示的系統(tǒng)的總線電壓v的波形；以及圖25根據(jù)本發(fā)明的第二混合模式多點分支網(wǎng)絡(luò)系統(tǒng)的示意方塊圖。
較佳實施例的詳細說明目前，最普遍的網(wǎng)絡(luò)系統(tǒng)為″電壓模式網(wǎng)絡(luò)″，圖1顯示如此系統(tǒng)的示意圖。由圖1中看到，許多節(jié)點/收發(fā)器10(圖1中顯示4個)被連接至總線12以構(gòu)成一電壓模式網(wǎng)絡(luò)14，每一個節(jié)點/收發(fā)器10包含有一電壓模式發(fā)送器16與一電壓模式接收器18。如此的系統(tǒng)14的收發(fā)器10(例如EIA-485)藉由電壓來操作，經(jīng)由傳輸媒體(亦即總線12)所傳送的數(shù)字信號/數(shù)據(jù)呈現(xiàn)不同電位(高或低)電壓的形式。如果選擇一種額定電容較小的媒體，并連同一種較高的輸入阻抗的接收器一起使用，則系統(tǒng)通常將有較高的扇出量，舉例來說，EIA-485收發(fā)器的扇出量通常為32。但是，較小的電容及較高的阻抗將會降低系統(tǒng)的抗干擾能力，結(jié)果，相對于電流模式網(wǎng)絡(luò)(稍後討論)，電壓模式網(wǎng)絡(luò)更容易受外部電磁場干擾。
至于″電流模式網(wǎng)絡(luò)″，其通常指電流模式/回路多點分支系統(tǒng)，圖2顯示如此的系統(tǒng)的示意圖。如圖2中所顯示，三個節(jié)點/電流模式收發(fā)器20經(jīng)由封閉回路總線24而與一電流源22相連接來構(gòu)成一系統(tǒng)，每一個收發(fā)器20包括一電流模式發(fā)送器26與一電流模式接收器28。在如此的系統(tǒng)中，發(fā)送器(例如Hewlett Packard的HCPL-4100)及接收器(例如Hewlett Packard的HCPL-4200)藉由電流來操作，在傳輸媒體中所傳送的數(shù)字信號/數(shù)據(jù)呈現(xiàn)不同大小(標(biāo)記/空白)的電流的形式。因為電流模式系統(tǒng)的接收器具有低的輸入阻抗，所以如此的系統(tǒng)通常會有較高的抗干擾能力。但是，因為在如此的網(wǎng)絡(luò)中所有的收發(fā)器必須被鏈結(jié)而構(gòu)成一封閉回路，所以這樣將會降低系統(tǒng)的可靠性，尤其是如果在任何一點處形成開路，則整個系統(tǒng)將會故障。如此的收發(fā)器的扇出量亦較小，舉例來說，電流模式系統(tǒng)通常能夠包含幾個收發(fā)器，因此如此的系統(tǒng)僅適用于簡單但是為高干擾的配置。
圖3示意顯示根據(jù)本發(fā)明的混合模式多點分支網(wǎng)絡(luò)系統(tǒng)100，如同可由圖3中看到，三個節(jié)點/混合模式收發(fā)器102經(jīng)由總線104而以單一無屏蔽雙絞式(UTP)電線的方式彼此相連接來構(gòu)成系統(tǒng)100，每一個節(jié)點102包括一電流模式發(fā)送器102a及一電壓模式接收器102b，每一個節(jié)點102的發(fā)送器102a經(jīng)由總線104而將信號/數(shù)據(jù)傳送至其他節(jié)點102，并且每個節(jié)點102的接收器102b經(jīng)由總線104而從其他節(jié)點102接收信號/數(shù)據(jù)。應(yīng)該注意由發(fā)送器102a所傳送的數(shù)字信號/數(shù)據(jù)呈現(xiàn)不同大小(標(biāo)記/空白)的電流的形式，另一方面，由接收器102b所接收的數(shù)字信號/數(shù)據(jù)呈現(xiàn)不同電位(高或低)的電壓的形式。
亦經(jīng)由總線104而與節(jié)點102相連接的是一DC電源供應(yīng)器106和一轉(zhuǎn)換器107，其充當(dāng)一脈沖產(chǎn)生器。轉(zhuǎn)換器107包括一將電流i(vp，t)提供給系統(tǒng)的電流控制器108，其中電流i(vp，t)的大小隨著橫跨在電流控制器108上的電壓及電流流經(jīng)電流控制器108期間的時間的長度的函數(shù)而變化。與電流控制器108并聯(lián)連接的是一電壓控制器(亦稱為一電流對電壓的轉(zhuǎn)換器)110，此電壓控制器110確保來自不同發(fā)送器102a的電流將被轉(zhuǎn)變成為傳送入總線104中的相同的電壓，電壓控制器110的另一作用為確保當(dāng)一個以上的發(fā)送器102a同時傳送時，總線104中的電脈沖電位將不會超過預(yù)定的范圍，例如1.5V-3V。
圖4示意顯示根據(jù)本發(fā)明的應(yīng)用系統(tǒng)的第一實施例，此系統(tǒng)200包括一電氣連接至兩個節(jié)點204a，204b的網(wǎng)絡(luò)電源供應(yīng)器202，此網(wǎng)絡(luò)電源供應(yīng)器202經(jīng)由總線206而與節(jié)點204a，204b相連接(以單一無屏蔽雙絞線(UTP)的方式)。
網(wǎng)絡(luò)電源供應(yīng)器202包括一DC電源208以及一轉(zhuǎn)換器(通常充當(dāng)脈沖產(chǎn)生器)，此轉(zhuǎn)換器包含一呈現(xiàn)鐵芯電感器210形式的電流控制器和一呈現(xiàn)雙向電壓鉗212形式的電壓控制器/電流到電壓的轉(zhuǎn)換器。在此實例中，電壓鉗212包括兩對被并聯(lián)配置但方向相反的二極管214a，214b，來自于DC電源208的輸出在其被傳送至總線206之前通過電感器210。
節(jié)點204a包括一電流模式發(fā)送器216(包含一三極管218和一電阻器220)、一電流耦合電路228及一橋式整流器230，電流耦合電路228直接耦合總線206中的DC電流而同時不會影響總線206中的數(shù)字信號。節(jié)點204a亦被連接至一應(yīng)用模組221，其包括一連接至感應(yīng)器224的微控制器或微處理器222。在此實施例中，感應(yīng)器224呈現(xiàn)一開關(guān)的形式，三極管218被連接至微控制器或微處理器222的輸出口(O/P)(例如INTEL80C51系列)，其控制電流模式發(fā)送器216的操作。電流耦合電路228包括一齊納二極管229，其用以將調(diào)整過且穩(wěn)定的直流電源提供給節(jié)點204a，微控制器或微處理器222的VDD亦被連接至電流耦合電路228，藉此微控制器或微處理器222亦被系統(tǒng)相同的DC電源208所供電。
至于節(jié)點204b，其包括一電壓模式接收器226、一電流耦合電路234及一橋式整流器232。如同在節(jié)點204a中的電流耦合電路228的情況中，在節(jié)點204b中的電流耦合電路234直接耦合總線206中的DC電流而同時不會影響總線206中的數(shù)字信號。至于電壓模式接收器226，其包括一電容器236及一反相器電路(包含電阻器238a，238b，238c和一三極管240)，三極管240被連接至應(yīng)用模組243的微控制器或微處理器242的輸入口(I/P)，用以將從總線206所接收的電脈沖輸入至微控制器或微處理器242中，當(dāng)接收如此的電脈沖時，微控制器或微處理器242可以根據(jù)預(yù)定的程序發(fā)出信號給控制模組244以便執(zhí)行確定的功能。在此實例中，控制模塊244包括一燈泡246，當(dāng)確定的預(yù)定電脈沖被微控制器或微處理器242所接收時，燈泡246將變亮。電流耦合電路234包括一齊納二極管235，其用以將調(diào)整過且穩(wěn)定的直流電源提供給接收器226，微控制器或微處理器242的VDD亦被連接至電流耦合電路234，藉此微控制器或微處理器242亦被系統(tǒng)的相同的DC電源208所供電。
可以看到系統(tǒng)200能夠?qū)嵤┮煌暾耐ㄓ嵓翱刂七^程，其中當(dāng)構(gòu)成應(yīng)用模塊221中的感應(yīng)器224的開關(guān)關(guān)閉時，電脈沖由電流模式發(fā)送器216產(chǎn)生而被傳送至總線206中。如此的電脈沖被節(jié)點204b的電壓模式接收器226所接收并被輸入至微控制器或微處理器242中以便輸出信號，其在此實例中呈現(xiàn)燈泡246的點亮的形式。電力也從DC電源208而被輸送至各個節(jié)點204a，204b以及系統(tǒng)200的應(yīng)用模組221，243，尤其可以看到此系統(tǒng)不需要變壓器。
也可以看到因為各個節(jié)點204a，204b中的橋式整流器230，232的存在，所以接線失誤將不會發(fā)生在系統(tǒng)200中。就拿節(jié)點204b當(dāng)做例子，根據(jù)本連接，來自DC電源208的電流將經(jīng)由二極管250a而流入節(jié)點204b(以常規(guī)的方式)，并經(jīng)由二極管250b而流回。即使發(fā)生所謂的接線失誤(如圖4中的虛線所顯示)，來自DC電源208的電流將經(jīng)由二極管250c而流入節(jié)點204b，且經(jīng)由二極管250d而流回。因此，不論節(jié)點204b的接線被連接至總線206的方式為何，這確保節(jié)點204b中的電流流動的方向與應(yīng)用模組243中的電流流動的方向相同。
如在圖4中所顯示，也可以看到橋式整流器230包括兩個連接至總線206的終端，用以提供與總線206間的無極性介面，其中橋式整流器230包含一正端及一負(fù)端。電流耦合電路228包括一具有兩個終端的恒流源231，其中一個終端被連接至橋式整流器230的正端，恒流源231的另一端經(jīng)由一齊納二極管229而被連接至橋式整流器230的負(fù)端。藉由如此的配置，電力被供應(yīng)至應(yīng)用模組221。
發(fā)送器216也包括三極管218，其包含一連接至橋式整流器230的正端的集極、一用以將被傳送的數(shù)據(jù)輸入至三極管內(nèi)的基極，和一射極。電阻器220的一端被連接至三極管218的射極，而其另一端則被連接至橋式整流器230的負(fù)端，以便實施一傳送輸出電流回路。
橋式整流器232包括兩個連接至總線206的終端，用以提供與總線206間的無極性介面，其中橋式整流器232包含一正端及一負(fù)端。電流耦合電路234包括一具有兩個終端的恒流源237，其中一個終端被連接至橋式整流器232的正端，恒流源237的另一端經(jīng)由一齊納二極管235而被連接至橋式整流器232的負(fù)端。藉由如此的配置，電力被供應(yīng)至接收器226，接收器226包括一電容器236，其被連接至橋式整流器232的正端，用以隔離橋式整流器232的正端上的直流電位。
圖5示意顯示根據(jù)本發(fā)明的應(yīng)用系統(tǒng)的第二實施例，此系統(tǒng)300非常類似于圖4中所顯示的系統(tǒng)200，最主要的一個差異在于節(jié)點302a，302b，二者皆包含一電流模式發(fā)送器304及一電壓模式接收器306，使得各節(jié)點302a，302b為一個具有能夠經(jīng)由總線308來發(fā)送信號及接收信號的收發(fā)器。因此，介于這兩個節(jié)點302a，302b之間的互相通訊是可能的，由于二節(jié)點302a，302b的結(jié)構(gòu)以及它們與系統(tǒng)300的其他部分的連接相同，所以我們將更加詳細討論節(jié)點302a。
如在圖5中所顯示，電流模式發(fā)送器304的三極管309被連接至微控制器或微處理器310的輸出口(O/P)，而同時微控制器或微處理器310的輸入口(I/P)被連接至電壓模式接收器306的三極管312。藉由如此的配置，微控制器或微處理器310能夠控制經(jīng)由電流模式發(fā)送器304而進入總線308中的信號/數(shù)據(jù)的傳送，并能夠從總線308中經(jīng)由電壓模式接收器306接收信號/數(shù)據(jù)。微控制器或微處理器310也被連接至感應(yīng)器314及控制模組316，而其操作和功能如同前面所討論的，如此便實現(xiàn)一種用于感應(yīng)、通訊及控制的雙向數(shù)字?jǐn)?shù)據(jù)網(wǎng)絡(luò)系統(tǒng)。微控制器或微處理器310亦被連接至優(yōu)先順序設(shè)定模組318，其功能將討論于下。
圖6顯示當(dāng)一負(fù)脈沖被傳送入總線308中且被接收器所接收時，在系統(tǒng)的確定點處的電流流動及電壓變化。在進行此分析之前，首先考慮沒有任何節(jié)點正在將任何的數(shù)據(jù)/信號傳送入總線308的閑置情況，在此情況中，節(jié)點的電流模式發(fā)送器304中的三極管309被截止，傳送電壓(vt)及在微控制器或微處理器310的O/P處的電壓處于低電位，接收電壓(vr)及在微控制器或微處理器310的I/P處的電壓亦處于低電位，總線電壓為Vo，而且總線閑置電流為Io。
當(dāng)感應(yīng)器314動作時(例如，開關(guān)關(guān)閉)，節(jié)點302的微控制器或微處理器310感應(yīng)到此狀態(tài)并輸出一個或一個以上的具有一系列正脈沖及負(fù)脈沖的預(yù)定的數(shù)據(jù)包。如果一個具有時間-寬度T為τ的負(fù)的電脈沖即將被傳送入總線308中，則微控制器或微處理器310將輸出一個具有時間-寬度T為τ的正的電脈沖。當(dāng)此電脈沖被發(fā)送器304的三極管309所接收時，三極管309開始導(dǎo)通，且吸收電流It被感應(yīng)生成并經(jīng)由總線308而朝向DC電源供應(yīng)源320傳送。當(dāng)此系統(tǒng)構(gòu)成一封閉的電流回路，流入其中的電流將會從Io瞬間增加至Io+It(實際上，Io應(yīng)該瞬間增加至Io+It-Ir，但是，因為Ir可略而不計，所以在此不考慮Ir)，然後，電流Io+i(t)將流經(jīng)鐵芯電感器322，而同時電流It-i(t)將流經(jīng)雙向電壓鉗324，方向和電流Io+i(t)的方向相同，可以看到流離開電感器322及雙向電壓鉗324的合成電流為Io+It。這兩種電流中的分量i(t)根據(jù)電流Io+i(t)流經(jīng)電感器322期間的時間，也就是從t＝0到t＝τ而變化，因為電感器322充當(dāng)防止流經(jīng)過它的電流的突然增加的電流控制器，在介于t＝0與t＝τ之間的時間期間，Io+i(t)小于Io+It，使得DC電源供應(yīng)器320必須讓額外的電流It-i(t)流經(jīng)雙向電壓鉗324，其亦充當(dāng)電壓控制器/電流到電壓的轉(zhuǎn)換器，以便滿足系統(tǒng)300的電流回路的Io+It的電流要求。因為電流流經(jīng)雙向電壓鉗324，方向和流經(jīng)電感器322的電流的方向相同，所以具有時間-寬度T為τ的負(fù)的電脈沖(亦即參考Vo為負(fù))被感應(yīng)生成，此負(fù)的電脈沖然後被傳送入總線308中而即將被同一系統(tǒng)的其他節(jié)點所接收。
當(dāng)具有時間-寬度T為τ的負(fù)的電脈沖被節(jié)點302的電壓模式接收器306所接收時，電容器326將此負(fù)的電脈沖耦合至電阻器328，而因此引出小于電流It的千分之一的可略而不計的電流Ir，這致使三極管330導(dǎo)通并將具有時間-寬度T為τ的正的電脈沖傳送至微控制器或微處理器310。在這方面，將電阻器328、電阻器332、三極管330及電阻器334組合來充當(dāng)反相器，藉此，具有時間-寬度T為τ的負(fù)的電脈沖被反相成為具時間-寬度T為τ的正的電脈沖，此正的電脈沖然後經(jīng)由其輸入口(I/P)而被輸入至微控制器或微處理器310中，因此完成一信號發(fā)送與接收過程。
參考圖7，當(dāng)在具有時間-寬度T為τ的負(fù)的電脈沖剛被傳送入總線308中之後(如在上面的圖6中所顯示)，具有時間-寬度T為τ的正的電脈沖即將被傳送入總線308中時，此時三極管309并未導(dǎo)通，使得電流It被截止并且降至0A，通過節(jié)點及DC電源320的電流將瞬間從Io+It降至Io(忽略可略而不計的Ir)。另一方面，在It的截止之時，流經(jīng)電感器322的電流為Io+i(τ)。由于流經(jīng)電感器322的電流不能夠瞬間變化，過剩的電流i(τ)將流經(jīng)雙向電壓鉗324，方向和流經(jīng)電感器322的電流的方向相反，因此在總線308中產(chǎn)生正脈沖(亦即參考Vo為正)。如此所產(chǎn)生的正脈沖致使通過電感器322的電流以Io+i(τ)-i(t)的方式減小，從t＝0(當(dāng)截止發(fā)生時)直到t＝τ為止，這時通過電感器322的電流將降至Io。在此連接中，t為電流Io+i(τ)-i(t)通過電感器322期間的時間，也就是從t＝0到t＝τ，通過雙向電壓鉗324的電流也將以i(τ)-i(t)的方式減小，當(dāng)t＝τ時，沒有電流通過雙向電壓鉗324。在任何情況下，從t＝0到t＝τ，流出電感器322及雙向電壓鉗324的總電流將會是Io。由于流經(jīng)雙向電壓鉗324的電流i(τ)-i(t)的方向和流經(jīng)電感器322的電流Io+i(τ)-i(t)的方向相反，具有時間-寬度T為τ的正的電脈沖被感應(yīng)生成并被傳送入總線308中。
當(dāng)具有時間-寬度T為τ的正的電脈沖被節(jié)點302所接收時，其藉由電容器326而被耦合至電阻器328。將電阻器328，332，334及三極管330組合來充當(dāng)反相器以便將正脈沖反相成為相同時間-寬度的負(fù)脈沖，其然後經(jīng)由其輸入口(I/P)而被輸入至微控制器或微處理器310中，因此完成一信號發(fā)送與接收過程。
在圖6及圖7中，當(dāng)感覺節(jié)點302似乎將電脈沖傳回到其本身的同時，其實只不過是用較簡單的方法說明電脈沖的發(fā)送與接收的完整過程。在真實的系統(tǒng)中，第一節(jié)點可能僅包括電流模式發(fā)送器，而第二節(jié)點可能僅包括電壓模式接收器，使得只能從第一節(jié)點發(fā)送電脈沖且只能從第二節(jié)點接收電脈沖(如在圖4中所顯示)。最好，如在圖5中所顯示，此系統(tǒng)可以包括許多節(jié)點，每一個節(jié)點包含一電流模式發(fā)送器及一電壓模式接收器，使得各節(jié)點充當(dāng)收發(fā)器，藉此可以在節(jié)點/收發(fā)器中發(fā)送及接收電脈沖。
也可以看到，節(jié)點302包括一橋式整流器336，其具有兩個用來將無極性介面提供給總線308的終端，此橋式整流器包含一正端及一負(fù)端。電流模式發(fā)送器304被連接至橋式整流器336的正端及負(fù)端，以便實施用以產(chǎn)生電流脈沖至總線308來實施電流模式數(shù)據(jù)發(fā)送的電流回路，電壓模式接收器306也被連接至橋式整流器336的正端及負(fù)端，以便接收總線308上的電壓脈沖來實施電壓模式數(shù)據(jù)接收。節(jié)點302也包括一電流耦合電路307(包含一恒流源305和一齊納二極管303)，其亦被連接至橋式整流器336的正端及負(fù)端，以便將調(diào)整過的直流電流供應(yīng)提供至節(jié)點302。
電流模式發(fā)送器304包括一三極管309，三極管309具有其集極連接至橋式整流器的正端、其基極用來將即將被傳送的數(shù)據(jù)輸入至三極管309、以及其射極經(jīng)由電阻器338而被連接至橋式整流器的負(fù)端。電壓模式接收器306包括一三極管330，其具有一基極和一集極，集極經(jīng)由電阻器334而被連接至橋式整流器336的負(fù)端，以便輸出從該總線308所接收的數(shù)據(jù)。接收器306也包括一電容器，其經(jīng)由電阻器328來連接三極管330的基極與橋式整流器336的正端，以便提供一AC路徑至總線308。
電流耦合電路307包括具有兩個端的恒流源305，其中一端被連接至橋式整流器336的正端，以便供應(yīng)恒定的電流，恒流源305的另一端經(jīng)由一齊納二極管303而被連接至橋式整流器336的負(fù)端，以便提供調(diào)整過的DC電壓源。
在上述系統(tǒng)的較佳實施例中，齊納二極管303的工作電壓大約5伏特，DC電源供應(yīng)源320的電壓大約24伏特，而且節(jié)點302中的電流脈沖及電壓脈沖的頻率范圍為5-50千赫(KHz)。
當(dāng)前面僅說明單一負(fù)/正電脈沖的發(fā)送及接收的同時，當(dāng)然應(yīng)該了解在實際的情況中，以數(shù)據(jù)包的型式發(fā)送與接收數(shù)據(jù)，每一個數(shù)據(jù)包包含許多正信號及負(fù)信號。在根據(jù)本發(fā)明的較佳實施例中，正脈沖只能夠跟在負(fù)脈沖的後面，因為如此，所以每一個字節(jié)均以一個負(fù)起始位開始(稍後說明)。
為了前面的討論，應(yīng)該了解總線/傳輸媒體上的負(fù)脈沖被定義為邏輯低位狀態(tài)，而同時總線/傳輸媒體上的正脈沖被定義為邏輯高位狀態(tài)。換句話說，如果是邏輯低位狀態(tài)即將被傳送，則負(fù)脈沖必須被傳送至總線，如果是邏輯高位狀態(tài)即將被傳送，則正脈沖必須被傳送至總線。
根據(jù)本發(fā)明，有可能將不同的優(yōu)先順序等級指定給系統(tǒng)中的不同節(jié)點，使得被指定為較高優(yōu)先順序的節(jié)點具有較大的機會將其數(shù)據(jù)/信號傳送入總線中。首先參考圖8，其顯示在此系統(tǒng)中所使用的較佳數(shù)據(jù)框格式，這是一種類似曼徹斯特的數(shù)據(jù)編碼，其中預(yù)定的時間周期T的脈沖表示數(shù)據(jù)位″1″(不論其是否為正脈沖或負(fù)脈沖)，而兩個相反的脈沖-每一個脈沖具有時間周期T/2-結(jié)合以表示數(shù)據(jù)位″0″(不論第一個脈沖是否為正脈沖或負(fù)脈沖)，每一個字節(jié)包含8個數(shù)據(jù)位、一個奇偶較驗位和一停止位(時間周期為T)。在本系統(tǒng)的較佳實施例中，以及如圖9所顯示，時間周期T為100微秒(μs)，而T/2為50微秒，使得數(shù)據(jù)傳送速率為每秒10,000位。
轉(zhuǎn)到圖10，其顯示在本系統(tǒng)中所采用的數(shù)據(jù)包格式，可以看到第一個數(shù)據(jù)包與下一個數(shù)據(jù)包分開一等候/閑置時間(稍後說明)以及下一個數(shù)據(jù)包的起始位。
如上所述，可以將復(fù)數(shù)個優(yōu)先順序等級中的一個指定給本系統(tǒng)中的節(jié)點，其通常被實施于當(dāng)經(jīng)由各節(jié)點的優(yōu)先順序設(shè)定模組318(見圖5)來設(shè)定本系統(tǒng)。舉一個實例，如圖11所顯示，7個優(yōu)先順序等級(從第一等到第七等)被設(shè)定，每一個優(yōu)先順序等級對應(yīng)于一個等候/閑置時間的范圍，其分開由被指定此優(yōu)先順序等級的節(jié)點所做的數(shù)據(jù)包的傳送。在根據(jù)圖11的較佳實施例中，總等候時間(單位為毫秒(ms))等于基本等候時間(單位為毫秒)和范圍在0-1毫秒以內(nèi)的隨機等候時間(單位為毫秒)的總合，基本等候時間專用于每一個特別的優(yōu)先順序等級(第一個到第七個)。
對于被指定第一等優(yōu)先順序等級的節(jié)點所傳送的數(shù)據(jù)包而言，基本等候時間為最短的，也就是1毫秒，然後由該特別節(jié)點的微控制器或微處理器產(chǎn)生隨機等候時間(在0毫秒到1毫秒之間)，因此真正的總等候時間介于1-2毫秒之間。對于被指定第七等優(yōu)先順序等級的節(jié)點所傳送的數(shù)據(jù)包而言，基本等候時間最長的，也就是7毫秒，然後再次由該特別節(jié)點的微控制器或微處理器產(chǎn)生介于0毫秒到1毫秒之間的隨機等候時間，因此真正的總等候時間在7-8毫秒之間。在當(dāng)總線被檢查可供傳輸使用時，一節(jié)點僅嘗試發(fā)送數(shù)據(jù)包的時候(稍後說明)，被指定第一等優(yōu)先順序等級的節(jié)點將會比被指定第七等優(yōu)先順序等級的節(jié)點更加有機會傳送其數(shù)據(jù)包。
雖然在此實例中僅指定7個優(yōu)先順序電位，但是實際上可以設(shè)定不同數(shù)目的優(yōu)先順序等級。除此之外，一個以上的節(jié)點可能被指定相同的優(yōu)先順序等級。例如，在某系統(tǒng)中，兩個節(jié)點可能被指定第一等優(yōu)先順序等級，而三個節(jié)點可能被指定第三等優(yōu)先順序等級。
圖12顯示一節(jié)點如何啟動數(shù)據(jù)包傳送的流程圖。在節(jié)點開始傳送數(shù)據(jù)包之前，將先產(chǎn)生用于該特別的數(shù)據(jù)包傳送的等候/閑置時間，如此的等候時間包含由此節(jié)點的微控制器或微處理器所產(chǎn)生的隨機等候時間，以及對應(yīng)于指定給它的優(yōu)先順序等級的基本等候時間。然後啟動等候計時器，在等候的同時，此節(jié)點將檢查總線是否可供/有空傳輸。如果沒空，等候計時器將被重新啟動，而且檢查過程再次被實施。如果發(fā)現(xiàn)總線可供/有空傳輸，但是等候時間尚未終了，則節(jié)點將繼續(xù)檢查總線對傳輸?shù)目捎眯?。如果發(fā)現(xiàn)總線可供/有空傳輸，而且等候時間已經(jīng)終了，則節(jié)點將開始數(shù)據(jù)包的傳送。當(dāng)節(jié)點試圖傳送第二個數(shù)據(jù)包時，此過程將再次開始。如上所述，可以看到被指定較高的優(yōu)先順序等級的節(jié)點將會比被指定較低的優(yōu)先順序等級的節(jié)點更加有機會傳送其數(shù)據(jù)包。
將優(yōu)先順序等級指定給構(gòu)成系統(tǒng)節(jié)點的上面安排，協(xié)助避免數(shù)據(jù)/信號在傳輸時的沖突。但是，仍有可能兩個或兩個以上節(jié)點的等候時間正好同時結(jié)束，使得他們試圖同時傳送他們自己的數(shù)據(jù)/信號，下面所討論的方法被用來防止沖突。
如同在圖13中所顯示，四個具有相同的優(yōu)先順序等級及相同的總等候時間的節(jié)點(A，B，C及D)試圖同時傳送各自的數(shù)據(jù)包。僅為了此實例，只顯示起始位(ST)及前4個數(shù)據(jù)位，在此實例中，節(jié)點A試圖傳送數(shù)據(jù)″1111″，節(jié)點B試圖傳送數(shù)據(jù)″0111″，節(jié)點C試圖傳送數(shù)據(jù)″0010″，以及節(jié)點D試圖傳送數(shù)據(jù)″0011″。在此連接中，圖14及15的流程圖提出藉以避免沖突的程序。
為了有助于沖突避免過程的分析，我們回到圖6及7?？梢钥吹剑瑸榱艘诳偩€上產(chǎn)生邏輯低位，節(jié)點的電流模式發(fā)送器必須吸收電流。另一方面，為了要在總線上產(chǎn)生邏輯高位，必須截斷發(fā)送器，這顯示了系統(tǒng)具有連線“與”邏輯的本質(zhì)。換言之，系統(tǒng)僅需要一節(jié)點的發(fā)送器吸收電流以產(chǎn)生邏輯低位于總線上。但是，為了要在總線上產(chǎn)生邏輯高位，必須截斷所有連接至總線/傳輸媒體節(jié)點的發(fā)送器。在當(dāng)相關(guān)的節(jié)點處于閑置時截斷發(fā)送器的時候，我們亦可認(rèn)為在此情況中，一邏輯高位被傳送入總線中。
將一邏輯高位傳送入總線中的第一節(jié)點可以被認(rèn)為是交出控制總線的權(quán)力，此第一節(jié)點然後藉由檢測一邏輯低位是否正被傳送入總線中來檢查第二節(jié)點是否正在使用總線。如果有如此的第二節(jié)點，則第一節(jié)點，也就是將邏輯高位傳送入總線中的節(jié)點將必須回退，亦即第一節(jié)點將放棄其自己的傳送，將控制總線的權(quán)力轉(zhuǎn)交給第二節(jié)點。藉由如此的配置，決不影響第二節(jié)點的邏輯低位的傳送，因此實現(xiàn)無沖突的傳輸。
在顯示于圖13中的節(jié)點A的情況中，在啟動將邏輯高位的數(shù)據(jù)位″1″傳送入總線中(從時間1.0T開始)之後，節(jié)點A檢查總線是否正確回應(yīng)(一邏輯高位)。如果在總線中沒有發(fā)現(xiàn)如此之邏輯高位，則節(jié)點A將必須回退。但是，如果在總線中發(fā)現(xiàn)如此之邏輯高位，那么節(jié)點將繼續(xù)監(jiān)視在其整個時間期間，此邏輯高位是否已經(jīng)被傳送，而在此實例中，當(dāng)試圖傳送邏輯高位的數(shù)據(jù)位″1″時，該整個時間期間為T。如果傳送已經(jīng)持續(xù)了整個時間期間T，節(jié)點將繼續(xù)送出下一個位。如若不然，節(jié)點將必須回退，重新產(chǎn)生等候時間，并且再次等候傳送。在此實例中，雖然在時間周期1.5T到2.0T期間，節(jié)點A試圖傳送邏輯高位的數(shù)據(jù)位″1″，但是因為其他三個節(jié)點B，C及D正在嘗試傳送邏輯低位，并沒有邏輯高位出現(xiàn)在總線中，節(jié)點A將必須回退，因此中斷其數(shù)據(jù)包的傳送。然後在節(jié)點A能夠嘗試再次傳送之前，其必須等候另一個時間周期。由于同樣的理由，鑒于其他兩個節(jié)點C及D正在嘗試傳送邏輯低位此一事實，在時間周期2.5T到3.0T期間，當(dāng)節(jié)點B試圖傳送邏輯高位的數(shù)據(jù)位″1″時，節(jié)點B必須回退。
在圖14中的流程圖涉及當(dāng)一節(jié)點試圖傳送邏輯高位的數(shù)據(jù)位″1″時(例如在時間周期1.0T到2.0T期間的節(jié)點A)的回退程序的同時，圖15中的流程圖涉及當(dāng)一節(jié)點試圖傳送數(shù)據(jù)位″0″的邏輯高位部分時的回退程序。如圖13所示，當(dāng)節(jié)點C試圖傳送最後的數(shù)據(jù)位″0″時，在時間周期4.5T到5.0T期間，節(jié)點C必須傳送一時間期間T/2的邏輯高位至總線以便完成整個數(shù)據(jù)位″0″。再次地，節(jié)點C必須檢查總線上是否出現(xiàn)邏輯高位，如果沒有(如同在此情況中)，則沖突被檢測到而且節(jié)點C必須回退并中斷其數(shù)據(jù)包的傳送。但是，如果在總線上檢測到邏輯高位，那么節(jié)點C必須監(jiān)視此邏輯高位的傳送是否已經(jīng)持續(xù)時間期間T/2。如果是的話，那么節(jié)點C將繼續(xù)下一個位的傳送，如果不是，則節(jié)點C必須回退、重新產(chǎn)生新的等候時間、以及再次等候傳送。
因為此實例中的網(wǎng)絡(luò)為連線“與”邏輯系統(tǒng)，我們將集中討論及分析在邏輯高位的傳送期間的回退控制。通過節(jié)點而將一邏輯低位傳送入總線中的步驟如下，試圖將一邏輯低位傳送入總線中的節(jié)點首先檢查總線的狀態(tài)以確定其可供傳送使用，如果在總線上檢測到邏輯高位，那么節(jié)點在邏輯低位的時間-寬度的整個周期期間將邏輯低位傳送入總線中，但是，如果在總線上并未檢測到邏輯高位，則節(jié)點必須停止傳送并回退。
如同在圖13中所見，雖然四個節(jié)點A，B，C，D試圖同時將各自不同的數(shù)據(jù)包傳送入總線中，但是至少一個節(jié)點(在此實例中為節(jié)點D)能夠成功地傳送其數(shù)據(jù)包，對于節(jié)點D，其傳送其數(shù)據(jù)信號，好像在同一時間沒有其他節(jié)點正在傳送。
從上面的分析可知，此系統(tǒng)構(gòu)成一連線“與”邏輯系統(tǒng)，而且經(jīng)由在將邏輯高位傳送入總線中期間的回退控制來實現(xiàn)無沖突通訊。但是，有可能將電流模式發(fā)送器從吸收電流發(fā)送器變化為源電流發(fā)送器來將整個系統(tǒng)變化成一連線“或”邏輯系統(tǒng)，這意味著假設(shè)具有至少一個節(jié)點的源電流發(fā)送器傳送時，正脈沖將會出現(xiàn)在總線上。但是，如果負(fù)脈沖即將出現(xiàn)于總線上，或者如果該系統(tǒng)即將處于閑置狀態(tài)，所有節(jié)點中的發(fā)送器必須一起被截止。在如此的連線“或”邏輯系統(tǒng)中，有可能實施在將邏輯低位傳送入總線中期間的回退控制來實現(xiàn)無沖突通訊，其以類似于在連線“與”邏輯系統(tǒng)中將邏輯高位傳送入總線中的期間的回退控制的方式的方式來實施。
圖16顯示四個節(jié)點系統(tǒng)的示意圖，而圖13中所顯示的情況發(fā)生于其中，且圖17A到圖24顯示在/橫跨系統(tǒng)中不同位置處的電流/電壓的變化，圖17A到圖17D顯示在該四個節(jié)點A，B，C，D的每一個微控制器/微處理器輸出(O/P)處的各自電壓va，vb，vc及vd對時間的波形圖。因為發(fā)送器就邏輯的觀點構(gòu)成一反相器，可以看到圖17A到圖17D中的波形相反于圖13中所顯示的波形，在這四個節(jié)點A，B，C，D中，可以看到僅節(jié)點D能夠成功地輸出所有其試圖傳送的數(shù)據(jù)位。
圖18A到圖18D顯示進入各個節(jié)點的吸收電流ia，ib，ic及id對時間的波形，各吸收電流(ia，ib，ic，id)包括基本電流(Ia，Ib，Ic，Id)及發(fā)送器電流(It)?？梢钥吹矫慨?dāng)相關(guān)節(jié)點將負(fù)脈沖傳送入總線中，就有一個吸收電流(ia，ib，ic，id)的突波。因為節(jié)點A302a′不能夠成功地傳送第一個數(shù)據(jù)位″1″，在起始位被成功地傳送的時候，僅有從Ia到Ia+It的吸收電流ia的流入的突波，其中Ia是當(dāng)節(jié)點A正不傳送時流入節(jié)點A中的基本系統(tǒng)電流。至于節(jié)點B302b′，并且如圖18B所示，當(dāng)節(jié)點B302b′僅能夠成功地傳送第一個數(shù)據(jù)位″0″時，在起始位及第一個數(shù)據(jù)位″0″被傳送的時候，僅有電流流入(ib)從Ib到Ib+It的對應(yīng)增加，其中Ib是當(dāng)節(jié)點B正不傳送時流入節(jié)點B中的基本系統(tǒng)電流。圖18C及圖18D顯示分別流入節(jié)點C302c′和節(jié)點D302d′的電流ic及id的變化。
圖19A到圖19D顯示節(jié)點A，B，C，D的每一個分別的微控制器/微處理器310的輸入(I/P)電壓(va，vb，vc，vd)的波形，可以看到所有的微控制器/微處理器310接收相同序列的電脈沖，其對應(yīng)于由圖16中所示的節(jié)點D所傳送的電脈沖，意味著所有這些節(jié)點A，B，C，D接收僅由節(jié)點D所傳送的數(shù)據(jù)，并且該數(shù)據(jù)是能夠被成功地傳送入總線308中的唯一數(shù)據(jù)。
總線上的總DC電流i對時間的波形被顯示于圖20中，在此實例中，于任何時間的總線上的總DC電流i是在該時間的ia，ib，ic及id(見圖18A到圖18D)的總和，i的最大值等于Io+4It(假設(shè)這四個節(jié)點的每一個發(fā)送器電流為It且所有的節(jié)點同時傳送起始位)，其中Io為當(dāng)沒有任何節(jié)點傳送時的流經(jīng)系統(tǒng)的總電流，并且是此實例中的ia，ib，ic及id的總和。至于在任何給定的時間點處流經(jīng)電感器322的電流il，其被顯示于圖21中，可以看到此電流il總是不小于Io且不大于Io+It，并根據(jù)橫跨雙向電壓鉗324上的電壓vp而變化(稍後說明)。
至于流經(jīng)雙向電壓鉗324的電流ip，其被顯示于圖22中，當(dāng)所有的四個節(jié)點A302a′，B302b′，C302c′及D302d′正在傳送他們各自的數(shù)據(jù)包的起始位時，電流ip的最大值為4It，可以看到電流ip可能有時候為負(fù)值，這意謂著電流ip正流動于和圖16中所顯示的方向相反的方向上，而因此經(jīng)過雙向電壓鉗324中的上一對二極管。至于橫跨雙向電壓鉗324上的電壓vp，其被顯示于圖23中，并且其擾動介于正″鉗電壓″與負(fù)″鉗電壓″之間，至于總線308上的電壓v，其被顯示于圖24中，如同擾動介于Vo+鉗電壓與Vo-鉗電壓之間，其中Vo是DC電壓源320的電位。
因此可以看到當(dāng)電流模式發(fā)送器304傳送時，±鉗電壓幅度的AC分量被疊加于DC電壓上，因此實現(xiàn)將電流轉(zhuǎn)變成為電壓的轉(zhuǎn)換。除此以外，電壓的幅度并不取決于發(fā)送器中的電流值，使得甚至當(dāng)幾個節(jié)點同時傳送時，電壓的幅度并不受影響。
基于圖3中所顯示的系統(tǒng)100的基本結(jié)構(gòu)來進行上面的分析，簡單地說，圖3中的系統(tǒng)100包括具有兩條導(dǎo)線的總線104，其中總線104載運電力、電流信號及電壓信號，總線104是對節(jié)點102極性不靈敏的。
但是，在實際應(yīng)用上可以有變化。舉例來說，可以分開總線中的電力路徑，或者將電流路徑和電壓路徑分開。圖25顯示實施例的一個實例。圖25顯示具有經(jīng)由總線406而彼此互連的三個節(jié)點402及電流/電壓轉(zhuǎn)換器404的系統(tǒng)400，節(jié)點402的每一個為包含一電流模式發(fā)送器408及一電壓模式接收器410的收發(fā)器。
電流/電壓轉(zhuǎn)換器404包含一電流端412與一電壓端414，電流/電壓轉(zhuǎn)換器404的電流端412與總線406上的節(jié)點402的電流模式發(fā)送器408相連接而構(gòu)成總線406的電流傳輸路徑(Tx)。另一方面，電壓端414與總線406上的節(jié)點402的電壓模式接收器410相連接而構(gòu)成總線406的電壓傳輸路徑(Rx)?？偩€406上的節(jié)點/收發(fā)器402經(jīng)由總線406的V+路徑而從DC電壓源416獲得必需的電力，有了接地路徑(Gnd)的加入，總線406包括總共4條導(dǎo)線。
可以由電流回路接收器(例如Hewlett Packard的HCPL-4200)來實現(xiàn)電流/電壓轉(zhuǎn)換器404，至于應(yīng)用模組及電流模式發(fā)送器，可以采取上面所討論的結(jié)構(gòu)。因為對電壓模式接收器410來講不一定要使DC電位與總線隔開，所以不需要輸入電容器。
如上面所討論的，將電力路徑與信號路徑分開的其中一個主要優(yōu)點在于不再需要圖中所顯示的電流控制器108。另一方面，其主要缺點之一在于，隨著總線406中的導(dǎo)線數(shù)目的增加，不僅不可能實現(xiàn)極性不靈敏度，而且也將增加接線錯誤的機會。
除了總線406中的導(dǎo)線數(shù)目的增加以外，系統(tǒng)400的性質(zhì)和圖3中所顯示的系統(tǒng)的性質(zhì)并沒有太大的差別。此系統(tǒng)400也支援同時由一個以上的節(jié)點402的信號傳送，并且仍是即時回應(yīng)與連線“與”邏輯系統(tǒng)，上面所討論的優(yōu)先順序設(shè)定及無沖突通訊方法也能夠?qū)嵤┯诖讼到y(tǒng)400中。
從上述討論中清楚知道，根據(jù)本發(fā)明的混合模式多點分支網(wǎng)絡(luò)系統(tǒng)擁有下面的優(yōu)點及特性A.如此的網(wǎng)絡(luò)系統(tǒng)成功地組合電壓模式網(wǎng)絡(luò)及電流回路系統(tǒng)的優(yōu)點。因為在如此的網(wǎng)絡(luò)系統(tǒng)中的接收器具有高阻抗，并且網(wǎng)絡(luò)中的總線呈現(xiàn)低阻抗，所以DC能夠幾乎沒有電阻地流經(jīng)系統(tǒng)(其提高鏈接電力系統(tǒng)的操作)，可以有效地濾掉50/60Hz的AC的干擾，如此的特性對控制系統(tǒng)而言特別重要。因此，在控制領(lǐng)域中，根據(jù)本發(fā)明的混合模式網(wǎng)絡(luò)的使用是更加有利的。
B.此一種帶電網(wǎng)絡(luò)系統(tǒng)，允許沿著相同的雙絞線同時傳送電力與信號/數(shù)據(jù)，這使得很容易讓使用者安裝，且提升節(jié)點與網(wǎng)絡(luò)的整合。在這樣的系統(tǒng)中，使用恒流源來從總線耦合電力，如此的耦合方法具有高阻抗，因此造成對總線上的信號/數(shù)據(jù)的最小影響。除此之外，在這樣的系統(tǒng)中的收發(fā)器直接被連接至總線，因此避免變壓器的使用，這將減少系統(tǒng)的大小及成本，并且能夠提高其可靠度。
C.這樣的系統(tǒng)采取最簡單和最普通的單一無屏蔽雙絞式(UTP)電線做為總線/傳輸媒體，由于只有兩條導(dǎo)線且他們沒有任何極性(因為顯示于圖4中且討論于前的橋式整流器230，232)，所以在此系統(tǒng)中并不存在接線失誤的可能性，而且其致使方便安裝及接線。
D.其一種分散式網(wǎng)絡(luò)系統(tǒng)，其中各節(jié)點能夠獨立作用，因此相當(dāng)容易擴充系統(tǒng)。除此之外，本網(wǎng)絡(luò)系統(tǒng)是一種零主權(quán)系統(tǒng)(亦即非主人/仆人結(jié)構(gòu)或非播音員/聽眾結(jié)構(gòu))，其中各節(jié)點可以是主人/播音員，也可以是仆人/聽眾，各節(jié)點一直注意監(jiān)聽總線，而且能夠按照其需要來將信號/數(shù)據(jù)傳送入總線中。
E.這樣的系統(tǒng)采取一種隨機存取控制方法，其中允許任何節(jié)點當(dāng)總線/傳輸媒體有空時傳送(依照優(yōu)先順序設(shè)定的控制)，本發(fā)明不需要詢問，以提高系統(tǒng)內(nèi)通訊的效率及節(jié)點的多用途。
F.在本發(fā)明中，為了得到無沖突通訊，本系統(tǒng)擁有許多特性(a)適當(dāng)?shù)木W(wǎng)絡(luò)結(jié)構(gòu)——本發(fā)明中的網(wǎng)絡(luò)結(jié)構(gòu)確保甚至在多重同時存取的情況中，傳輸媒體中的數(shù)字信號仍將處于預(yù)定的邏輯狀態(tài)，亦即，將不存在不確定的邏輯狀態(tài)，而且能夠有效地辨識所有的邏輯狀態(tài)。
(b)立即回應(yīng)的存取控制裝置——各節(jié)點中的發(fā)送器及接收器直接被微控制器或微處理器所控制，這可以基于即時來確定總線的狀態(tài)。當(dāng)節(jié)點檢測到?jīng)_突時，其能夠及時回退。
(c)適當(dāng)?shù)臄?shù)據(jù)格式及通訊協(xié)定。
G.在這樣的系統(tǒng)中，甚至如果一個以上的節(jié)點同時傳送不同的數(shù)據(jù)包，至少一個節(jié)點將成功地傳送其整個數(shù)據(jù)包，因此實現(xiàn)無沖突通訊。
H.在這樣的系統(tǒng)中，建立許多不同的優(yōu)先順序。在忙碌通訊的周期期間，被指定有較高的優(yōu)先順序的節(jié)點將會有較大的機會能夠傳送其數(shù)據(jù)/數(shù)據(jù)包。
I.這樣的系統(tǒng)適合用來實施感應(yīng)、通訊及控制功能。
權(quán)利要求
1.一種數(shù)字?jǐn)?shù)據(jù)通訊網(wǎng)絡(luò)系統(tǒng)，其特征是包括一電源供給裝置與至少兩個節(jié)點，其中所說的電源供給裝置與所說的節(jié)點經(jīng)由一傳輸媒體而相互相連，藉此，數(shù)字信號/數(shù)據(jù)可在所說的節(jié)點之間傳送，其中所說的電源供給裝置將電源供應(yīng)至所說的節(jié)點，且其中所說的節(jié)點之一至少包含一電流模式發(fā)送器及所說的節(jié)點之一至少包含一電壓模式接收器。
2.按權(quán)利要求1所述的系統(tǒng)，其特征是所說的復(fù)數(shù)個節(jié)點之一至少包含一電流模式發(fā)送器及一電壓模式接收器。
3.按權(quán)利要求2所述的系統(tǒng)，其特征是所說的復(fù)數(shù)個節(jié)點包含一電流模式發(fā)送器及一電壓模式接收器。
4.按權(quán)利要求3所述的系統(tǒng)，其特征是所說的每一個節(jié)點包含一電流模式發(fā)送器及一電壓模式接收器。
5.按權(quán)利要求1所述的系統(tǒng)，其特征是所說的傳輸媒體是無屏蔽雙絞線。
6.按權(quán)利要求1所述的系統(tǒng)，其特征是所說的系統(tǒng)包含脈沖產(chǎn)生裝置，來自所說的電源供給裝置的電流通過該脈沖產(chǎn)生裝置以產(chǎn)生電壓脈沖。
7.按權(quán)利要求6所述的系統(tǒng)，其特征是所說的脈沖產(chǎn)生裝置包括一電流到電壓的轉(zhuǎn)換裝置。
8.按權(quán)利要求6所述的系統(tǒng)，其特征是所說的脈沖產(chǎn)生裝置被并聯(lián)連接至一個電流控制器。
9.按權(quán)利要求1所述的系統(tǒng)，其特征是所說的電源供給裝置包括一DC電源。
10.按權(quán)利要求1所述的系統(tǒng)，其特征是所說的電壓模式接收器包含一電容器與一反相器裝置。
11.一種用以將數(shù)字信號從電流模式發(fā)送器輸送至電壓模式接收器的數(shù)字?jǐn)?shù)據(jù)通訊系統(tǒng)，其特征是所說的系統(tǒng)包括一電氣導(dǎo)電電纜，其使該發(fā)送器與該接收器彼此互相連接，藉以提供一數(shù)字?jǐn)?shù)據(jù)通訊路徑；一DC電源供給裝置，其用以產(chǎn)生預(yù)定的電位，所說的電源供給裝置具有第一電壓端及第二電壓端；電流控制裝置通過所說的電纜與所說的電源供給裝置的第一電壓端連接，以便提供一第一電流路徑，所說的第一電流路徑用作為DC電流的低阻抗路徑；電壓控制裝置與所說的電流控制裝置并聯(lián)連接，用以控制橫跨在所說的電流控制裝置上的電壓幅度，并用作為提供給瞬態(tài)電流用的第二電氣路徑；連接裝置通過所說的電纜連接到所說的電源供給裝置的第二電壓端，以便提供一電源分配路徑；其中該電流模式發(fā)送器被連接至所說的電纜，以便實施一電流回路，其中所說的發(fā)送器產(chǎn)生電流脈沖于所說的電流回路中，以便實施電流模式數(shù)字?jǐn)?shù)據(jù)發(fā)送；以及其中所說的電壓模式接收器被連接至該電纜，用以接收在所說的電纜上由所說的電壓控制裝置所產(chǎn)生的電壓脈沖，以便實施電壓模式數(shù)字?jǐn)?shù)據(jù)接收。
12.按權(quán)利要求11所述的系統(tǒng)，其特征是所說的導(dǎo)電電纜包括一單一雙絞線。
13.按權(quán)利要求11所述的系統(tǒng)，其特征是所說的電流控制裝置包括一鐵芯電感器。
14.按權(quán)利要求11所述的系統(tǒng)，其特征是所說的電壓控制裝置包括一雙向電壓鉗。
15.按權(quán)利要求11所述的系統(tǒng)，其特征是所說的預(yù)定電位實際為24伏特。
16.按權(quán)利要求11所述的系統(tǒng)，其特征是所說的每一個電流模式發(fā)送器和電壓模式接收器包括一橋式整流器，其具有兩個連接至所說的電纜的終端，用以提供與所說的電纜間的無極性介面，該整流器還包含一正端及一負(fù)端；一恒流源，其具有一第一電流端及一第二電流端，其中所說的第一電流端被連接至所說的正端；以及一齊納二極管，其用以將所說的恒流源的第二電流端連接至所說的整流器的負(fù)端，以便提供電源供應(yīng)至所說的發(fā)送器和接收器。
17.按權(quán)利要求16所述的系統(tǒng)，其特征是所說的發(fā)送器還包括一三極管，其具有一連接至所說的整流器正端的集極、一用以將被傳送的數(shù)據(jù)輸入至所說的三極管內(nèi)的基極，和一射極；以及一電阻器，其連接所說的三極管的射極與所說的整流器的負(fù)端，用以實施一傳送輸出電流回路。
18.按權(quán)利要求16所述的系統(tǒng)，其特征是所說的接收器包含一用以隔離所說的橋式整流器正端上的直流電位的輸入電容器。
19.一種數(shù)字?jǐn)?shù)據(jù)通訊網(wǎng)絡(luò)系統(tǒng)，其用以經(jīng)由總線來分配電源及提供信號通過能力，其特征是所說的網(wǎng)絡(luò)包括復(fù)數(shù)個節(jié)點，每一個節(jié)點包含一用以產(chǎn)生電流脈沖及接收電壓脈沖的混合模式數(shù)據(jù)總線收發(fā)器；一電氣導(dǎo)電電纜，其使所說的節(jié)點彼此互相連接，以便為電源輸送及數(shù)據(jù)通訊提供路徑；一DC電源供給裝置，其用以產(chǎn)生預(yù)定的電位，所說的電源供給裝置具有一第一電壓端及一第二電壓端；電流控制裝置通過所說的電纜連接到所說的電源供給裝置的第一電壓端，以便提供一第一電流路徑，該第一電流路徑工作在DC電流的低阻抗路徑；電壓控制裝置與所說的電流控制裝置并聯(lián)連接，用以控制橫跨在所說的電流控制裝置上的電壓幅度，并用以提供一瞬態(tài)電流用的第二電氣路徑；以及連接裝置通過所說的電纜連接到所說的電源供給裝置的第二電壓端，以便提供一電源分配路徑。
20.按權(quán)利要求19所述的系統(tǒng)，其特征是所說的導(dǎo)電電纜包括一單一雙絞線。
21.按權(quán)利要求19所述的系統(tǒng)，其特征是所說的電流控制裝置包括一鐵芯電感器。
22.按權(quán)利要求19所述的系統(tǒng)，其特征是所說的電壓控制裝置包括一雙向電壓鉗。
23.按權(quán)利要求19所述的系統(tǒng)，其特征是所說的預(yù)定電位實際為24伏特。
24.按權(quán)利要求19所述的系統(tǒng)，其特征是所說的脈沖的頻率實際介于5千赫到50千赫之間。
25.按權(quán)利要求19所述的系統(tǒng)，其特征是所說的每一個節(jié)點包含一微控制器/微處理器。
26.按權(quán)利要求19所述的系統(tǒng)，其特征是所說的數(shù)據(jù)總線收發(fā)器包括一橋式整流器，其具有一第一連接端及一第二連接端，用以提供與所說的電纜間的無極性介面，該整流器還包含一正端及一負(fù)端；一電流模式發(fā)送器，其被連接至所說的整流器的正端及負(fù)端，以便實施一用以產(chǎn)生電流脈沖至該總線來實施電流模式數(shù)據(jù)發(fā)送的電流回路；一電壓模式接收器，其被連接至所說的整流器的正端及負(fù)端，所說的接收器接收在所說的總線上的電壓脈沖，以便實施電壓模式數(shù)據(jù)接收；以及一電流耦合裝置，其被連接至所說的整流器的正端及負(fù)端，用以將調(diào)整過的直流電流供應(yīng)提供至所說的收發(fā)器。
27.按權(quán)利要求26所述的系統(tǒng)，其特征是所說的收發(fā)器包含一發(fā)送器，其包括一三極管，其具有一連接至所說的整流器正端的集極、一用以將被傳送的數(shù)據(jù)輸入至所說的三極管內(nèi)的基極，和一射極；以及一電阻器，該電阻器一端連接到所說的三極管射極，另一端連接到所說的整流器的負(fù)端。
28.按權(quán)利要求26所述的系統(tǒng)，其特征是所說的收發(fā)器包含一接收器，其包括一三極管，其具有一集極和一基極，所說的集極經(jīng)由電阻器而被連接至所說的整流器的正端，以便輸出從所說的總線所接收的數(shù)據(jù)；以及一電容器，其經(jīng)由一電阻器來連接所說的三極管的基極與所說的整流器的正端，以便提供一AC路徑至所說的總線。
29.按權(quán)利要求26所述的系統(tǒng)，其特征是電流耦合裝置包括一恒流源，其具有一第一端及一第二端，其中所說的第一端被連接至所說的整流器的正端，以便供應(yīng)恒定的電流；一齊納二極管，其用以將所說的恒流源的第二端連接至所說的整流器的負(fù)端，以便提供調(diào)整過的DC電壓源。
30.一種適合發(fā)送與接收數(shù)字信號于同時輸送直流電源及數(shù)字?jǐn)?shù)據(jù)的總線上的收發(fā)器，所說的收發(fā)器包括一橋式整流器，其具有兩個適合提供與該總線間的無極性介面的連接端，用以提供與該電纜間的無極性介面，該整流器還包含一正端及一負(fù)端；一電流模式發(fā)送器，其被連接至所說的整流器的正端及負(fù)端，以便實施一適合產(chǎn)生電流脈沖至所說的數(shù)據(jù)總線來實施電流模式數(shù)據(jù)發(fā)送的電流回路；一電壓模式接收器，其被連接至所說的整流器的正端及負(fù)端，所說的接收器適合接收所說的數(shù)據(jù)總線上的電壓脈沖，以便實施電壓模式數(shù)據(jù)接收；以及一電流耦合裝置，其被連接至所說的整流器的正端及負(fù)端，所說的電流耦合裝置適合提供調(diào)整過的直流電流供應(yīng)至所說的發(fā)送器及接收器和在所說的收發(fā)器內(nèi)的其他裝置。
31.按權(quán)利要求30所述的收發(fā)器，其特征是所說的發(fā)送器包括一三極管，其具有一連接至所說的整流器的正端的集極以及一將被傳送的數(shù)據(jù)輸入至該三極管內(nèi)的基極，和一射極；以及一電阻器，該電阻器的的第一端連接至所說的三極管的射極，該電阻器的第二端被連接至所說的整流器的負(fù)端。
32.按權(quán)利要求30所述的收發(fā)器，其特征是所說的接收器包括一三極管，該三極管的集極通過一電阻器連接到所說的整流器的負(fù)端以輸出所接收到的數(shù)據(jù)，和一基極；以及一電容器，其經(jīng)由一電阻器來連接所說的三極管的基極與所說的整流器的正端，且適合提供一AC路徑至所說的總線。
33.按權(quán)利要求30所述的收發(fā)器，其特征是所說的電流耦合裝置包括一恒流源，其具有一第一端及一第二端，其中該第一端被連接至所說的整流器的正端，且適合用來供應(yīng)恒定的電流；一齊納二極管，其用以將所說的恒流源的第二端連接至所說的整流器的負(fù)端，且適合用來提供調(diào)整過的DC電壓。
34.按權(quán)利要求30所述的收發(fā)器，其特征是所說的連接裝置中的齊納二極管的工作電壓實際為5伏特。
35.按權(quán)利要求30所述的收發(fā)器，其特征是所說的電源的預(yù)定的DC電位實際為24伏特。
36.按權(quán)利要求30所述的收發(fā)器，其特征是所說的收發(fā)器中的電流及電壓脈沖的頻率范圍為5-50千赫。
37.按權(quán)利要求30所述的收發(fā)器，其特征是所說的其他裝置包含一微控制器/微處理器。
38.一種在混合模式通訊及控制網(wǎng)絡(luò)系統(tǒng)中的通訊方法，其特征是所說的系統(tǒng)包含至少一第一節(jié)點、一第二節(jié)點、一電源供給裝置、以及電流到電壓轉(zhuǎn)換裝置，且經(jīng)由總線而彼此互相連接，其包括步驟(a)由該第一節(jié)點產(chǎn)生至少第一電脈沖；(b)以電流形式將該第一電脈沖傳送至該電源供給裝置；(c)致使來自該電源供給裝置的第一電流通過該電流到電壓轉(zhuǎn)換裝置以感應(yīng)至少一第二電脈沖；以及(d)將該第二電脈沖傳送至該總線中。
39.按權(quán)利要求38所述的方法，其特征是所說的第一電脈沖是由一微控制器/微處理器所產(chǎn)生的。
40.按權(quán)利要求39所述的方法，其特征是所說的第一電脈沖當(dāng)一應(yīng)用模組的狀態(tài)變化時由所說的微控制器/微處理器所產(chǎn)生。
41.按權(quán)利要求38所述的方法，其特征是所說的電流到電壓轉(zhuǎn)換裝置與一電流控制裝置并聯(lián)連接。
42.按權(quán)利要求38所述的方法，其特征是當(dāng)所說的第一電流通過該電流到電壓轉(zhuǎn)換裝置時，第二電流通過所說的電流控制裝置。
43.按權(quán)利要求42所述的方法，其特征是所說的通過電流控制裝置的第二電流的大小至少一部分依照在所說的第二電流通過該電流控制裝置期間的時間段而變化。
44.按權(quán)利要求42所述的方法，其特征是所說的通過該電流控制裝置的第二電流的大小至少一部分取決于橫跨在所說的電流控制裝置上的電壓。
45.按權(quán)利要求38所述的方法，其特征是所說的第一電脈沖的極性與第二電脈沖的極性相反。
46.按權(quán)利要求38所述的方法，其特征是所說的第二電脈沖被所說的第二節(jié)點所接收。
47.按權(quán)利要求46所述的方法，其特征是所說的第二節(jié)點包含一用以接收所說的第二電脈沖的電壓模式接收器。
48.按權(quán)利要求47所述的方法，其特征是所說的第二節(jié)點的電壓模式接收器包含用以使該第二電脈沖的極性相反的反相器裝置。
49.按權(quán)利要求48所述的方法，其特征是所說的反相的第二電脈沖被輸入至該第二節(jié)點的微控制器/微處理器內(nèi)。
50.一種在混合模式通訊及控制網(wǎng)絡(luò)系統(tǒng)中媒體存取控制的方法，其特征是所說的系統(tǒng)包含至少一第一節(jié)點和一第二節(jié)點，每一個節(jié)點適合將信號經(jīng)由彼此互相連接的節(jié)點而被傳送至總線中，所包括的步驟是(a)建立復(fù)數(shù)個優(yōu)先順序等級，每一位具有一對應(yīng)的不同的等候時間范圍；(b)將該復(fù)數(shù)個優(yōu)先順序等級的其中一個指定給所說的節(jié)點中的一個；(c)該第一節(jié)點根據(jù)所指定的優(yōu)先順序等級來產(chǎn)生等候時間；(d)所說的第一節(jié)點檢查該總線是否有空傳送；(e)所說的第一節(jié)點檢查該等候時間是否已經(jīng)期滿；(f)重復(fù)步驟(d)及(e)直到等候時間已經(jīng)期滿為止；以及(g)如果該總線有空傳送，則由該第一節(jié)點開始第一數(shù)據(jù)包的傳送。
51.按權(quán)利要求50所述的方法，其特征是建立七個優(yōu)先順序等級。
52.按權(quán)利要求50所述的方法，其特征是所說的等候時間的周期包括一預(yù)定基本時間部分和一隨機時間部分。
53.按權(quán)利要求52所述的方法，其特征是每一優(yōu)先順序等級的等候時間的基本時間部分的周期不同。
54.按權(quán)利要求52所述的方法，其特征是各優(yōu)先順序等級的等候時間的隨機時間部分的周期被設(shè)定在預(yù)定范圍之內(nèi)。
55.按權(quán)利要求54所述的方法，其特征是優(yōu)先順序等級的等候時間的隨機時間部分的周期的預(yù)定范圍均相同。
56.按權(quán)利要求52所述的方法，其特征是所說的等候時間的隨機時間部分由所說的第一節(jié)點的微控制器/微處理器所產(chǎn)生。
57.按權(quán)利要求50所述的方法，其特征是如果所說的總線沒空傳送或者在等候時間的整個周期均沒空，則所說的第一節(jié)點重新初始化等候時間并再次從步驟(c)開始。
58.一種在混合模式通訊及控制網(wǎng)絡(luò)系統(tǒng)中傳送數(shù)據(jù)的方法，其特征是所說的系統(tǒng)包含至少一第一節(jié)點和一第二節(jié)點，每一個節(jié)點適合將信號經(jīng)由彼此互相連接的節(jié)點而被傳送至總線中，所包括的步驟是(a)所說的第一節(jié)點產(chǎn)生即將被傳送至所說的總線中的第一極性的脈沖；(b)所說的第一節(jié)點檢查所說的第一極性的脈沖是否出現(xiàn)在該總線上；以及(c)如果在步驟(b)中于該總線上檢測到該第一極性的脈沖，則將該第一極性的脈沖傳送至該總線中完成于整個周期的脈沖時間-寬度期間。
59.按權(quán)利要求58所述的方法，其特征是如果在步驟(b)中于該總線上并未檢測到該第一極性的脈沖，則該第一節(jié)點停止將該第一極性的脈沖傳送至該總線中。
60.按權(quán)利要求58所述的方法，其特征是所說的第一極性為正極性。
61.一種傳送至少一個數(shù)據(jù)包以便提供無沖突的通訊于一混合模式多點分支隨機存取數(shù)字控制網(wǎng)絡(luò)的方法，其特征是所說的網(wǎng)絡(luò)包含至少一第一節(jié)點和一第二節(jié)點，每一個節(jié)點適合經(jīng)由彼此互相連接的節(jié)點而通過總線發(fā)送及接收數(shù)據(jù)包并構(gòu)成一連線“與”邏輯，其中所說的數(shù)據(jù)包包含至少一邏輯高位與一邏輯低位而被傳送至該總線中，所說的方法包括步驟(a)當(dāng)該第一節(jié)點嘗試將邏輯低位傳送至該總線中時，該第一節(jié)點(1)從該總線檢查邏輯狀態(tài)；(2)如果在上面的步驟(1)中，該總線顯示邏輯高位，則開始將該邏輯低位傳送至總線中；(3)在整個邏輯低位的時間-寬度的周期期間完成將該邏輯低位傳送至該總線中；以及(b)當(dāng)該第一節(jié)點嘗試將該邏輯高位傳送至該總線中時，該第一節(jié)點(1)開始將該邏輯高位傳送至該總線中；(2)從該總線檢查邏輯狀態(tài)；(3)檢查預(yù)定的等候時間是否終了；以及(4)如果在步驟(b)(2)中，該總線繼續(xù)顯示邏輯高位，則重復(fù)步驟(b)(2)及(b)(3)直到該第一節(jié)點在整個邏輯高位的時間-寬度的周期期間完成將該邏輯高位傳送至該總線中。
62.按權(quán)利要求61所述的方法，其特征是如果在步驟(a)(1)中，該總線并未顯示邏輯高位，則該第一節(jié)點停止該數(shù)據(jù)包的傳送并回退。
63.按權(quán)利要求61所述的方法，其特征是如果在步驟(b)(2)中，該總線在整個邏輯高位的時間-寬度的周期期間并未顯示邏輯高位，則該第一節(jié)點停止該數(shù)據(jù)包的傳送并回退。
64.按權(quán)利要求61所述的方法，其特征是由所說的第一節(jié)點的微控制器/微處理器來完成所有所說的步驟。
65.一種傳送至少一個數(shù)據(jù)包以便提供無沖突的通訊于一混合模式多點分支隨機存取數(shù)字控制網(wǎng)絡(luò)的方法，其特征是所說的網(wǎng)絡(luò)包含至少一第一節(jié)點和一第二節(jié)點，每一個節(jié)點適合經(jīng)由彼此互相連接的節(jié)點而通過總線發(fā)送及接收數(shù)據(jù)包并構(gòu)成一連線“或”邏輯，其中該數(shù)據(jù)包包含至少一邏輯高位與一邏輯低位而被傳送至該總線中，所說的方法包括步驟(a)當(dāng)該第一節(jié)點嘗試將該邏輯高位傳送至該總線中時，該第一節(jié)點(1)從該總線檢查邏輯狀態(tài)；(2)如果在上面的步驟(1)中，該總線顯示邏輯低位，則開始將該邏輯高位傳送至該總線中；(3)在整個邏輯高位的時間-寬度的周期期間完成將該邏輯高位傳送至該總線中；以及(b)當(dāng)該第一節(jié)點嘗試將該邏輯低位傳送至該總線中時，該第一節(jié)點(1)開始將該邏輯低位傳送至該總線中；(2)從該總線檢查邏輯狀態(tài)；(3)檢查預(yù)定的等候時間是否終了；以及(4)如果在步驟(b)(2)中，該總線繼續(xù)顯示邏輯低位，則重復(fù)步驟(b)(2)及(b)(3)直到該第一節(jié)點在整個邏輯低位的時間-寬度的周期期間完成將該邏輯低位傳送至該總線中。
66.按權(quán)利要求65所述的方法，其特征是如果在步驟(a)(1)中，該總線并未顯示邏輯低位，則該第一節(jié)點停止該數(shù)據(jù)包的傳送并回退。
67.按權(quán)利要求65所述的方法，其特征是如果在步驟(b)(2)中，該總線在整個邏輯低位的時間-寬度的周期期間并未顯示邏輯低位，則該第一節(jié)點停止該數(shù)據(jù)包的傳送并回退。
68.按權(quán)利要求65所述的方法，其特征是由該第一節(jié)點的微控制器/微處理器來完成所有所說的步驟。
69.一種適合經(jīng)由同時輸送直流電源及數(shù)字?jǐn)?shù)據(jù)的混合模式總線來發(fā)送和接收數(shù)字信號/數(shù)據(jù)的收發(fā)器，其特征是所說的收發(fā)器包含用以實施適合產(chǎn)生電流脈沖至該總線來實施電流模式數(shù)據(jù)發(fā)送的電流回路的電流模式發(fā)送器裝置，與用以接收該數(shù)據(jù)總線上的電壓脈沖來實施電壓模式數(shù)據(jù)接收的電壓模式接收器裝置。
70.按權(quán)利要求69所述的收發(fā)器，其特征是所說的收發(fā)器還包含用以提供與該總線間的極性不靈敏介面的橋式整流器裝置。
71.按權(quán)利要求69所述的收發(fā)器，其特征是所說的收發(fā)器還包含用以提供調(diào)整過的直流電流源的電流耦合裝置。
72.按權(quán)利要求69所述的收發(fā)器，其特征是所說的發(fā)送器裝置包括一吸收電流回路驅(qū)動器。
73.按權(quán)利要求69所述的收發(fā)器，其特征是所說的接收器裝置包含一輸入電容器與一反相器裝置。
74.按權(quán)利要求69所述的收發(fā)器，其特征是所說的收發(fā)器還包含一微控制器/微處理器。
75.按權(quán)利要求69所述的收發(fā)器，其特征是所說的電流及電壓脈沖的頻率的范圍為5-50千赫。
76.按權(quán)利要求69所述的收發(fā)器，其特征是所說的電源的預(yù)定的DC電位實際為24伏特。
77.按權(quán)利要求69所述的收發(fā)器，其特征是所說的收發(fā)器還包含一感應(yīng)器模組。
78.按權(quán)利要求69所述的收發(fā)器，其特征是所說的收發(fā)器還包含一控制模組。
79.按權(quán)利要求69所述的收發(fā)器，其特征是所說的收發(fā)器還包含一優(yōu)先順序設(shè)定模組。
80.按權(quán)利要求71所述的收發(fā)器，其特征是所說的電流耦合裝置包括一與齊納二極管串聯(lián)連接的恒流源。
全文摘要
本發(fā)明公開一種混合模式收發(fā)器數(shù)字控制網(wǎng)絡(luò)系統(tǒng),其包含至少兩個經(jīng)由總線而與DC電源及一鐵芯電感器相連接的節(jié)點/收發(fā)器,其中各收發(fā)器包含一電流模式發(fā)送器和一電壓模式接收器,一雙向電壓鉗與鐵芯電感器并聯(lián)連接,來自DC電源的電流流經(jīng)鐵芯電感器與雙向電壓鉗而流入總線中。
文檔編號H04L25/02GK1267967SQ0010298
公開日2000年9月27日 申請日期2000年3月14日 優(yōu)先權(quán)日1999年3月15日
發(fā)明者黃更 申請人:永泰鋒國際有限公司