放大電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及放大電路，該放大電路防止輸入信號(hào)為接地電平時(shí)晶體管被破壞的情況。
【背景技術(shù)】
[0002]對(duì)以往的放大電路進(jìn)行說(shuō)明。圖9是示出以往的放大電路的電路圖。
[0003]以往的放大電路具有輸出恒定電壓的恒壓電路101、NMOS晶體管103、104、負(fù)載102、接地端子100、輸出端子106以及輸入端子105。
[0004]向輸入端子105輸入輸入信號(hào)電壓Vin，從輸出端子106輸出輸出信號(hào)電壓Vout。由于NMOS晶體管104的漏極的電壓振幅較小，因此可以使用耐壓較小的NMOS晶體管104。因此，作為NMOS晶體管104，可以使用具有高值的跨導(dǎo)(transconductance) gm的普通耐壓MOS晶體管。另一方面，NMOS晶體管103的跨導(dǎo)gm對(duì)放大電路整體的放大率基本沒(méi)有貢獻(xiàn)，因此，通過(guò)僅使NMOS晶體管103為高耐壓MOS晶體管，能夠?qū)⒇?fù)載102的阻抗設(shè)定得較高，以便能夠產(chǎn)生較大的輸出電壓振幅，能夠提高放大電路整體的增益(例如，參照專(zhuān)利文獻(xiàn)I的圖1)。
[0005]專(zhuān)利文獻(xiàn)1:日本特開(kāi)2005 - 311689號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0006]然而，以往的放大電路存在如下的課題:在處于輸入信號(hào)電壓Vin為接地電平的電壓且負(fù)載102能夠提供電流的狀態(tài)的情況下，NMOS晶體管104的漏極處于浮置狀態(tài)，產(chǎn)生晶體管的耐壓以上的電壓而破壞NMOS晶體管104。
[0007]本發(fā)明是鑒于上述課題而完成的，提供一種即使輸入信號(hào)電壓Vin為接地電平，也不會(huì)破壞NMOS晶體管的漏極的放大電路。
[0008]為了解決以往的課題，本發(fā)明的放大電路采取以下這樣的結(jié)構(gòu)。
[0009]該放大電路具有:第一晶體管，其柵極與輸入端子連接；第二晶體管，其柵極與恒壓電路連接，漏極與輸出端子連接，源極與第一晶體管的漏極連接，漏極耐壓比第一晶體管高；以及箝位電路，其與第一晶體管的漏極連接，限制第一晶體管的漏極電壓。
[0010]本發(fā)明的放大電路由漏極耐壓低的晶體管與漏極耐壓高的晶體管構(gòu)成，由于漏極耐壓低的晶體管的漏極上具有箝位電路，因此，能夠由箝位電路限制漏極耐壓低的晶體管的漏極的電壓。因此，能夠防止漏極耐壓低的晶體管的漏極被破壞。
【附圖說(shuō)明】
[0011]圖1是示出第一實(shí)施方式的放大電路的結(jié)構(gòu)的電路圖。
[0012]圖2是示出箝位電路的一例的電路圖。
[0013]圖3是示出箝位電路的另一例的電路圖。
[0014]圖4是示出箝位電路的另一例的電路圖。
[0015]圖5是示出第二實(shí)施方式的放大電路的結(jié)構(gòu)的電路圖。
[0016]圖6是示出第三實(shí)施方式的放大電路的結(jié)構(gòu)的電路圖。
[0017]圖7是示出第四實(shí)施方式的放大電路的結(jié)構(gòu)的電路圖。
[0018]圖8是示出第五實(shí)施方式的放大電路的結(jié)構(gòu)的電路圖。
[0019]圖9是示出以往的放大電路的結(jié)構(gòu)的電路圖。
[0020]標(biāo)號(hào)說(shuō)明:
[0021]100:接地端子;101、302、410:恒壓電路；102:負(fù)載；105:輸入端子；106:輸出端子;110、710、810:箝位電路。
【具體實(shí)施方式】
[0022]以下，參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。
[0023](第一實(shí)施方式)
[0024]圖1是第一實(shí)施方式的放大電路的電路圖。
[0025]第一實(shí)施方式的放大電路具有恒壓電路10UNM0S晶體管103、104、負(fù)載102、接地端子100、輸出端子106、輸入端子105以及箝位電路110。
[0026]NMOS晶體管104的柵極與輸入端子105連接，漏極與箝位電路110的端子111連接，源極與接地端子100連接。NMOS晶體管103的柵極與恒壓電路101的正極連接，漏極與輸出端子106和負(fù)載102連接，源極與NMOS晶體管104的漏極連接。恒壓電路101的負(fù)極與接地端子100連接。
[0027]圖2是示出箝位電路110的一例的電路圖。箝位電路110具有串聯(lián)連接的η個(gè)NMOS晶體管201?20η (η為2以上的整數(shù))和端子111。
[0028]NMOS晶體管201?20η的柵極與漏極連接，串聯(lián)連接在接地端子100與端子111之間。
[0029]接著，對(duì)第一實(shí)施方式的放大電路的動(dòng)作進(jìn)行說(shuō)明。
[0030]恒壓電路101輸出恒定電壓V2。向輸入端子105輸入輸入信號(hào)電壓Vin，從輸出端子106輸出輸出信號(hào)電壓Vout。由于NMOS晶體管104的漏極的電壓振幅較小，因此使用耐壓較小的NMOS晶體管104，并使跨導(dǎo)gm較高。由于NMOS晶體管103的跨導(dǎo)gm對(duì)放大電路整體的放大率基本沒(méi)有貢獻(xiàn)，因此采用漏極耐壓高的高耐壓MOS晶體管。通過(guò)這種結(jié)構(gòu)，能夠?qū)⒇?fù)載102的阻抗設(shè)定得較高，以便使輸出信號(hào)電壓Vout的振幅增大，能夠提高放大電路整體的增益。
[0031]這里，考慮負(fù)載102是能夠提供電流的狀態(tài)且輸入信號(hào)電壓Vin為接地電平時(shí)。NMOS晶體管103因柵極被輸入恒定電壓V2而導(dǎo)通。NMOS晶體管104因柵極被輸入接地電平的電壓而截止，漏極處于浮置狀態(tài)。在設(shè)端子111的箝位電壓為箝位電壓V1、NMOS晶體管201?20η的閾值分別為Vtn時(shí)，箝位電壓Vl = VtnXn0由于端子111與NMOS晶體管104的漏極連接，因此，即使NMOS晶體管104的漏極處于浮置狀態(tài)，也不會(huì)施加箝位電壓Vl以上的電壓，從而能夠防止NMOS晶體管104的漏極產(chǎn)生耐壓以上的電壓而被破壞。關(guān)于箝位電壓VI，可以通過(guò)調(diào)節(jié)NMOS晶體管201?20η的數(shù)量而任意調(diào)整，并根據(jù)NMOS晶體管104的漏極耐壓來(lái)進(jìn)行設(shè)定。
[0032]另外，箝位電路110不限于圖2的結(jié)構(gòu)，也可以是像圖3和圖4那樣的結(jié)構(gòu)等，只要是限制NMOS晶體管104的漏極電壓的結(jié)構(gòu)就可以。
[0033]在圖3的箝位電路中，能夠通過(guò)恒壓電路302向PMOS晶體管301的柵極輸出的恒定電壓而任意地調(diào)整箝位電壓Vl。
[0034]另外，在圖4的箝位電路中，能夠通過(guò)調(diào)整PMOS晶體管401?40η的數(shù)量，并根據(jù)恒壓電路410向PMOS晶體管401的柵極輸出的恒定電壓，來(lái)任意地調(diào)整箝位電壓VI。
[0035]如以上說(shuō)明的那樣，在第一實(shí)施方式的放大電路中，即使輸入信號(hào)電壓Vin為接地電平，也能夠通過(guò)箝位電路110來(lái)限制NMOS晶體管104的漏極的電壓。因此，能夠防止NMOS晶體管104的漏極被破壞。
[0036](第二實(shí)施方式)
[0037]圖5是第二實(shí)施方式的放大電路的電路圖。
[0038]與圖1的不同之處在于，將NMOS晶體管103變更為Nch耗盡型晶體管501。其它的與圖1相同。
[0039]在這樣的電路結(jié)構(gòu)的放大電路中，也能夠與第一實(shí)施方式同樣地得到箝位電路110的效果。即，即使輸入信號(hào)電壓Vin為接地電平，也不會(huì)向NMOS晶體管104的漏極施加箝位電壓Vl以上的電壓，能夠防止NMOS晶體管104的漏極被破壞。
[0040](第三實(shí)施方式)