均衡電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及CMOS集成電路設(shè)計(jì)領(lǐng)域，特別是涉及一種高帶寬的均衡電路。
【背景技術(shù)】
[0002]接口電路在通信中起著關(guān)鍵的作用，隨著通信技術(shù)的發(fā)展，信號(hào)處理復(fù)雜度的不斷提升，通信接口電路的設(shè)計(jì)和發(fā)展遇到了前所未有的挑戰(zhàn)。由于并行通信中隊(duì)列間同步的問題以及串?dāng)_等噪聲的影響，大多數(shù)芯片間通信都采用串行通信方式，串行通信得以迅速發(fā)展，并具有更快、更可靠以及需要引腳數(shù)少等優(yōu)點(diǎn)。
[0003]隨著體系結(jié)構(gòu)技術(shù)和半導(dǎo)體工藝的發(fā)展，集成電路芯片上的串行通信的時(shí)鐘頻率提高很快。存在一個(gè)關(guān)鍵問題就是，在所有的傳輸介質(zhì)中都存在著與頻率相關(guān)的傳輸損耗，它主要是由趨膚效應(yīng)和介質(zhì)損耗引起的。頻率越高，趨膚效應(yīng)和介質(zhì)損耗就越明顯，導(dǎo)致傳輸損耗就越大。傳輸線中的高速數(shù)據(jù)傳輸存在著由于傳輸線的傳輸損耗引進(jìn)的碼間干擾，限制了傳輸速率和傳輸速度。此時(shí)高帶寬的均衡電路就能有效補(bǔ)償高頻信號(hào)的衰減。傳輸線均衡放置于信號(hào)接收段，通過增強(qiáng)信號(hào)的高頻分量來補(bǔ)償介質(zhì)的損耗，使接收機(jī)接收到的信號(hào)的高頻分量和低頻分量的幅度相差最小，減小碼間干擾。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題是提供一種均衡電路，能夠?qū)崿F(xiàn)較大的帶寬，避免高速率傳輸時(shí)出現(xiàn)聞?lì)l部分嚴(yán)重裳減。
[0005]為解決上述技術(shù)問題，本發(fā)明的均衡電路，包括:
[0006]—高通放大器，為雙差分輸入，雙差分輸出，并引入一個(gè)零點(diǎn)；
[0007]—帶反饋的跨導(dǎo)放大器，為雙差分輸入，雙差分輸出；其輸入端與所述高通放大器的輸出端相連接，其輸出端通過兩個(gè)NMOS晶體管反饋到所述高通放大器的輸出端；在其反饋回路中引入另一個(gè)零點(diǎn)；
[0008]通過調(diào)節(jié)所述兩個(gè)零點(diǎn)的位置增大帶寬。
[0009]本發(fā)明的均衡電路，由于在第一級(jí)的高通放大器和第二級(jí)的帶反饋的跨導(dǎo)放大器的反饋回路分別引入一個(gè)零點(diǎn)，通過合理調(diào)節(jié)這兩個(gè)零點(diǎn)位置，能夠使均衡電路高頻部分增益能達(dá)到20dB，不僅帶寬大，而且相對(duì)來說電路所占用的面積小，功耗低；能夠有效解決高速率傳輸時(shí)高頻部分嚴(yán)重衰減的問題。
【附圖說明】
[0010]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0011]附圖是具有高帶寬的均衡電路原理圖。
【具體實(shí)施方式】
[0012]所述均衡電路實(shí)現(xiàn)的技術(shù)方案基本構(gòu)思是:采用兩級(jí)放大器，第一級(jí)放大器為高通放大器，第二級(jí)放大器為帶反饋的跨導(dǎo)放大器。所述高通放大器和跨導(dǎo)放大器均為雙差分輸入，雙差分輸出。
[0013]信號(hào)經(jīng)過傳輸線高頻部分衰減，先通過一個(gè)高通放大器，該高通放大器的帶寬不會(huì)很大而且高頻部分增益有限。所述高通放大器采用兩個(gè)NMOS晶體管作為差分對(duì)管輸入，一個(gè)電容和一個(gè)可調(diào)的NMOS線性電阻分別橫跨在兩個(gè)差分輸入NMOS晶體管的源級(jí)之間，下面由四個(gè)NMOS晶體管組成共源共柵電流源提供電流，在橫跨的電阻電容中引入一個(gè)零點(diǎn)。
[0014]為了能夠得到較大的帶寬，在高通放大器后面還加了一級(jí)帶反饋的跨導(dǎo)放大器。高通放大器的輸出端連接一個(gè)普通的CML (Current-Mode Logic電流型邏輯電路)差分放大器，該CML差分放大器中差分輸入管NMOS晶體管的源極連接鏡像電流源。CML差分放大器輸出串聯(lián)一個(gè)電阻連接到反饋NMOS晶體管的柵極，在這里引入了另一個(gè)零點(diǎn)。通過調(diào)節(jié)這兩個(gè)零點(diǎn)，能夠得到比較大的帶寬，實(shí)現(xiàn)具有高帶寬的均衡電路。
[0015]結(jié)合附圖所示，下面是本發(fā)明的一實(shí)施例，便于更好的理解本發(fā)明的實(shí)施方案，但不用來限制本發(fā)明的范圍。
[0016]所述高通放大器100，采用四個(gè)或四個(gè)以上NMOS晶體管管組成偏置電流管(即所述“共源共柵電流源”)，本實(shí)施例以四個(gè)為例。四個(gè)NMOS管分別為NMOS晶體管107，NMOS晶體管108，NM0S晶體管109，NM0S晶體管110。其中，NMOS晶體管107和NMOS晶體管109的柵極輸入第一偏置電壓bias，NMOS晶體管108和NMOS晶體管110柵極輸入第二偏置電壓vbias為高通放大器提供電流。NMOS晶體管103和NMOS晶體管104是高通放大器的差分輸入管，NMOS晶體管103的漏極串聯(lián)電阻101再連接到電源VDD端，其源極連接電容105的一端，電阻106的一端和NMOS晶體管107的漏極。NMOS晶體管104的漏極串聯(lián)電阻102再連接到電源VDD端，其源極連接電容105的另一端，電阻106的另一端和NMOS晶體管109的漏極。
[0017]所述帶反饋的跨導(dǎo)放大器200由NMOS晶體管201?204、209?212，電阻205?208組成。
[0018]高通放大器輸出端nl (NM0S晶體管103和電阻101的連接節(jié)點(diǎn))和n2 (NM0S晶體管104和電阻102的連接節(jié)點(diǎn))分別連接NMOS晶體管203和NMOS晶體管204的柵極。NMOS晶體管203的漏極通過電阻205連接到電源VDD端，NMOS管204的漏極通過電阻206連接到電源VDD端，從NMOS晶體管203的漏極引出輸出信號(hào)νορ，從NMOS晶體管204漏極引出輸出信號(hào)von。NMOS晶體管203和NMOS晶體管204的源極相連接，并與由NMOS晶體管211和NMOS晶體管212組成的第一電流源的輸入端相連接，第一電流源的輸出端接地。在本實(shí)施例中，NMOS晶體管211的漏極與NMOS晶體管203和NMOS晶體管204的源極相連接。NMOS晶體管211的源極與NMOS晶體管212的漏極相連接，NMOS晶體管212的源極接地。NMOS晶體管211的柵極輸入第一偏置電壓bias ；NM0S晶體管212的柵極輸入第二偏置電壓vbias。
[0019]NMOS晶體管201的漏極與所述高通放大器的輸出端nl相連接，NMOS晶體管202的漏極與所述高通放大器的另一輸出端n2相連接。
[0020]NMOS晶體管201和NMOS晶體管202的源極相連接，并與由NMOS晶體管209和NMOS晶體管210組成的第二電流源的輸入端相連接，第二電流源的輸出端接地。在本實(shí)施例中，NMOS晶體管209的漏極與NMOS晶體管201和NMOS晶體管202的源極相連接。NMOS晶體管209的源極與NMOS晶體管210的漏極相連接，NMOS晶體管210的源極接地。NMOS晶體管209的柵極輸入第一偏置電壓bias ；NM0S晶體管210的柵極輸入第二偏置電壓vbias。
[0021]NMOS晶體管203的漏極與電阻205 —端的連接節(jié)點(diǎn)作為一差分輸出端νορ，該差分輸出端νορ與電阻207的一端相連接，電阻207的另一端與NMOS晶體管202的柵極相連接。NMOS管204的漏極與電阻206 —端的連接節(jié)點(diǎn)作為另一差分輸出端νοη，該差分輸出端νοη與電阻208的一端相連接，電阻208的另一端與NMOS晶體管201的柵極相連接。
[0022]在上述實(shí)施例中電阻207，電阻208和電阻106也可以用MOS晶體管代替。
[0023]以上通過【具體實(shí)施方式】對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種均衡電路，其特征在于，包括: 一高通放大器，為雙差分輸入，雙差分輸出，并引入一個(gè)零點(diǎn)； 一帶反饋的跨導(dǎo)放大器，為雙差分輸入，雙差分輸出，其輸入端與所述高通放大器的輸出端相連接，其輸出端通過兩個(gè)NMOS晶體管反饋到所述高通放大器的輸出端；在其反饋回路中引入另一個(gè)零點(diǎn)； 通過調(diào)節(jié)所述兩個(gè)零點(diǎn)的位置增大帶寬。
2.如權(quán)利要求1所述的均衡電路，其特征在于:所述高通放大器由多個(gè)NMOS晶體管，以及電阻和電容組成，兩個(gè)NMOS晶體管組成差分輸入，一個(gè)電容和可調(diào)的NMOS線性電阻分別橫跨在兩個(gè)差分輸入NMOS晶體管的源級(jí)之間，由四個(gè)NMOS晶體管組成共源共柵電流源提供電流，作為差分輸入的兩個(gè)NMOS晶體管的漏極通過電阻連接到電源VDD端。
3.如權(quán)利要求1所述的均衡電路，其特征在于:所述帶反饋的跨導(dǎo)放大器由多個(gè)電阻，多個(gè)NMOS晶體管組成，電源連接兩個(gè)上拉電阻，兩個(gè)差分輸出端分別連接一個(gè)電阻再連接到反饋NMOS晶體管的柵極，差分輸入NMOS晶體管的源極連接鏡像電流源。
4.如權(quán)利要求1所述的均衡電路，其特征在于:所述高通放大器，采用四個(gè)NMOS晶體管，即第一 NMOS晶體管?第四NMOS晶體管組成偏置電流管； 其中，第一 NMOS晶體管和第三NMOS晶體管的柵極輸入第一偏置電壓，第二 NMOS晶體管和第四NMOS晶體管柵極輸入第二偏置電壓為高通放大器提供電流； 第五NMOS晶體管和第六NMOS晶體管是高通放大器的差分輸入管，第五NMOS晶體管的漏極串聯(lián)第一電阻再連接到電源VDD端，其源極連接一電容的一端，第三電阻的一端和第一 NMOS晶體管的漏極；第六NMOS晶體管的漏極串聯(lián)第二電阻再連接到電源VDD端，其源極連接所述電容的另一端，第三電阻的另一端和第三NMOS晶體管的漏極。
5.如權(quán)利要求1所述的均衡電路，其特征在于:所述帶反饋的跨導(dǎo)放大器由第七NMOS晶體管?第十NMOS晶體管、第i^一 NMOS晶體管?第十四NMOS晶體管，第四電阻?第七電阻組成； 所述高通放大器的第五NMOS晶體管和第一電阻的連接節(jié)點(diǎn)，以及第六NMOS晶體管和第二電阻的連接節(jié)點(diǎn)分別連接第九NMOS晶體管和第十NMOS晶體管的柵極；第九NMOS晶體管的漏極通過第四電阻連接到電源VDD端，第十NMOS管的漏極通過第五電阻連接到電源VDD端，從第九NMOS晶體管的漏極引出一差分輸出信號(hào)，從第十NMOS晶體管的漏極引出另一差分輸出信號(hào)；第九NMOS晶體管和第十NMOS晶體管的源極相連接，并與由第十三NMOS晶體管和第十四NMOS晶體管組成的第一電流源的輸入端相連接，第一電流源的輸出端接地；第十三NMOS晶體管的柵極輸入第一偏置電壓；第十四NMOS晶體管的柵極輸入第二偏置電壓； 第七NMOS晶體管的漏極與所述高通放大器的一差分輸出端相連接，第八NMOS晶體管的漏極與所述高通放大器的另一差分輸出端相連接； 第七NMOS晶體管和第八NMOS晶體管的源極相連接，并與由第i^一 NMOS晶體管和第十二 NMOS晶體管組成的第二電流源的輸入端相連接，第二電流源的輸出端接地；第十一NMOS晶體管的柵極輸入第一偏置電壓；第十二 NMOS晶體管的柵極輸入第二偏置電壓； 第九NMOS晶體管的漏極與第四電阻一端的連接節(jié)點(diǎn)作為所述跨導(dǎo)放大器的一差分輸出端，該差分輸出端與第六電阻的一端相連接，第六電阻的另一端與第八NMOS晶體管的柵極相連接；第十NMOS管的漏極與第五電阻一端的連接節(jié)點(diǎn)作為所述跨導(dǎo)放大器的另一差分輸出端，該差分輸出端與第七電阻的一端相連接，第七電阻的另一端與第七NMOS晶體管的柵極相連接。
【專利摘要】本發(fā)明公開了一種均衡電路，包括：一高通放大器，為雙差分輸入，雙差分輸出，并引入一個(gè)零點(diǎn)；一帶反饋的跨導(dǎo)放大器，為雙差分輸入，雙差分輸出，其輸入端與所述高通放大器的輸出端相連接，其輸出端通過兩個(gè)NMOS晶體管反饋到所述高通放大器的輸出端；在其反饋回路中引入另一個(gè)零點(diǎn)；通過調(diào)節(jié)所述兩個(gè)零點(diǎn)的位置增大帶寬。本發(fā)明能夠使均衡電路高頻部分增益能達(dá)到20dB，實(shí)現(xiàn)較大的帶寬，避免高速率傳輸時(shí)出現(xiàn)高頻部分嚴(yán)重衰減；而且相對(duì)來說電路所占用的面積小，功耗低。
【IPC分類】H03F1-42, H03F3-45, H03F1-34, H03K19-0175
【公開號(hào)】CN104796092
【申請(qǐng)?zhí)枴緾N201410028312
【發(fā)明人】郭婷婷, 易金剛
【申請(qǐng)人】上海華虹集成電路有限責(zé)任公司
【公開日】2015年7月22日
【申請(qǐng)日】2014年1月22日