技術總結
本發(fā)明公開了一種四輸入端組合邏輯電路的晶體管級實現方案的電路，其包括第一三極管等，第一三極管的漏極和第二三極管的漏極均與正極電源相連，第一三極管的柵極與第五三極管的柵極相連，第二三極管的柵極與第七三極管的柵極相連，第一三極管的源極與第三三極管的漏極相連，第二三極管的源極與第四三極管的漏極相連，第三三極管的漏極與第四三極管的漏極相連，第三三極管的柵極與第六三極管的柵極相連，第四三極管的柵極與第八三極管的柵極相連。本發(fā)明保證邏輯電路內邏輯功能的同時削減電路中所使用的晶體管數目，取得了降低電路中的信號延遲及降低電路成本的效果。

技術研發(fā)人員：唐立偉;任軍
受保護的技術使用者：合肥恒爍半導體有限公司
文檔號碼：201611265403
技術研發(fā)日：2016.12.30
技術公布日：2017.05.17