本發(fā)明屬于時(shí)鐘電路技術(shù)領(lǐng)域，尤其涉及一種高頻時(shí)鐘信號(hào)的生成裝置及生成方法，能夠產(chǎn)生頻率為50MHz-200MHz的高頻時(shí)鐘信號(hào)。

背景技術(shù)：

時(shí)鐘信號(hào)是時(shí)序邏輯的基礎(chǔ)，它用于決定邏輯單元的狀態(tài)何時(shí)更新。在各種芯片中時(shí)鐘信號(hào)通常用于同步電路扮演計(jì)數(shù)器的角色，在電路中發(fā)揮著至關(guān)重要的作用。

隨著各種處理器和芯片運(yùn)算速度的提高，電路對(duì)時(shí)鐘信號(hào)的要求也在提高。首先，時(shí)鐘頻率在很多芯片的應(yīng)用里要求越來(lái)越高，頻率從原來(lái)的幾兆提升到幾十兆甚至上百兆。另外，高速處理器以及復(fù)雜的程序算法對(duì)時(shí)鐘信號(hào)的頻率穩(wěn)定度的要求也在不斷提高，從早期的50PPM(百萬(wàn)分之一)穩(wěn)定度到現(xiàn)在的1PPM穩(wěn)定，有些芯片要求0.1PPM或者更高的頻率穩(wěn)定度。

根據(jù)芯片對(duì)時(shí)鐘信號(hào)的要求，現(xiàn)有在多處理器或芯片設(shè)計(jì)方案一直接使用高精度高頻率的晶振產(chǎn)生時(shí)鐘信號(hào)用來(lái)驅(qū)動(dòng)后端芯片，如圖1所示。現(xiàn)有方案二采用分頻芯片或用FPGA把時(shí)鐘信號(hào)一分多然后驅(qū)動(dòng)后端芯片，如圖2和圖3所示。

如果芯片對(duì)驅(qū)動(dòng)的時(shí)鐘信號(hào)頻率穩(wěn)定度性能要求較低，可以直接使用低頻晶振驅(qū)動(dòng)后端芯片。但如果芯片對(duì)時(shí)鐘信號(hào)頻率穩(wěn)定度要求比較高，如若直接使用高精度高頻率晶振成本會(huì)比較高；為了有效降低實(shí)現(xiàn)成本，通常利用FPGA或倍頻芯片把時(shí)鐘信號(hào)一分為多使用，但如果后端需要時(shí)鐘信號(hào)的處理器較多時(shí)，時(shí)鐘扇出芯片產(chǎn)生的多路時(shí)鐘有可能帶載能力不夠，所產(chǎn)生的時(shí)鐘能量不足，會(huì)對(duì)后端一些對(duì)時(shí)鐘信號(hào)要求高的芯片產(chǎn)生不利影響。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種高頻時(shí)鐘信號(hào)的生成裝置及生成方法，能夠產(chǎn)生頻率為50MHz-200MHz的高頻時(shí)鐘信號(hào)，能夠避免直接選擇高頻率晶振來(lái)驅(qū)動(dòng)后端電路帶來(lái)的成本增加；也有效提高了晶振驅(qū)動(dòng)后端多個(gè)器件的驅(qū)動(dòng)能力和穩(wěn)定度。

為達(dá)到上述目的，本發(fā)明采用如下技術(shù)方案予以實(shí)現(xiàn)。

技術(shù)方案一：

一種高頻時(shí)鐘信號(hào)的生成裝置，所述裝置包括：電源、低頻晶體振蕩器、射極跟隨器、倍頻器、時(shí)鐘扇出單元；所述電源與所述射極跟隨器的集電極輸入端連接；

所述晶體振蕩器的輸出端與所述射極跟隨器的基極輸入端連接，所述射極跟隨器的射極輸出端與所述倍頻器的輸入端連接，所述倍頻器的輸出端與所述時(shí)鐘扇出單元的輸入端連接，所述時(shí)鐘扇出單元的各個(gè)扇出端作為高頻時(shí)鐘信號(hào)的輸出端與各個(gè)數(shù)據(jù)處理設(shè)備對(duì)應(yīng)連接。。

本發(fā)明技術(shù)方案一的特點(diǎn)和進(jìn)一步改進(jìn)為：

(1)所述低頻晶體振蕩器的晶振頻率低于50MHz。

(2)所述低頻晶體振蕩器用于產(chǎn)生低頻振蕩信號(hào)，所述低頻振蕩信號(hào)作為初始時(shí)鐘信號(hào)，并將所述初始時(shí)鐘信號(hào)發(fā)送至所述射極跟隨器；

所述射極跟隨器用于對(duì)所述初始時(shí)鐘信號(hào)進(jìn)行功率放大，并輸出功率放大后的時(shí)鐘信號(hào)至倍頻器；

所述倍頻器用于對(duì)所述功率放大后的時(shí)鐘信號(hào)的頻率放大N倍，得到具有N倍頻率的時(shí)鐘信號(hào)，并將所述具有N倍頻率的時(shí)鐘信號(hào)發(fā)送至?xí)r鐘扇出單元；N為正整數(shù)；

所述時(shí)鐘扇出單元用于將所述具有N倍頻率的時(shí)鐘信號(hào)分為多路時(shí)鐘信號(hào)輸出到各個(gè)扇出端，從而為連接在對(duì)應(yīng)扇出端的數(shù)據(jù)處理設(shè)備提供高頻時(shí)鐘信號(hào)。

技術(shù)方案二：

一種高頻時(shí)鐘信號(hào)的生成方法，所述方法應(yīng)用于技術(shù)方案一所述的高頻時(shí)鐘信號(hào)的生成裝置，所述方法包括：

獲取低頻振蕩信號(hào)，所述低頻振蕩信號(hào)作為初始時(shí)鐘信號(hào)，將所述初始時(shí)鐘信號(hào)進(jìn)行功率放大，得到功率放大后的時(shí)鐘信號(hào)；

將所述功率放大后的時(shí)鐘信號(hào)的頻率放大N倍，得到具有N倍頻率的時(shí)鐘信號(hào)；

將所述具有N倍頻率的時(shí)鐘信號(hào)分為多路時(shí)鐘信號(hào)輸出到各個(gè)數(shù)據(jù)處理設(shè)備。

本發(fā)明技術(shù)方案二的特點(diǎn)和進(jìn)一步的改進(jìn)為：

所述低頻振蕩信號(hào)的頻率低于50MHz。

本發(fā)明提出了一種降低時(shí)鐘電路成本和提升穩(wěn)定度的高頻時(shí)鐘信號(hào)的生成裝置。低頻晶振產(chǎn)生的時(shí)鐘CLK信號(hào)經(jīng)過(guò)射極跟隨器進(jìn)行電流和功率放大，先倍頻后分頻處理，然后提供給后端各個(gè)芯片。這樣采用單晶振驅(qū)動(dòng)的方法，相比直接選用高精度晶振，利用運(yùn)算放大器和倍頻器實(shí)現(xiàn)的成本優(yōu)勢(shì)明顯，有效降低了電路實(shí)現(xiàn)成本。此外，經(jīng)過(guò)射極跟隨器的時(shí)鐘信號(hào)帶載能力明顯得到增強(qiáng)，也使后端使用分頻芯片產(chǎn)生時(shí)鐘的處理器和電路工作更加穩(wěn)定。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例提供的現(xiàn)有技術(shù)方案一的晶振產(chǎn)生時(shí)鐘直接驅(qū)動(dòng)芯片示意圖；

圖2為本發(fā)明實(shí)施例提供的現(xiàn)有技術(shù)方案二的晶振產(chǎn)生時(shí)鐘直接驅(qū)動(dòng)芯片示意圖一；

圖3為本發(fā)明實(shí)施例提供的現(xiàn)有技術(shù)方案二的晶振產(chǎn)生時(shí)鐘直接驅(qū)動(dòng)芯片示意圖二；

圖4為本發(fā)明實(shí)施例提供的一種高頻時(shí)鐘信號(hào)的生成裝置的結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例提供的一種高頻時(shí)鐘信號(hào)的生成方法的流程示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本發(fā)明實(shí)施例提供一種高頻時(shí)鐘信號(hào)的生成裝置，如圖4所示，所述裝置包括：電源、低頻晶體振蕩器、射極跟隨器、倍頻器、時(shí)鐘扇出單元；所述電源與所述射極跟隨器的集電極輸入端連接；

所述晶體振蕩器的輸出端與所述射極跟隨器的基極輸入端連接，所述射極跟隨器的射極輸出端與所述倍頻器的輸入端連接，所述倍頻器的輸出端與所述時(shí)鐘扇出單元的輸入端連接，所述時(shí)鐘扇出單元的各個(gè)扇出端作為高頻時(shí)鐘信號(hào)的輸出端與各個(gè)數(shù)據(jù)處理設(shè)備對(duì)應(yīng)連接。

具體的，所述低頻晶體振蕩器的晶振頻率低于50MHz。

進(jìn)一步的，所述低頻晶體振蕩器用于產(chǎn)生低頻振蕩信號(hào)，所述低頻振蕩信號(hào)作為初始時(shí)鐘信號(hào)，并將所述初始時(shí)鐘信號(hào)發(fā)送至所述射極跟隨器；

所述射極跟隨器用于對(duì)所述初始時(shí)鐘信號(hào)進(jìn)行功率放大，并輸出功率放大后的時(shí)鐘信號(hào)至倍頻器；

需要補(bǔ)充的是，射極跟隨器的電壓放大倍數(shù)接近于1，沒有電壓放大能力，但由于射極跟隨器的深度負(fù)反饋?zhàn)饔茫斎腚娏骱苄?，輸出電流卻得到放大，因此具有電流和功率的放大作用。此外，一般的射極跟隨器的輸出電阻在幾十到幾百歐左右，輸出電阻小帶負(fù)載能力就強(qiáng)，可以帶阻抗比較小的負(fù)載，還可以進(jìn)行阻抗匹配。加入射極跟隨器后使它的高輸入阻抗與前級(jí)晶振阻抗匹配，低輸出阻抗和后端芯片處理器低輸入阻抗匹配，起到緩沖作用，減小了前后級(jí)之間的影響。

所述倍頻器用于對(duì)所述功率放大后的時(shí)鐘信號(hào)的頻率放大N倍，得到具有N倍頻率的時(shí)鐘信號(hào)，并將所述具有N倍頻率的時(shí)鐘信號(hào)發(fā)送至?xí)r鐘扇出單元；N為正整數(shù)；

所述時(shí)鐘扇出單元用于將所述具有N倍頻率的時(shí)鐘信號(hào)分為多路時(shí)鐘信號(hào)輸出到各個(gè)扇出端，從而為連接在對(duì)應(yīng)扇出端的數(shù)據(jù)處理設(shè)備提供高頻時(shí)鐘信號(hào)。

本發(fā)明實(shí)施例提供一種高頻時(shí)鐘信號(hào)的生成方法，所述方法應(yīng)用于上述實(shí)施例所述的高頻時(shí)鐘信號(hào)的生成裝置，如圖5所示，所述方法包括：

獲取低頻振蕩信號(hào)，所述低頻振蕩信號(hào)作為初始時(shí)鐘信號(hào)，將所述初始時(shí)鐘信號(hào)進(jìn)行功率放大，得到功率放大后的時(shí)鐘信號(hào)；

將所述功率放大后的時(shí)鐘信號(hào)的頻率放大N倍，得到具有N倍頻率的時(shí)鐘信號(hào)；

將所述具有N倍頻率的時(shí)鐘信號(hào)分為多路時(shí)鐘信號(hào)輸出到各個(gè)數(shù)據(jù)處理設(shè)備。

所述低頻振蕩信號(hào)的頻率低于50MHz。

本發(fā)明利用射極跟隨器對(duì)低頻晶振產(chǎn)生的時(shí)鐘CLK信號(hào)進(jìn)行電流和功率放大，增強(qiáng)時(shí)鐘信號(hào)帶載能力和后端電路工作穩(wěn)定；利用單晶振驅(qū)動(dòng)的方法，相比直接選用高精度晶振，具有明顯的成本優(yōu)勢(shì)；同時(shí)，相比時(shí)鐘直接倍頻分頻的電路，本發(fā)明提供的高頻時(shí)鐘生成裝置對(duì)時(shí)鐘信號(hào)對(duì)后端驅(qū)動(dòng)能力和穩(wěn)定度上有一定提高。

以上所述，僅為本發(fā)明的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。