本發(fā)明涉及集成電路領域，尤其涉及一種上電復位電路及一種產生上電復位信號的方法。

背景技術：

在很多電子系統(tǒng)中，諸如基準電壓、穩(wěn)壓電壓和穩(wěn)流電流等關鍵組件需要一定的時間來達到穩(wěn)定。為了避免系統(tǒng)的異常運行，這些組件必須在進行常規(guī)操作之前穩(wěn)定到一個確定的電源狀態(tài)。通常，上電復位電路(POR：Power-On Reset circuit)被用來初始化穩(wěn)定的電源狀態(tài)，以確保能夠完成安全啟動。上位復位電路通過電源激活的方式強制系統(tǒng)進入復位狀態(tài)，并使系統(tǒng)保持在該狀態(tài)直至電源穩(wěn)定，該狀態(tài)可以采用諸如基準電壓等參數來指示。通常，當能夠安全解除時，盡快解除所述復位狀態(tài)是非常有用的。

已經采用了多種不同的電路設計來提高上電復位電路的性能。但是，在以下的應用領域還需要進一步提高上電復位電路的性能，包括：檢測不同系統(tǒng)組件的穩(wěn)定運行，這些系統(tǒng)組件可能由于工藝和溫度的多樣性以及電源的上電跳變時間的變化而以多種不同的方式上電；識別解除復位的需求假象；以及，避免超出為提升系統(tǒng)性能的必要條件而花費的多余時間。

技術實現要素：

本發(fā)明解決的技術問題是現有技術的上電復位電路的性能不佳。

本發(fā)明實施例提供了一種上電復位電路，適于產生復位信號。所述上電復位電路包括：第一比較器，包括第一輸入端、第二輸入端和輸出端，所述第一比較器的第一輸入端與第一基準電壓耦合，所述第一比較器的第二輸入 端與電源電壓耦合；第二比較器，包括第一輸入端、第二輸入端和輸出端，所述第二比較器的第一輸入端與所述電源電壓耦合，所述第二比較器的第二輸入端與第二基準電壓耦合；以及鎖存電路，包括第一端、第二端和輸出端，所述第一比較器的輸出端與所述鎖存電路的第一端耦合，所述第二比較器的輸出端與所述鎖存電路的第二端耦合；其中，所述鎖存電路的輸出端被配置適于，在所述電源電壓上升至所述第一基準電壓之上時產生解除復位狀態(tài)的解除信號，在所述電源電壓下降至所述第二基準電壓之下時產生重設定所述復位狀態(tài)的重設定信號。

在一實施例的上電復位電路中，所述第一基準電壓大于所述第二基準電壓。

在一實施例的上電復位電路中，所述第一基準電壓和所述第二基準電壓與穩(wěn)壓電壓具有比例關系，所述穩(wěn)壓電壓基于帶隙電壓產生。

在一實施例的上電復位電路中，在所述鎖存電路產生所述解除信號之前，所述復位狀態(tài)已被設定。

在一實施例的上電復位電路中，還包括：耦合在所述電源電壓和所述鎖存電路的第一端之間的電容。

在一實施例的上電復位電路中，還包括啟動電路，所述啟動電路包括：耦合在電源電壓和第一晶體管之間的第一電容；所述第一晶體管包括耦合至所述第一電容的漏極、接地的源極和耦合至控制電壓的柵極；第二晶體管，包括耦合至所述鎖存電路第一端的漏極、接地的源極和耦合至所述第一晶體管源極的柵極；和耦合在所述鎖存電路的第一端和地之間的第二電容。

在一實施例的上電復位電路中，所述解除信號被配置延時，直至所述穩(wěn)壓電壓穩(wěn)定。

在一實施例的上電復位電路中，所述穩(wěn)壓電壓的延時版本被用于與所述 穩(wěn)壓電壓比較。

在一實施例的上電復位電路中，還包括第一解除阻止電路，所述第一解除阻止電路包括：第一晶體管，包括耦合至所述穩(wěn)壓電壓的源極、耦合至第二晶體管柵極的柵極、和耦合至所述第一晶體管柵極和第三晶體管的漏極；第二晶體管，包括耦合至所述穩(wěn)壓電壓的源極、耦合至所述第一晶體管柵極的柵極、和耦合至電容的漏極；第三晶體管，包括耦合至所述第一晶體管漏極的漏極、接地的源極、和耦合至控制電壓的柵極；耦合在所述第二晶體管漏極和地之間的電容；比較器，包括與所述穩(wěn)壓電壓耦合的非反相端，和與所述第二晶體管漏極耦合的反相端。

在一實施例的上電復位電路中，所述電容的大小決定了產生所述穩(wěn)壓電壓的延時版本的延時時間。

在一實施例的上電復位電路中，所述解除信號被配置延時，直至所述穩(wěn)壓電壓穩(wěn)定。

在一實施例的上電復位電路中，所述解除信號被配置延時，直至所述穩(wěn)壓電壓遠大于地電壓。

在一實施例的上電復位電路中，還包括第二解除阻止電路，所述第二解除阻止電路包括：第一晶體管，包括耦合至所述電源電壓的源極、耦合至第二晶體管柵極的柵極、和耦合至所述第一晶體管柵極和第三晶體管的漏極；第二晶體管，包括耦合至所述電源電壓的源極、耦合至所述第一晶體管柵極的柵極、和耦合至第四晶體管的漏極；第三晶體管，包括耦合至第一晶體管漏極的漏極、接地的源極、和耦合至控制電壓的柵極；第四晶體管，包括耦合至第二晶體管漏極的漏極、接地的源極、和耦合至分壓電路的柵極；所述分壓電路與所述穩(wěn)壓電壓和地耦合；耦合在所述電源電壓和所述第二晶體管漏極之間的電容；和在與所述第二晶體管漏極和第四晶體管源極耦合的端點 產生的輸出信號。

在一實施例的上電復位電路中，所述分壓電路為所述穩(wěn)壓電壓定義了一個大于地電壓的范圍，在所述范圍內可以產生所述解除信號。

在一實施例的上電復位電路中，所述第二基準電壓為所述穩(wěn)壓電壓的存儲版本。

在一實施例的上電復位電路中，還包括延時電路，所述延時電路包括晶體管，所述晶體管的漏極耦合至所述穩(wěn)壓電壓，柵極耦合至電源電壓，源極耦合至電容；其中，所述第二比較器的第二輸入端耦合至所述晶體管的源極。

在一實施例的上電復位電路中，在產生所述解除信號后，所述第一基準電壓變?yōu)榱硪徊煌碾妷弘娖健?/p>

在一實施例的上電復位電路中，還包括：位于所述穩(wěn)壓電壓和第一晶體管之間的串聯(lián)電阻；所述第一晶體管包括與所述串聯(lián)電阻連接的漏極、與第二晶體管耦合的源極、以及與使能信號耦合的柵極；所述第二晶體管包括與所述第一晶體管源極耦合的漏極、與控制電壓耦合的柵極、以及接地的源極；其中，所述第一比較器的第一輸入端耦合至所述串聯(lián)電阻之間的端點。

本發(fā)明實施例還提供了一種產生上電復位信號的方法，包括：比較第一基準電壓和電源電壓；比較第二基準電壓和所述電源電壓；當所述電源電壓上升至所述第一基準電壓之上時，產生解除復位狀態(tài)的解除信號；當所述電源電壓下降至所述第二基準電壓之下時，產生重設定所述復位狀態(tài)的重設定信號

在一實施例的產生上電復位信號的方法中，所述第一基準電壓大于所述第二基準電壓。

在一實施例的產生上電復位信號的方法中，所述第一基準電壓和所述第二基準電壓與帶隙電壓具有比例關系。

在一實施例的產生上電復位信號的方法中，在產生所述解除信號之前，所述上電復位信號設定所述復位狀態(tài)。

在一實施例的產生上電復位信號的方法中，還包括：延時所述解除信號直至所述帶隙電壓穩(wěn)定

在一實施例的產生上電復位信號的方法中，還包括：當所述帶隙電壓接近地電平時，阻止所述解除信號。

在一實施例的產生上電復位信號的方法中，所述第二基準電壓為帶隙電壓的已存儲倍數。

與現有技術相比，本發(fā)明實施例的技術方案具有以下優(yōu)點：本發(fā)明的上電復位電路包括第一比較器、第二比較器和鎖存電路，所述上電復位電路起始于一個設定狀態(tài)，解除信號處于高態(tài)，重設定信號處于低態(tài)，從而使得POR信號為高態(tài)。隨著上電步驟的進行，所述電源電壓到達一個安全的啟動電壓能夠確保安全的芯片操作，所述POR電路需要解除所述復位狀態(tài)。通過所述比較器比較電源電壓和第一基準電壓，當所述電源電壓大于所述第一基準電壓時，所述解除信號從高態(tài)轉變?yōu)榈蛻B(tài)，因此，所述鎖存電路接收到一個低態(tài)解除信號和一個高態(tài)重設定信號，從而產生一個低態(tài)POR信號。所述復位狀態(tài)將會一直保持被解除直至所述POR電路重設定復位狀態(tài)。進一步地，由于一旦電源電壓掉到閾值電壓以下，系統(tǒng)將會產生故障。因此，當電源電壓低于一第二閾值電平時需要重設定所述復位狀態(tài)。通過所述比較器將電源電壓與第二基準電壓進行比較。一旦所述電源電壓掉到所述第二基準電壓以下，所述比較器產生一個低態(tài)重設定信號，隨后，所述鎖存電路產生一個高態(tài)POR信號來重設定所述復位狀態(tài)。

附圖說明

本發(fā)明的技術方案通過示例進行說明，且并不限制于附圖中的圖形，附 圖中相同或相似的標號代表相同或相似的元件。

圖1示出了本發(fā)明一實施例的上電復位電路的結構示意圖；

圖2示出了本發(fā)明一實施例的上電復位電路的細節(jié)結構示意圖；

圖3示出了本發(fā)明一實施例的用于確保POR電路初始時處于設定狀態(tài)的啟動電路示意圖；

圖4示出了本發(fā)明一實施例在允許復位狀態(tài)的解除操作之前確保穩(wěn)壓電壓穩(wěn)定的電路的示意圖；

圖5示出了本發(fā)明一實施例在允許復位狀態(tài)的解除操作之前確保穩(wěn)壓電壓高于地電平的電路的示意圖；

圖6示出了本發(fā)明一實施例的用于產生所述穩(wěn)壓電壓的存儲版本的電路的示意圖；

圖7示出了本發(fā)明一實施例的在復位狀態(tài)的解除操作之后改變第一穩(wěn)壓電壓的電路的示意圖；

圖8示出了本發(fā)明一實施例POR電路操作的流程示意圖。

具體實施方式

在下面的描述中，為了使本發(fā)明的實施例能夠被透徹理解，闡述了很多細節(jié)。但是，顯然地，對于本領域技術人員來說，本發(fā)明的實施例也可以在沒有部分這些細節(jié)的情況下實施。在其他示例中，為了避免混淆本發(fā)明的實施例，一些公知的結構和器件通過框圖的形式示出，而不是細節(jié)。

需要說明的是，本發(fā)明實施例的對應附圖中，信號采用線條表示。一些線條可能更粗一些以表示多條復合的信號路徑，和/或在一端具有箭頭以表示主要的信息流向。但是這些標志并不用于限制本發(fā)明。當然，線條還被用于連接一個或多個示例實施例來促進對電路和邏輯單元的理解。任何由設計需 求或者選擇表示的代表信號，可能實際上包括一個或多個信號，該信號可以沿任一方向傳輸并以任何適宜類型的信號組合進行實施。

說明書的通篇以及權利要求中，術語“連接”是指相互連接的事物之間的直接電學連接，而沒有中間器件。術語“耦合”或者是指相互連接的事物之間的直接電學連接，或者是指通過一個或多個無源或有源的中間器件實現的間接連接。術語“電路”是指以一定方式進行排列來相互合作，繼而實現所需功能的一個或多個無源和/或有源器件。術語“信號”是指至少一個電流信號、電壓信號或者數據/時鐘信號?！耙弧?、“一個”和“該”還包含了復數概念?！霸凇瓋取蓖瑫r包括“在內”和“在上”的含義。

如本說明書所使用，除非另有規(guī)定或說明，表示順序的形容詞“第一”、“第二”和“第三”等，用于描述通用的對象，僅表明相似對象的不同實例被提及，而并不用于暗示如此描述的對象必須具有時間、空間、隊列或者其他任何形式的確定的順序。所述術語“大體上”在本文中是指在目標的10％內。

為了對實施例的描述，除非另有說明，晶體管是指金屬氧化物半導體(MOS)晶體管，其包括漏極、源極、柵極和襯底端。源極和漏極端可以是相同的端，且在本說明書中可交換使用。本領域技術人員應當理解的是，在不脫離本發(fā)明思想的范圍內，也可以使用其他晶體管，例如，雙極結型晶體管(BJT PNP/NPN)、BiCMOS、CMOS等等。

圖1示出了本發(fā)明實施例的一個示例上電復位電路的原理圖。所述上電復位電路(POR)100包括鎖存電路110和兩個比較器121和122。

參考圖1，所述上電復位電路100包括比較器121和122。在一個實施例中，所述比較器121和122為運算放大器，每個比較器均具有一個反相端和一個非反相端。所述比較器121和122的輸出端與所述鎖存電路110耦合。

根據本發(fā)明的一個實施例，所述比較器121的非反相端接收第一基準電壓123，所述比較器121的反相端接收電源電壓124。在另一個實施例中，所述比較器121的反相端121接收與所述電源電壓成比例的電壓。在一實施例中，所述比較器122的非反相端接收電源電壓125，以及所述比較器122的反相端接收第二基準電壓。在一實施例中，所述比較器121的非反相端接收與所述電源電壓成比例的電壓。

本發(fā)明的一實施例中，所述基準電壓123和126與一穩(wěn)壓電壓成比例。現有技術中任何適宜的技術都可被用來配置所述穩(wěn)壓電壓來產生成比例的基準電壓123和126。在一實施例中，所述穩(wěn)壓電壓通過電壓調節(jié)電路基于帶隙電壓V_BG產生。如本文所定義，所述帶隙電壓V_BG無論電源變化、溫度變化和器件負載變化都為一個恒定電壓?；谒龇€(wěn)壓電壓和帶隙電壓V_BG產生基準電壓123和126可以采用現有技術中任何已知的方法。在一實施例中，所述第一基準電壓大于所述第二基準電壓。例如，當所述POR電路100用于無線射頻識別(RFID)系統(tǒng)時，所述帶隙電壓V_BG為0.365V，而所述第一基準電壓為V_BG的三倍(1.095V)，所述第二基準電壓為V_BG的兩倍(0.73V)。

在一可選實施例中，所述基準電壓123和126的電壓值相同，但是，所述比較器121和122將所述基準電壓與電源電壓成比例的電壓進行比較。例如，當所述POR電路100用于RFID系統(tǒng)時，所述基準電壓123和126具有相同的電壓值0.73V(V_BG電壓0.365的兩倍)，但是，所述比較器121接收與所述電源電壓三分之二相同的電壓，所述比較器122接收所述電源電壓?，F有技術中任何適宜技術都可以用來產生與電源電壓成比例的電壓。

在本發(fā)明的一實施例中，可以采用分壓器為所述比較器121和122產生所述電源電壓和穩(wěn)定電壓的適宜比例。在一實施例中，采用串聯(lián)電阻形構成壓器。在一可選實施例中，根據現有技術中的任何已知方法，如采用二極管連接的pMOS晶體管(diode-connected pMOS transistor)來替代電阻。當將元 器件進行等比縮小時，所述采用二極管連接的pMOS晶體管使得流經所述分壓器的電流更小。

參考圖1，所述POR電路100包括鎖存電路110。在一實施例中，所述鎖存電路110為采用兩個交叉耦合的與非門(NAND gates)112和114構成的SR觸發(fā)器。所述與非門112接收從所述比較器121接收解除信號(de-assert signal)111。所述與非門114從所述比較器122接收重設定信號(re-assert signal)113。所述鎖存器110的輸出端輸出POR信號115。所述POR信號或者解除所述復位狀態(tài)或者重設定所述復位狀態(tài)。低壓POR信號115解除所述復位狀態(tài)。為了產生低壓POR信號115，所述鎖存電路110需要一個低的解除信號111和一個高的重設定信號113。另一方面，高壓POR信號115重設定所述復位狀態(tài)。為了產生高壓POR信號115，所述鎖存電路110需要一個高的解除信號111和一個低的重設定信號113。

本發(fā)明的一個實施例中，所述POR電路100必須起始于一個設定狀態(tài)(asserting state)。因此，最初所述解除信號111處于高態(tài)，所述重設定信號113處于低態(tài)，從而使得所述POR信號115為高態(tài)。隨后，隨著上電步驟的進行，所述重設定信號113可以被恢復到高態(tài)，同時所述鎖存電路110輸出的POR信號115保持在高態(tài)。隨著系統(tǒng)上電，當所述電源電壓到達一個安全的啟動電壓以及其他條件也得到滿足以確保安全的芯片操作，所述POR電路100必須解除所述復位狀態(tài)。在一實施例中，所述比較器121比較所述電源電壓124和所述第一基準電壓123。當所述電源電壓124大于所述第一基準電壓123時，所述解除信號111從高態(tài)轉變?yōu)榈蛻B(tài)。因此，所述鎖存電路110接收到一個低態(tài)解除信號111和一個高態(tài)重設定信號113，從而產生一個低態(tài)POR信號115。同樣地，一旦所述電源達到一個安全閾值，所述POR電路100解除所述復位狀態(tài)。當所述POR電路100用于一個RFID系統(tǒng)時，例如，所述第一基準電壓123可以被設置在1.095V，為三倍的V_BG(0.365V)。因此，當 所述啟動電壓達到1.095V，所述POR電路100解除所述復位狀態(tài)。在另一方面，所述第二基準電壓126可以被是設置在0.73V，為兩倍的V_BG(0.365V)。因此，如果所述電壓達到上述的1.095V，也就是其必然不會低于0.73V，所述比較器122產生一個高態(tài)重設定信號113。當接收到一個低態(tài)解除信號111和一個高態(tài)重設定信號113，所述鎖存電路110產生一個低態(tài)POR信號115。低態(tài)的POR信號115解除所述復位狀態(tài)。所述復位狀態(tài)將會一直保持被解除直至所述POR電路100重設定所述復位狀態(tài)。

在一實施例中，所述第一基準電壓123必須被設置為一個閾值電平，所述閾值電平允許所述POR電路100復位循環(huán)。復位循環(huán)發(fā)生在當所述裝置經歷一個復位序列，且相同或相關的復位事件重新出現，從而導致發(fā)生一個新的復位序列。在RFID系統(tǒng)中，將所述第一基準電壓123設置為三倍的V_BG將會防止復位循環(huán)的發(fā)生。

在本發(fā)明的一實施例中，一旦所述電源電壓掉到一閾值電壓以下，該系統(tǒng)將會產生故障。因此，當所述電源電壓低于一第二閾值電平時需要重設定所述復位狀態(tài)。在一實施例中，所述比較器將所述電源電壓125與第二基準電壓126進行比較。在一實施例中，一旦所述電源電壓125掉到所述第二基準電壓126以下，所述比較器126產生一個低態(tài)重設定信號113。由于所述第二基準電壓126低于所述第一基準電壓123，所述比較器121產生一個高態(tài)解除信號111。隨后，所述鎖存電路110產生一個高態(tài)POR信號115來重設定所述復位狀態(tài)。當所述POR電路110用于RFID系統(tǒng)的情況下，例如，所述第二基準電壓126可以設置在0.73V，為兩倍的V_BG(0.365V)。因此，當失去足夠的射頻功率，電源電壓掉至0.73V以下，所述比較器122產生一個低態(tài)重設定信號113。在另一方面，所述第一基準電壓123可以被設置在1.095V，為三倍的V_BG(0.365V)。因此，如果所述電源電壓掉至0.73V以下，其必然小于1.095V，所述比較器121產生一個高態(tài)解除信號111。當接收到高態(tài)解除 信號111和低態(tài)重設定信號113，所述鎖存電路110產生高態(tài)POR信號115。高態(tài)POR信號115重設定所述復位狀態(tài)。所述復位狀態(tài)將會一直被設定(asserted)直至所述POR電路100如上所述解除所述復位狀態(tài)。

圖2進一步示出了本發(fā)明實施例的一示例POR電路200的細節(jié)原理圖。需要說明的是，為了簡潔和/或清楚的說明，圖2中涉及的一些本發(fā)明的組件將會在其他圖中示出。

本發(fā)明的一實施例中，所述POR電路200必須起始于一個設定狀態(tài)直至復位信號解除的條件得到滿足。為了維持所述設定狀態(tài)，到所述與非門112的解除信號211必須為高態(tài)，而到所述與非門114的重設定信號213必須為起始于低態(tài)。隨著系統(tǒng)啟動，所述重設定信號213將會過渡到高態(tài)。在一實施例中，在所述電源電壓V_dd和所述解除信號211之間設置有電容C1。如此，在所述系統(tǒng)啟動過程中，隨著所述電容C1充電，所述解除信號211的電壓跟隨V_dd電壓。在另一方面，為了在系統(tǒng)啟動初始將所述解除信號213維持在低態(tài)，可以采用圖3所示的電路。

本發(fā)明一實施例中，電壓調整器(voltage regulators)采用V_BG來產生所述基準電壓123和126。但是，在不同起始狀態(tài)和加電速率下，一些帶隙電路和電壓調整器會表現的有些不規(guī)律，具有不同的表現行為。所述POR電路200可以確保所述復位狀態(tài)不被解除直至所述調整器和帶隙的電壓穩(wěn)定。如下面的進一步描述，圖中的電路可以被用來確定是否已經達到所述穩(wěn)定點。如下面的進一步描述，為了阻止所述解除，圖4中的線路可以產生一個高態(tài)阻止信號411。

在本發(fā)明一實施例中，所述POR電路200還必須在所述基準電壓123和126均過低時，阻止解除復位狀態(tài)。所述帶隙電壓在一些時間開始升高，因此所述基準電壓123和126在初始時可能處于地電平。當圖4的電路在所述穩(wěn) 定電壓V_REG穩(wěn)定前阻止所述復位狀態(tài)解除時，圖5所示的電路確保在所述基準電壓過低時能阻止過早解除。如下面的進一步描述，為了阻止所述解除，圖5所示的電路產生一個高態(tài)阻止信號511。

在本發(fā)明的一實施例中，一旦在所述電源電壓125掉至第二基準電壓126之下時，為了重設定所述復位狀態(tài)，所述解除信號211必須為高態(tài)。在一實施例中，為了確保當所述重設定信號在低態(tài)時所述解除信號211在高態(tài)，必須采用邏輯門。參考圖2，可以采用或非門202結合與非門203來實現。在一實施例中，所述或非門202接收反相器205的輸出信號1205和阻止信號511?；蚍情T202的輸出信號1202輸入所述與非門203。

在一實施例中，基于所述比較器204確定所述電源電壓125已經掉至所述閾值電壓之下，信號113轉到低態(tài)。所述或非門202從所述反相器205接收高態(tài)信號1205。其后，無論所述信號511的狀態(tài)，所述或非門202的輸出信號1202為低態(tài)。由于至所述與非門203的輸出信號1202為低態(tài)，所述解除信號211將會為高態(tài)而無論所述信號1201的狀態(tài)。

在一實施例中，可以基于圖4和圖5的電路產生的信號來使用邏輯門來阻止解除。在一實施例中，所述或非門201接收所述阻止信號411和解除信號111。所述或非門202接收所述阻止信號511和信號1205。或非門201的輸出1201和或非門202的輸出1201輸入至所述與非門203。為了解除所述復位狀態(tài)，所述與非門203的解除信號211必須為低。僅當所述與非門203的兩個信號1201和1202均為高態(tài)時所述解除信號211為低態(tài)。進一步地，當所有輸入信號111、411、511和1205均為低態(tài)時，所述或非門201和202的輸出信號1201和1202為高態(tài)。因此，如上所述，圖4和圖5所示的電路可以通過產生高態(tài)阻止信號411和511來阻止所述復位狀態(tài)的解除。

本發(fā)明的一實施例中，所述比較器204比較所述電源電壓125與所述第 二基準電壓126來確保一旦電源電壓掉至閾值電平下時的復位狀態(tài)的解除。但是，由于所述基準電壓126基于所述帶隙電壓V_BG，而V_BG會隨著電源電壓125的降低而降低，所述解除操作可能永遠也不會被初始化。圖6的電路可以產生基準電壓126的一個存儲版本。所處存儲版本保存的時間足夠所述比較器122來識別所述電源電壓正掉至閾值電平之下，從而重設定所述復位狀態(tài)。

在本發(fā)明的一實施例中，所述帶隙電路可以采用控制電壓來產生穩(wěn)定電壓。所述控制電壓可以與諸如電流鏡等技術一起使用來產生多個溫度無關電流用于非帶隙電路的電路中。所述控制電壓最初為0但是隨著系統(tǒng)啟動而增加。在一些實施例中，控制電壓可以為任何的常規(guī)穩(wěn)定電壓，所述常規(guī)穩(wěn)定電壓與可以使得電路穩(wěn)定操作的電路一起使用，例如POR電路，所述常規(guī)穩(wěn)定電壓可以被用于產生穩(wěn)壓電壓。

參考圖3，電路300通過在系統(tǒng)上電時將所述重設定信號213設置在低態(tài)，確保圖2所示的POR電路200處于設定狀態(tài)。所述電路300包括電容C2，電容C2與電壓源V_dd，以及晶體管M2的漏極在XX點耦合。所述晶體管M2的柵極與控制電壓301耦合。所述晶體管M2的源極與地耦合。所述電路300還包括另一個晶體管M1，其漏極耦合至ZZ點，柵極連接至XX點，且源極耦合到地。電容C3與晶體管M1并聯(lián)耦合，其一端連接至ZZ點，另一端耦合至地。在本發(fā)明一實施例中，所述ZZ點耦合至重設定信號213，位于如圖2所示的反相器206和比較器114之間。在一實施例中，所述晶體管M1和M2為N型金屬氧化物半導體晶體管(NMOS)。

再參考圖3，在系統(tǒng)啟動時，所述電壓源V_dd開始對所述電容C2充電。XX點的電壓最初跟隨V_dd。因此，隨著V_dd上升，晶體管M1開始導通。如此，晶體管M1將ZZ點的電壓拉至地電平。因此，所述重設定信號213向圖2所示的鎖存器電路110輸入低態(tài)。如上所述，低態(tài)重設定信號213產生高態(tài)POR信號115且設定復位狀態(tài)。

在本發(fā)明一實施例中，隨著系統(tǒng)加電，所述帶隙電壓從地電平上升至恒定閾值。在一實施例中，信號301為用于帶隙電路，產生穩(wěn)流電流的控制電壓。所述控制電壓初始時為0，但是隨著系統(tǒng)加電而升高。隨著所述帶隙開始起作用，所述控制電壓301將會上升并開啟晶體管M2。所述晶體管M2將XX點電壓拉至地電平，且所述晶體管M2進一步地停止導通。因此，使用重設定信號213的狀態(tài)通過圖2中的所述反相器206的輸出確定。

參考圖4，電路400被用于確保在穩(wěn)壓電壓V_REG和帶隙電壓穩(wěn)定后阻止所述復位狀態(tài)的重設定操作。在本發(fā)明一實施例中，所述電路400包括3個晶體管M3、M4和M5，電容C4和比較器420。在一實施例中，所述晶體管M3和M4為P型金屬氧化物半導體(PMOS)晶體管。在一實施例中，所述晶體管M3和M4以下面的配置方式構成電流鏡：所述晶體管M3和M4的柵極在一起，所述晶體管M3和M4的源極耦合至穩(wěn)壓電壓V_REG，且所述晶體管M3被強制維持由晶體管M5和點401確定的電流。在一實施例中，晶體管M3與晶體管M4匹配，也就是說，兩個PMOS晶體管具有相同的特性。柵極耦合和晶體管特性匹配可以使得，晶體管M3的V_GS(柵源電壓)被設定為與晶體管M4的V_GS相同，因此，流經晶體管M3漏極的電流I_REF與流經晶體管M4漏極的電流I_OUT相同。在一實施例中，所述晶體管M3和M4的襯底端被耦合至電源電壓V_dd。

參考圖4，所述晶體管M3的漏極還耦合至晶體管M5的漏極。晶體管M5中的電流通過控制電壓401來控制?？刂齐妷罕挥脕碓趲峨娐分挟a生穩(wěn)流電流。所述控制電壓初始為0，但是隨著系統(tǒng)上電而升高。在一實施例中，所述晶體管M5為NMOS晶體管。在本發(fā)明一實施例中，晶體管M4的漏極耦合至所述電容C4。電容C4的另一端接地。在一實施例中，在端點402產生穩(wěn)壓電壓V_REG的延時復制，所述端點402將電容C4連接至晶體管M4的漏極和比較器420的反相端。所述比較器420的非反相端耦合至穩(wěn)壓電壓403。 在一實施例中，所述比較器420為運算放大器(OPAMP)。所述比較器420產生阻止信號411。

參考圖4，最初時所述控制電壓401接近地電平。隨著系統(tǒng)加電以及電源電壓V_dd上升，來自帶隙電路的控制電壓401和穩(wěn)壓電壓也會上升。但是，如下面的進一步描述，延時的穩(wěn)壓電壓402在最初時保持低態(tài)。隨后，所述比較器420產生高態(tài)阻止信號411。

在一實施例中，一旦所述控制第一401達到合適的電平，隨著所述帶隙開始趨近最終的穩(wěn)定狀態(tài)，所述晶體管M5開始導通。在一實施例中，從晶體管M5到M3的較小的電流I_REF被鏡像為來自所述晶體管M4漏極的電流I_OUT。在一實施例中，所述鏡像電流I_OUT可以非常小，例如，大約為6納安(nano-amp)。當所述電源電壓充分升高時，所述電流I_OUT為與溫度無關的已知值，且被穩(wěn)流。所述電流I_OUT開始對所述電容C4充電。在一實施例中，所述延時穩(wěn)壓電壓402達到與所述穩(wěn)壓電壓403非常接近的電壓值時所消耗的時間，可以通過所述電容C4的大小來精確確定。在本發(fā)明一實施例中，所述電容C4的大小基于所述穩(wěn)壓電壓V_REG和帶隙電壓穩(wěn)定所需的時間來確定。一旦所述延時穩(wěn)壓電壓402達到所述穩(wěn)壓電壓403的值V_REG，所述比較器420產生低態(tài)阻止信號411。

在本發(fā)明一實施例中，所述比較器420可以被設計為在不同的輸入電平下具有偏移電壓。所述比較器偏移電壓代表了一最小直流(DC)輸入電壓，該最小直流輸入電壓被施加于所述比較器的輸入端來引起所述比較器的狀態(tài)轉換。此處，所述偏移電壓確保一旦所述延時穩(wěn)壓電壓402達到V_REG的一個可接受范圍內時，所述阻止信號411轉換為低態(tài)。所述比較器420的偏移電壓可以采用所述運算放大器的差分輸入晶體管對的積分比例不對稱(integral-ratioed asymmetry)來配置，或者通過現有技術中的其他已知技術來配置。例如，若所述POR電路200應用于RFID系統(tǒng)，當所述延時穩(wěn)壓電壓 402在V_REG的上下20～50mV范圍內時，可以修改所述比較器420來產生一個較低的阻止信號411。

上述的電路400，在允許所述POR電路的復位狀態(tài)解除操作前，將穩(wěn)壓電壓的延時復制與所述穩(wěn)壓電壓V_REG比較來確保其穩(wěn)定性。但是，最初，所述延時穩(wěn)壓電壓402和穩(wěn)壓電壓403兩者均接近于地電平。在這種情況下，所述比較器420識別這兩個信號的電平非常接近，并產生低態(tài)阻止信號411。因此，所述電路400錯誤地允許對復位狀態(tài)的解除操作。為了避免在所述穩(wěn)壓電壓接近地電平時的解除操作，可以采用電路500。

如圖5所示，所述電路500可以阻止在所述穩(wěn)壓電壓V_REG過低時對所述復位狀態(tài)的解除操作。所述電路500包括4個晶體管M6、M7、M8和M9，一組電阻R1、R2和R3，電容C7和兩個反相器521和522。在一實施例中，所述晶體管M6和M7為PMOS晶體管。在一實施例中，所述晶體管M6和M7以下述的配置方式構成電流鏡：所述晶體管M6和M7的柵極耦合在一起；所述晶體管M6和M7的源極耦合至源極電壓V_dd。在一實施例中，所述晶體管M6與所述晶體管M7相匹配，也就是說，兩個PMOS晶體管具有相同的特性。柵極耦合和晶體管特性匹配可以使得，晶體管M6的V_GS被設定為與晶體管M7的V_GS相同，因此，流經晶體管M6漏極的電流與流經晶體管M7漏極的電流相同。

所述晶體管M6的漏極與所述晶體管M8的漏極耦合。所述晶體管M8的源極接地。所述晶體管M8的柵極與控制電壓501耦合?？刂齐妷罕挥脕碓趲峨娐分挟a生穩(wěn)流電流。所述控制電壓初始為0，但是隨著系統(tǒng)上電而升高。類似地，所述晶體管M9的漏極與所述晶體管M7的漏極耦合。所述晶體管M9的源極接地。所述晶體管M9的柵極接收分壓穩(wěn)壓電壓502。在一實施例中，所述分壓穩(wěn)壓電壓502通過分壓電路520產生。在一實施例中，所述分壓電路520由一串耦合在穩(wěn)壓電壓V_REG和地電壓之間的電阻R1、R2和R3 構成。在一實施例中，還可以采用多于3個電阻。在一實施例中，所述阻止信號511在通過兩個反相器522和521后在YY點產生。所述YY點為連接所述晶體管M7的漏極和所述晶體管M9的漏極的端點。所述電容C7耦合于所述電源電壓V_dd和YY點之間。

參考圖5，隨著源極電壓V_dd上升，所述電容C7確保YY點的電壓也上升。同樣隨著源極電壓V_dd的上升，控制電壓501也上升。所述控制電壓501開啟所述晶體管M8。在一實施例中，從所述晶體管M8到M6的較小電流I_REF被鏡像為從所述晶體管M7的漏極到M9的源極的電流I_OUT。在一實施例中，所述鏡像電流I_OUT可以為大于6納安。如此，YY點的電壓可以達到與源極電壓V_dd接近。所述YY點的高態(tài)通過所述反相器522和521的緩沖后產生高態(tài)阻止信號511。只要V_REG非常低，接近地時，所述高態(tài)阻止信號511可以阻止復位狀態(tài)的解除。

所述晶體管M9通過所述分壓電路520的輸出信號502控制。當所述穩(wěn)壓電壓V_REG較低時，M9關斷。一旦由所述分壓電路520確定的所述穩(wěn)壓電壓V_REG的比例達到所述晶體管M9的導通閾值時，所述晶體管M9開始導通。在一實施例中，一旦M9開始導通，M9的電流將會大大高于所述較小的穩(wěn)流電流I_OUT。接著YY點的電壓將會被拉至地電平。在一實施例中，需要V_REF的三分之二來達到所述晶體管M9的導通閾值。所述點YY的低態(tài)通過所述反相器522和521的緩沖，產生低態(tài)阻止信號511。所述低態(tài)阻止信號停止阻止所述POR電路的解除操作。

參考圖6，電路400為所述比較器122產生圖1中的第二基準電壓126的存儲版本。在本發(fā)明一實施例中，如上所述，帶隙電壓用于產生穩(wěn)壓電壓。所述基準電壓與所述穩(wěn)壓電壓成比例。所述帶隙電壓可以方便地在低電源電勢下操作。在一實施例中，所述比較器122將所述電壓125與所述第二基準電壓126比較。一旦所述電壓降至所述第二基準電壓126之下，所述比較器 122產生低態(tài)重設定信號113來重設定所述復位狀態(tài)。

但是，在本發(fā)明一實施例中，當芯片掉電時，隨著所述電源電壓V_dd降低，所述帶隙電壓也下降。帶隙電壓的行為依賴于進程的變化、溫度和V_dd的下降速率。在一實施例中，所述帶隙電壓在V_dd電平附近可能開始失效，所述第二基準電壓126會快速降至大大低于V_dd。如此，所述電源電壓125可能用于不會掉至第二基準電壓126之下來引發(fā)重設定操作。

參考圖6，電路600為圖2中的比較器204產生第二基準電壓126的存儲版本，存儲基準電壓626。在本發(fā)明一實施例中，所述電路600包括NMOS晶體管M10和電容C5。所述晶體管M10的漏極耦合至第二基準電壓126，所述晶體管M10的源極耦合至電容C5，所述晶體管M10的襯底端接地，所述晶體管M10的柵極耦合至電源電壓V_dd。所述存儲基準電壓626在電容C5和所述晶體管M10源極耦合的點產生。所述電容C5的另一端接地。

在本發(fā)明一實施例中，當所述系統(tǒng)加電且所述電源電壓超過所述POR信號解除操作的閾值時，所述晶體管M10被開啟。因此，所述電容C5通過所述晶體管M10充電至于所述第二基準電壓126相同的電壓電平。在一實施例中，隨著所述芯片掉電且V_dd掉至于所述第二基準電壓126接近，所述晶體管M10以極低的速率導通。但是，由于所述電容C5被充電，所述存儲基準電壓626的電平在芯片掉電的時間尺度內保持不變。當圖2中的所述電源電壓125掉至所述存儲基準電壓626以下時，所述比較器122翻轉所述鎖存電路110來重設定復位狀態(tài)。

在本發(fā)明一實施例中，所述比較器122可以被設計為在不同的輸入電平下具有偏移電壓。所述比較器偏移電壓代表了一最小直流(DC)輸入電壓，該最小直流輸入電壓被施加于所述比較器的輸入端來引起所述比較器的狀態(tài)轉換。所述比較器122的偏移電壓可以采用所述運算放大器的差分輸入晶體 管對的積分比例不對稱(integral-ratioed asymmetry)來配置，或者通過現有技術中的其他已知技術來配置。在一實施例中，所述比較器122可以被配置來推動處于電壓電平低于所述存儲基準電壓626時的重設定電壓。例如，若所述POR電路200應用于RFID系統(tǒng)，當所述電源電壓125在所述存儲基準電壓626之下20～50mV范圍內時，可以修改所述比較器122來推動所述重設定電壓。在一實施例中，當所述電源電壓125在0.7V附件或稍低時，推動所述重設定電壓。

上述描述的POR電路200還可以在芯片中實現其他功能。該電路可以用來確定何時電源電壓V_dd大于基準電壓，以及何時其降至其他特定基準電壓之下。在本發(fā)明一實施例中，如上所述，第一比較器比較所述電源電壓V_dd和帶隙電壓V_BG的三倍電壓，所述第二比較器比較所述電源電壓V_dd和帶隙電壓V_BG的兩倍電壓。在一實施例中，所述基準電壓可以被修改來設置不同的閾值。例如，可以使芯片中在多個電壓電平下不可靠的多種電路無效，來阻止誤操作。

在本發(fā)明一實施例中，為了調整輸入至比較器的基準電壓的電平，使用了一串電阻。在一實施例中，通過已知電阻從電壓調整器抽取已知電流，可以精確調整輸入所述比較器的基準電壓。所述電流可以以一定比率從帶隙電路或者其他基準電路的已知穩(wěn)流電流中鏡像而來。所述電阻也與帶隙電路中的那些電阻匹配。因此，雖然所述電阻的絕對值變化，被用作進行調整的，通過電阻的電流產生的電壓卻會與所述基準電壓一樣精確。在一實施例中，所述電阻可以被分段，根據需要分接電阻分段之間的節(jié)點，可以實現所述比較器輸入的大范圍電壓調整。

參考圖7，示出了為圖2所示的比較器214產生輸入的電路的示意圖。在一實施例中，所述電路700包括為比較器712的反相端產生輸入信號721的分壓電路720，和為比較器712的非反相端產生基準信號731的電路730。在 一實施例中，所述分壓電路720包括多個電阻。例如，所述分壓電路720包括電阻R1、R2和R3。在一實施例中，所述電阻R1、R2和R3具有相同的阻值。在一實施例中，基于與所述比較器712耦合的所述分壓電路720的那個端點，可以產生電源電壓V_dd的不同比例。例如，如圖7所示，輸入信號721為所述電源電壓V_dd的三分之二。

在本發(fā)明一實施例中，電路730被配置用來調整至所述比較器712非反相端的基準電流731。所述電路730包括位于所述基準電壓V_REF和地之間的具有兩個晶體管M21和M22的耦合串聯(lián)的多個電阻(R1，R2，…,Rn)。所述晶體管M21的柵極耦合至使能信號702。所述晶體管M22的柵極耦合至控制電壓701。所述電路730產生基準信號731。所述比較器712的非反相端耦合至所述電阻R1至Rn之間的一個端點。在一實施例中，所述基準信號731依賴于所述比較器712耦合至串聯(lián)的R1至Rn中哪兩個電阻之間的端點。

在本發(fā)明一實施例中，當所述使能信號702設置為地電平時，所述比較器712與前面所述的圖1中的比較器121的功能相同。串聯(lián)的電阻R1至Rn將所述比較器712的非反相端拉至所述基準電壓V_REF。隨后，將會產生如前所述的解除操作。但是，一旦所述復位狀態(tài)的解除操作被執(zhí)行，使能信號702會開啟所述晶體管M21。同時，控制電壓通過晶體管M22推動產生已知電流。所述電流穿過一定數量的電阻R1至Rn，強制所述基準信號731低于所述基準電壓V_REF。在一實施例中，由于所述解除操作已經發(fā)生，比較器712的輸出的上升不會影響POR電路200的行為。

在本發(fā)明一實施例中，所述系統(tǒng)的其他芯片邏輯可以為感應輸出信號111中的邏輯高電壓。在一實施例中，所述芯片中的其他不能在或低于所述電路700感應到的電壓處正常操作的感應電路可能失效。例如，非易失性存儲器可以在0.85V很好地操作，但是，它的寫功能可能會在或低于0.8V時損壞。參考圖7，當所述輸入信號721低于所述基準信號731時，所述比較器712的輸 出信號111將會轉到高態(tài)(與V_dd非常接近)。在另一方面，當所述輸入信號721高于所述基準信號731時，所述比較器712的輸出信號111將會轉到低態(tài)(非常接近地)。例如，在圖7所示的一實施例中，如果滿足以下的不等式，則所述比較器712將會發(fā)送禁止高態(tài)輸出信號111：

(2/3V_dd)＜(V_ref-(I_M22×(R₁+R₂+…+R_j)))

其中，比較器712的非反向輸入連接至所述電路730的Rn和Rn+1之間，IM₂₂為流經所述晶體管M22的電流。如此，串聯(lián)電阻R1至Rn+1允許對基準信號731的調整。在一實施例中，在所述端點和所述比較器712的非反相端之間設置有模擬復用器(analog mux)。隨后，通過控制電路實現對基準信號731的調整。

根據本發(fā)明的一實施例，圖8示出了所述POR電路的操作流程示意圖。所述POR電路從系統(tǒng)處于已設定狀態(tài)的步驟810開始操作。在一實施例中，系統(tǒng)保持在已設定狀態(tài)直至解除操作的條件得到滿足。在一實施例中，任何適宜的啟動電路都可被用于產生信號將系統(tǒng)最初置于已設定狀態(tài)。在一實施例中，上述的圖3所示的電路被用于初始化所述POR電路處于已設定狀態(tài)。

在流程圖800的步驟820中，所述POR電路確定所述電源電壓V_dd是否高于用來對系統(tǒng)進行安全解除操作的閾值電平。在一實施例中，所述閾值電平被定義為第一基準電壓V_REF1。在一實施例中，所述V_REF1通過電壓調節(jié)器基于帶隙電壓V_BG產生。在一實施例中，任何適宜的電路都可以用來比較所述基準電壓V_REF1和電源電壓V_dd。在一實施例中，如圖2所示的第一比較器被用來比較V_REF1和V_dd。如果電源電壓V_dd大于所述第一基準電壓V_REF1設置的閾值，執(zhí)行步驟830，反之，所述POR電路將會保持已設定狀態(tài)直至條件滿足。

在流程圖800的步驟830中，所述帶隙電壓V_BG和穩(wěn)壓電壓V_REG是否處 于穩(wěn)定狀態(tài)。在一實施例中，所述穩(wěn)壓電壓V_REG通過電壓調節(jié)器基于所述帶隙電壓V_BG產生。在一實施例中，為了確定所述穩(wěn)壓電壓V_REG是否穩(wěn)定，將所述V_REG的延時版本與V_REG比較。如果兩個電壓基本相同，所述穩(wěn)壓電壓已經穩(wěn)定。任何適宜的電路都可以用來產生所述穩(wěn)壓電壓的延時版本，以及比較所述延時穩(wěn)壓電壓和所述穩(wěn)壓電壓。在一實施例中，如圖4所示的電路被用來產生V_REG的延時版本，以及將其與V_REG比較。如果所述帶隙電壓V_BG和穩(wěn)壓電壓V_REG已經穩(wěn)定，執(zhí)行流程圖800的步驟840，否則，所述POR電路將會保持已設定狀態(tài)直至條件滿足。

在流程圖800的步驟840中，所述POR電路確定所述穩(wěn)壓電壓V_REG是否過低。在步驟830中，將穩(wěn)壓電壓V_REG的延時版本與V_REG進行了比較。但是，如果V_REG在初始時接近于地電平，則步驟830將會失敗。如此，為了安全的解除操作，步驟830確保V_REG處于某一確定電平。任何適宜的電路都可以用來判斷V_REG是否處于低壓電平。在一實施例中，如圖5所示的電路被用來判斷V_REG的分量師傅可以處于晶體管的導通電壓。如果V_REG高于所需的閾值，執(zhí)行流程圖800的步驟850，否則，所述POR電路將會保持已設定狀態(tài)直至條件滿足。

在流程圖800的步驟850中，所述POR電路最終解除所述復位狀態(tài)。在本發(fā)明一實施例中，所述系統(tǒng)會保持在所述解除狀態(tài)直至重設定操作的調節(jié)得到滿足。如圖8所示，所述POR電路在步驟850和860之間循環(huán)，直至滿足重設定條件。

在流程圖800的步驟860中，所述POR電路確定重設定操作的條件是否得到滿足。在一實施例中，當所述電源電壓V_dd掉至一閾值電平之下時，系統(tǒng)產生故障。為了避免系統(tǒng)故障，當所述電源電壓掉至第二基準電壓V_REF2之下時，執(zhí)行復位狀態(tài)的重設定。在一實施例中，圖2所示的第二比較器被用于比較V_REF2和V_dd。如果所述電源電壓V_dd低于由第二基準電壓V_REF2設置的閾 值時，所述POR電路重設定復位狀態(tài)并范圍步驟810，否則，所述POR電路將會保持在已解除狀態(tài)。在一實施例中，V_REF2在系統(tǒng)掉電時跟隨V_dd。在一實施例中，V_REF2的存儲版本被用于與V_dd比較。任何適宜的電路都可以被用于產生V_REF2的存儲版本。在一實施例中，圖6所示的電路被用于產生V_REF2的存儲版本。

基于以上的詳細描述，本發(fā)明的技術方案還可以做出多種修改。附上的權利要求中所用的術語并不能被解釋為對在說明書公開的具體實施方式和權利要求的技術方案的限制。當然，本發(fā)明的保護范圍完全有附上的權利要求確定，所述權利要求應當以已經確立的對權利要求的解釋方式進行解釋。