本發(fā)明涉及電子電路設(shè)計(jì)領(lǐng)域，特別涉及一種高電平選擇電路和電子系統(tǒng)。

背景技術(shù)：

在電子電路設(shè)計(jì)中，MOS管是最常見(jiàn)的電子器件之一。其中，在電子系統(tǒng)中，例如芯片中，PMOS的襯底需要耦接至芯片的最高電位。所述最高電位可以通過(guò)在芯片中選取兩個(gè)相對(duì)較高的電壓，采用高電平選擇電路在二者中選擇出較高的電壓作為所述最高電位。

圖1是現(xiàn)有技術(shù)中的一種高電平選擇電路的電路圖。如圖1所示，高電平選擇電路100在第一電壓V1和第二電壓V2中選擇出較高的一個(gè)作為高電位電壓VH并傳輸至芯片內(nèi)部的所有PMOS管的襯底。其中，所述第一電壓V1和第二電壓V2例如可以為芯片中的兩個(gè)引腳輸出的電壓，也可以為芯片內(nèi)部某兩個(gè)節(jié)點(diǎn)的電壓，也可以其中一個(gè)為芯片某引腳輸出的電壓，其中另一個(gè)為芯片內(nèi)部某節(jié)點(diǎn)的電壓。高電平選擇電路100可以包括：比較器U1、PMOS管P1和P2以及反相器I1、I2和I3。當(dāng)所述第一電壓V1大于等于第二電壓V2時(shí)，比較器U1可以輸出邏輯高電平，反相器I2輸出邏輯高電平，則PMOS管P1關(guān)斷，由于反相器I3的作用，PMOS管P2導(dǎo)通，將所述第一電壓V1傳輸至高電平選擇電路100的輸出端，也即所述高電平電壓VH等于所述第一電壓V1；反之，當(dāng)所述第一電壓V1小于第二電壓V2時(shí)，所述高電平電壓VH等于所述第二電壓V2，此處不再贅述。

一般而言，芯片具有休眠模式，在休眠模式下，一般僅有例如復(fù)位電路處于工作狀態(tài)，此時(shí)，芯片可以提供的靜態(tài)電流不過(guò)幾十nA。而比較器U1需要約幾十nA的靜態(tài)電流，為芯片帶來(lái)了不能承受的靜態(tài)功耗。

因此，現(xiàn)有技術(shù)的高電平選擇器100靜態(tài)功耗較大，超出了芯片本身可承受的范圍。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的技術(shù)問(wèn)題是如何實(shí)現(xiàn)降低高電平選擇電路的靜態(tài)功耗。

為解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例提供一種高電平選擇電路，包括：第一開(kāi)關(guān)單元，其輸入端接收第一電壓，其控制端接收第二電壓；第二開(kāi)關(guān)單元，其輸入端接收所述第二電壓，其輸出端耦接所述第一開(kāi)關(guān)單元的輸出端，其控制端接收所述第一電壓；其中，當(dāng)所述第一電壓大于等于所述第二電壓時(shí)，所述第一開(kāi)關(guān)單元和第二開(kāi)關(guān)單元的輸出端上的高電平電壓等于所述第一電壓，所述第一電壓小于所述第二電壓時(shí)，所述高電平電壓等于所述第二電壓。

可選地，所述第一開(kāi)關(guān)單元包括：第一PMOS管，其漏極耦接所述第一開(kāi)關(guān)單元的輸入端，其源極和襯底耦接所述第一開(kāi)關(guān)單元的輸出端，其柵極耦接所述第一開(kāi)關(guān)單元的控制端。

可選地，所述第二開(kāi)關(guān)單元包括：第二PMOS管，其漏極耦接所述第二開(kāi)關(guān)單元的輸入端，其源極和襯底耦接所述第二開(kāi)關(guān)單元的輸出端，其柵極耦接所述第二開(kāi)關(guān)單元的控制端。

可選地，所述高電平選擇電路還包括：快速充電單元，當(dāng)所述第一電壓和第二電壓的壓差在第一閾值范圍內(nèi)，且所述高電平電壓被下拉下降時(shí)，所述第一電壓經(jīng)由所述快速充電單元對(duì)所述第一開(kāi)關(guān)單元和第二開(kāi)關(guān)單元的輸出端充電，使得所述高電平電壓等于所述第一電壓，或者，所述第二電壓經(jīng)由所述快速充電單元對(duì)所述第一開(kāi)關(guān)單元和第二開(kāi)關(guān)單元的輸出端充電，使得所述高電平電壓等于所述第二電壓。

可選地，所述快速充電單元包括：第一二極管，其正極接收所述第一電壓，其負(fù)極連接所述第一開(kāi)關(guān)單元和第二開(kāi)關(guān)單元的輸出端；第二二極管，其正極接收所述第二電壓，其負(fù)極連接所述第一開(kāi)關(guān)單元和第二開(kāi)關(guān)單元的輸出端。

可選地，所述第一二極管為第三PMOS管，所述第三PMOS管的漏極作為所述第一二極管的正極，所述第三PMOS管的柵極、源極和襯底互相耦接并作為所述第一二極管的負(fù)極；所述第二二極管為第四PMOS管，所述第四PMOS管的漏極作為所述第二二極管的正極，所述第四PMOS管的柵極、源極和襯底互相耦接并作為所述第二二極管的負(fù)極。

可選地，所述第一二極管為第一NMOS管，所述第一NMOS管的漏極和柵極互相耦接并作為所述第一二極管的正極，所述第一NMOS管的源極作為所述第一二極管的負(fù)極，所述第一NMOS管的襯底接地；所述第二二極管為第二NMOS管，所述第二NMOS管的漏極和柵極互相耦接并作為所述第二二極管的正極，所述第二NMOS管的源極作為所述第二二極管的負(fù)極，所述第二NMOS管的襯底接地。

可選地，所述高電平電壓適于傳輸至至少一個(gè)PMOS管的襯底。

為解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例還提供一種電子系統(tǒng)，包括以上所述的高電平選擇電路。

與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下有益效果：

本發(fā)明實(shí)施例高電平選擇電路可以包括：第一開(kāi)關(guān)單元，其輸入端接收第一電壓，其控制端接收第二電壓；第二開(kāi)關(guān)單元，其輸出端接收所述第二電壓，其輸出端耦接所述第一開(kāi)關(guān)單元的輸出端，其控制端接收所述第一電壓；其中，當(dāng)所述第一電壓大于等于所述第二電壓時(shí)，所述第一開(kāi)關(guān)單元導(dǎo)通，所述第二開(kāi)關(guān)單元關(guān)斷，所述第一開(kāi)關(guān)單元和第二開(kāi)關(guān)單元的輸出端上的高電平電壓等于所述第一電壓，所述第一電壓小于所述第二電壓時(shí)，所述第一開(kāi)關(guān)單元關(guān)斷，所述第二開(kāi)關(guān)單元導(dǎo)通，所述高電平電壓等于所述第二電壓。相比于現(xiàn)有技術(shù)而言，本實(shí)施例高電平選擇電路采用幾乎不消耗靜態(tài)電流的第一開(kāi)關(guān)單元和第二開(kāi)關(guān)單元，因此具有極低的靜態(tài)功耗。

進(jìn)一步而言，本發(fā)明實(shí)施例高電平選擇電路還可以包括快速充電單元，當(dāng)所述第一電壓和第二電壓的壓差在第一閾值范圍內(nèi)，也即二者相差較小，且所述高電平電壓具有抖動(dòng)被下拉下降時(shí)，所述第一電壓經(jīng)由所述快速充電單元對(duì)所述第一開(kāi)關(guān)單元和第二開(kāi)關(guān)單元的輸出端充電，使得所述高電平電壓等于所述第一電壓，或者，所述第二電壓經(jīng)由所述快速充電單元對(duì)所述第一開(kāi)關(guān)單元和第二開(kāi)關(guān)單元的輸出端充電，使得所述高電平電壓等于所述第二電壓。其中，所述快速充電單元包括：第一二極管，其正極接收所述第一電壓，其負(fù)極連接所述第一開(kāi)關(guān)單元和第二開(kāi)關(guān)單元的輸出端；第二二極管，其正極接收所述第二電壓，其負(fù)極連接所述第一開(kāi)關(guān)單元和第二開(kāi)關(guān)單元的輸出端。所述第一二極管和第二二極管的尺寸可以相對(duì)較大，有利于在所述第一電壓或第二電壓的充電作用下，在其上面幾乎不產(chǎn)生靜態(tài)電流，即可對(duì)所述高電平電壓的抖動(dòng)實(shí)現(xiàn)快速補(bǔ)償，并且不帶來(lái)額外的靜態(tài)功耗。

附圖說(shuō)明

圖1是現(xiàn)有技術(shù)中的一種高電平選擇電路的電路圖。

圖2是本發(fā)明實(shí)施例高電平選擇電路的一種電路圖。

圖3是本發(fā)明實(shí)施例高電平選擇電路的另一種電路圖。

具體實(shí)施方式

如背景技術(shù)部分所述，由于現(xiàn)有技術(shù)的高電平選擇電路中采用了比較器，使得芯片具有較大的靜態(tài)功耗，超出了芯片本身可承受的范圍。

針對(duì)以上所述的技術(shù)問(wèn)題，本發(fā)明實(shí)施例提出一種高電平選擇電路，具有極低的靜態(tài)功耗，以滿足芯片的低功耗需求。

為使本發(fā)明的上述目的、特征和有益效果能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。

如圖2所示，本發(fā)明實(shí)施例提供的高電平選擇電路200可以包括：采用交叉結(jié)構(gòu)的第一開(kāi)關(guān)單元201和第二開(kāi)關(guān)單元202。

其中，第一開(kāi)關(guān)單元201的輸入端接收第一電壓V1，第一開(kāi)關(guān)單元201的控制端接收第二電壓V2。所述第二開(kāi)關(guān)單元202的輸入端接收所述第二電壓V2，所述第二開(kāi)關(guān)單元202的輸出端耦接所述第一開(kāi)關(guān)單元201的輸出端，所述第二開(kāi)關(guān)單元202的控制端接收所述第一電壓V1。

當(dāng)所述第一電壓V1大于等于所述第二電壓V2時(shí)，所述第一開(kāi)關(guān)單元201導(dǎo)通，所述第二開(kāi)關(guān)單元202關(guān)斷，所述第一開(kāi)關(guān)單元201和第二開(kāi)關(guān)單元202的輸出端上的高電平電壓VH等于所述第一電壓V1，所述第一電壓V1小于所述第二電壓V2時(shí)，所述第一開(kāi)關(guān)單元201關(guān)斷，所述第二開(kāi)關(guān)單元202導(dǎo)通，所述高電平電壓VH等于所述第二電壓V2。

相比于現(xiàn)有技術(shù)而言，本實(shí)施例高電平選擇電路200采用幾乎不消耗靜態(tài)電流的第一開(kāi)關(guān)單元201和第二開(kāi)關(guān)單元202，因此具有極低的靜態(tài)功耗。

在本實(shí)施例中，所述高電平選擇電路200所輸出的高電平電壓VH可以傳輸至電子系統(tǒng)(例如芯片)中的至少一個(gè)PMOS管的襯底，以滿足PMOS管的應(yīng)用需求，但是不限于此，所述高電平選擇電路200也可以適用于任何其他需要提供高電平的電路中。

此外，所述第一電壓V1和第二電壓V2可以為芯片中的兩個(gè)引腳輸出的電壓，也可以為芯片內(nèi)部某兩個(gè)節(jié)點(diǎn)的電壓，也可以其中一個(gè)為芯片某引腳輸出的電壓，其中另一個(gè)為芯片內(nèi)部某節(jié)點(diǎn)的電壓。然而，本實(shí)施例并不對(duì)所述第一電壓V1和第二電壓V2的來(lái)源進(jìn)行限定，例如二者還可以是芯片外的電壓源所提供。

下面綜合圖2和圖3對(duì)所述高電平選擇電路200的具體實(shí)施方式進(jìn)行詳細(xì)說(shuō)明。

繼續(xù)參照?qǐng)D2，在一具體實(shí)施例中，所述第一開(kāi)關(guān)單元201可以包括：第一PMOS管P1，其漏極耦接所述第一開(kāi)關(guān)單元201的輸入端，其源極和襯底耦接所述第一開(kāi)關(guān)單元201的輸出端，其柵極耦接所述第一開(kāi)關(guān)單元201的控制端。

在具體實(shí)施中，所述第二開(kāi)關(guān)單元202可以包括：第二PMOS管P2，其漏極耦接所述第二開(kāi)關(guān)單元202的輸入端，其源極和襯底耦接所述第二開(kāi)關(guān)單元202的輸出端，其柵極耦接所述第二開(kāi)關(guān)單元202的控制端。

需要說(shuō)明的是，所述第一開(kāi)關(guān)單元201和第二開(kāi)關(guān)單元202還可以是例如NMOS管、傳輸門(mén)等其他開(kāi)關(guān)單元，此處不進(jìn)行特殊限定。由于所述第一開(kāi)關(guān)單元201和第二開(kāi)關(guān)單元202所傳輸?shù)男盘?hào)的幅度一般較高，因此，將二者包括PMOS管作為優(yōu)選方案。

在本實(shí)施例中，由于所述高電平電壓VH一般將傳輸至需要高電平電壓VH的電路，例如，傳輸至芯片中的至少一個(gè)PMOS管的襯底。所述至少一個(gè)PMOS管在工作過(guò)程中可能發(fā)生翻轉(zhuǎn)，這將使得所述高電平電壓VH具有抖動(dòng)，一般而言，所述高電平電壓VH被下拉下降。

當(dāng)所述第一電壓V1和第二電壓V2的壓差較大時(shí)，所述第一PMOS管P1和第二PMOS管P2的其中一個(gè)導(dǎo)通，所述第一電壓V1或第二電壓V2可以快速對(duì)所述第一開(kāi)關(guān)單元201和第二開(kāi)關(guān)單元202的輸出端充電，使得被下拉下降的所述高電平電壓VH被快速補(bǔ)償。

然而，當(dāng)所述第一電壓V1和第二電壓V2的壓差較小時(shí)，例如二者壓差小于1V，所述第一PMOS管P1和第二PMOS管P2均關(guān)斷，所述第一電壓V1或第二電壓V2只能依靠所述第一PMOS管P1和第二PMOS管P2內(nèi)部的寄生二極管向所述第一開(kāi)關(guān)單元201和第二開(kāi)關(guān)單元202的輸出端充電。然而，由于所述等效二極管的尺寸較小，使得充電過(guò)程較慢，且在PN節(jié)上具有較小的靜態(tài)電流時(shí)在PN節(jié)上即可以有0.5～0.6V的壓降，無(wú)法滿足對(duì)所述高電平電壓VH的補(bǔ)償需求。

因此，參照?qǐng)D3所示，在另一具體實(shí)施例中，所述高電平選擇電路200可以包括以上所述的采用交叉結(jié)構(gòu)的第一開(kāi)關(guān)單元201和第二開(kāi)關(guān)單元202以及快速充電單元(圖中未標(biāo)示)。

關(guān)于所述第一開(kāi)關(guān)單元201和第二開(kāi)關(guān)單元202的更多信息請(qǐng)參照以上實(shí)施例的具體說(shuō)明，此處不再一一贅述。

當(dāng)所述第一電壓V1和第二電壓V2的壓差在第一閾值范圍內(nèi)，且所述高電平電壓VH被下拉下降時(shí)，所述第一電壓V1經(jīng)由所述快速充電單元對(duì)所述第一開(kāi)關(guān)單元201和第二開(kāi)關(guān)單元202的輸出端充電，使得所述高電平電壓VH等于所述第一電壓V1，或者，所述第二電壓V2經(jīng)由所述快速充電單元對(duì)所述第一開(kāi)關(guān)單元201和第二開(kāi)關(guān)單元202的輸出端充電，使得所述高電平電壓VH等于所述第二電壓V2。

在具體實(shí)施中，所述快速充電單元可以包括：第一二極管D1和第二二極管D2。

其中，所述第一二極管D1的正極接收所述第一電壓V1，所述第一二極管D1的負(fù)極連接所述第一開(kāi)關(guān)單元201和第二開(kāi)關(guān)單元202的輸出端；所述第二二極管D2的正極接收所述第二電壓V2，所述第二二極管D2的負(fù)極連接所述第一開(kāi)關(guān)單元201和第二開(kāi)關(guān)單元202的輸出端。

所述第一二極管D1和第二二極管D2的尺寸可以相對(duì)較大，有利于在所述第一電壓V1或第二電壓V2的充電作用下，在其上面幾乎不產(chǎn)生靜態(tài)電流，即可對(duì)所述高電平電壓VH的抖動(dòng)實(shí)現(xiàn)快速補(bǔ)償，并且不帶來(lái)額外的靜態(tài)功耗。

在一具體實(shí)施例中，所述第一二極管D1可以為第三PMOS管P3，所述第三PMOS管P3的漏極作為所述第一二極管D1的正極，所述第三PMOS管P3的柵極、源極和襯底互相耦接并作為所述第一二極管D1的負(fù)極。所述第二二極管D2可以為第四PMOS管P4，所述第四PMOS管P4的漏極作為所述第二二極管D2的正極，所述第四PMOS管P4的柵極、源極和襯底互相耦接并作為所述第二二極管D2的負(fù)極。

所述第三PMOS管P3和第四PMOS管P4工作于飽和區(qū)，依靠自身溝道形成的大尺寸二極管快速地被所述第一電壓V1或第二電壓V2充電，在瞬態(tài)電流的作用下，使得被下拉下降的所述高電平電壓VH被快速補(bǔ)償，而在所述第三PMOS管P3和第四PMOS管P4上幾乎不產(chǎn)生壓降。

然而，所述第一二極管D1和第二二極管D2并不限定于PMOS管。

在另一具體實(shí)施例中，所述第一二極管D1可以為第一NMOS管(圖未示)，所述第一NMOS管的漏極和柵極互相耦接并作為所述第一二極管D1的正極，所述第一NMOS管的源極作為所述第一二極管D1的負(fù)極，所述第一NMOS管的襯底接地。所述第二二極管D2可以為第二NMOS管(圖未示)，所述第二NMOS管的漏極和柵極互相耦接并作為所述第二二極管D2的正極，所述第二NMOS管的源極作為所述第二二極管D2的負(fù)極，所述第二NMOS管的襯底接地。

本發(fā)明實(shí)施例還公開(kāi)一種電子系統(tǒng)，包括所述高電平選擇電路200，由于高電平選擇電路200自身具有極低的靜態(tài)功耗，使得所述電子系統(tǒng)的靜態(tài)功耗也較低。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。