本發(fā)明涉及一種基于模擬光子計數技術的單光子雪崩二極管探測器陣列級模擬信號的讀出電路和讀出方法，屬于光電技術領域。

背景技術：

單光子雪崩二極管(Single-Photon Avalanche Diode，SPAD)探測器件具有高的靈敏度、高的時間精度分辨率，已被廣泛應用于生物醫(yī)學、軍事和光通信等領域。SPAD器件已經與CMOS工藝兼容，為了實現單光子探測器高集成化就必須減少電路的尺寸與功耗。傳統的SPAD探測器像素單元包括單光子雪崩二極管、淬滅與復位電路、數字計數電路、鎖存器和相關的輔助電路，然而隨著陣列的密度不斷提高，由于計數范圍很廣，像素單元內的數字電路占用了很大面積，導致核心器件探測光子的面積比例變小，即占空比減小。模擬計數電路在高密度單光子探測領域的優(yōu)勢明顯，其計數電路主要由電容和很少的晶體管組成，電容上的電壓可以反應出計數值，這樣能大大提高SPAD探測器陣列的集成度，而且可以增加讀出的動態(tài)范圍和減小暗計數的影響。但是由于模擬計數噪聲較多，對于適用于模擬信號計數的陣列級讀出電路和方法目前現有技術中還沒有提出。

技術實現要素：

本發(fā)明要解決的技術問題是降低像素單元內數字電路占用面積的比例，降低噪聲，改進單光子雪崩二極管探測器陣列級模擬信號的讀出。

為此目的，本發(fā)明提出一種針對高密度SPAD陣列級模擬信號的讀出電路，包含格雷碼發(fā)生器、3-8地址譯碼器、行地址譯碼器、行局部復位控制電路、多路選擇器、相關雙采樣、模數轉換器和時鐘模塊和若干像素單元，時鐘模塊給格雷碼發(fā)生器提供時鐘信號，格雷碼發(fā)生器為行地址譯碼器、3-8地址譯碼器、多路選擇器提供計數信號，行地址譯碼器通過格雷碼控制，可以輸出選通某一行并對其進行操作，全局復位信號、局部復位信號和行地址譯碼器輸出端接在行局部復位控制電路，其輸出接到每一行像素單元的復位控制模塊上，多路選擇器用來將其輸入的8列信號依次選擇輸出到相關雙采樣電路，由格雷碼發(fā)生器提供3位的選通信號，所有的多路選擇器控制信號都相同，多路選擇器將整個陣列按列分成若干個組，每組8列連接到多路選擇器的輸入端，可以達到共用相關雙采樣的目的，3-8地址譯碼器第一個輸出端連接到每個組的第一列，第二個輸出端連接到每個組的第二列，在全局復位時3-8地址譯碼器為全選狀態(tài)，在讀出時與多路選擇器接相同的控制信號，與行局部復位控制電路配合可以進行局部復位。

為提高占空比，模數轉換器和時鐘模塊可以在芯片外使用現成的模塊。

行局部復位控制電路由與門和或門組成，當全局復位信號RESA為高時輸出為高，局部復位信號和行地址譯碼器輸出信號相與輸出。

本發(fā)明還提出一種上述針對高密度SPAD陣列級模擬信號的讀出電路的讀出方法，具體包含以下幾個階段：

(1)在整個陣列信號讀出之前，像素單元電路先進行曝光探測光子，首先對所有的像素單元進行整體復位，RESA由外部電路給信號輸入一個高電平脈沖，使計數器的計數值清零，然后曝光一段時間，EXPO輸入一段時間的高電平，這時淬滅電路給SPAD加上足夠的反偏電壓，SPAD開始探測光子產生雪崩電流，淬滅電路對其淬滅并輸出窄脈沖給計數電路，像素單元電路開始工作，將光子探測的數量轉換成計數電容上的電壓信號，曝光結束后，計數電路內的計數電壓保持不變，等待外部電路讀出；

(2)陣列讀出電路開始工作，先進行并行讀出，行地址譯碼器實現對整個陣列的每一行進行選通，使像素單元的輸出選通開關導通，并且與行局部復位控制電路配合進行局部復位，行地址譯碼器先選通第一行，第一行的所有像素單元中的輸出選通被打開，計數電容的電壓信號通過緩沖器接入行信號總線通向多路選擇器，每八列像素單元通過一個多路選擇器共用一個相關雙采樣電路，這時所用的多路選擇器同時工作，多路選擇器與3-8地址譯碼器接相同的選通信號，其作用是可以將其8個輸入信號串行輸出，從而達到每8列共用一個雙相關采樣電路來節(jié)約面積，每個多路選擇器將其第一列的信號首先送入相關雙采樣，當第一列通信結束其他列依次也接入相關雙采樣，直到第八列結束；

(3)相關雙采樣進行信號處理，消除噪聲，它由相關雙采樣第一次對計數信號進行采樣，然后由復位控制電路對單元中的計數電路復位，相關雙采樣第二次對復位后的電壓進行采樣，最后輸出兩個電壓的差值，得到純凈的光子信號；

(4)回到多路選擇器剛開始工作的狀態(tài)，當所有的多路選擇器選中第一列時，整個陣列共用一個3-8地址譯碼器模塊，用于配合多路選擇器進行局部復位，行局部復位控制電路由組合邏輯門電路組成，輸入端為行地址譯碼器的輸出、局部復位信號線和全局復位信號線，當全局復位信號為高時，輸出為高；當全局復位信號為低時，輸出為局部復位信號和行地址輸出信號與值，這樣可以方便的實現行局部復位，這時3-8地址譯碼器也選中每一行的第一列的復位控制端，相關雙采樣對輸入信號即像素單元的計數電壓信號進行采樣，然后局部復位信號使能，輸入到行局部復位控制電路，這時第一行所有行所有像素單元都接收到局部復位信號，但是只有3-8譯碼器選中的單元即多路選擇器選通的單元進行復位，復位結束后，相關雙采樣再次進行采樣復位后的信號，并輸出其差值，所有的相關雙采樣同時輸出信號，再次輸出到一個高速多路選擇器，將信號依次輸出給ADC處理。

相關雙采樣電路由運算放大器和開關電容電路組成，對信號采樣兩次輸出其差值，達到消除噪聲的目的。

與現有技術相比，本發(fā)明具有以下幾個優(yōu)點：

(1)本發(fā)明中，整個電路采用行并行讀出的方式，但與傳統行讀出方式不同，當某一行被選中后，每8列數據經過多路選擇器順序輸出，通過CDS處理然后送到外部ADC，這樣可以大大減小芯片面積，CDS的數量減少到八分之一；

(2)可以方便地實現局部復位和整體復位；在每一行前面和行譯碼器前面有一排與門電路，與門的兩個輸入端分別接行譯碼器的輸出和局部復位信號RESP，與門的輸出端接對應行像素單元的復位線，同時有一個全局復位信號RESA接到每一個像素單元。當RESP選通時，通過行譯碼器選通的行就可以實現局部復位。

(3)可以降低噪聲，通過相關雙采樣技術可以得到純凈的光子計數信號；電路中包含的CDS電路可以有效的減少模擬讀出電路的噪聲，CDS需要對輸入的信號采樣兩次，輸出其差值，由上述局部行復位，CDS一次輸入為計數電路輸出信號，另一次輸入為復位后的計數電路輸出信號，相減后純凈的光子信號就可以得出。

附圖說明

圖1是本發(fā)明的陣列讀出電路結構(128x128)。

圖2是本專利適用的像素單元框圖。

圖3是局部復位控制電路的原理圖。

圖4簡化版的陣列的示意圖。

圖5是雙相關采樣原理圖。

圖6是讀出電路時序圖。

圖7是當曝光結束后的時序圖。

圖8是當第一列被選通時的時序圖。

具體實施方式

現結合附圖對本發(fā)明的具體實施做進一步詳細的說明。

本發(fā)明提出一種針對高密度SPAD陣列級模擬信號的讀出電路架構和方法，讀出方式為并行讀出，通過相關雙采樣技術可以消除噪聲，并且可以很方便的實現對正則讀取的像素單元進行局部復位

適用于大規(guī)模模擬計數的像素單元陣列對外圍陣列級讀出電路，并能減少模擬讀出產生的噪聲，提高探測器的探測精準度。本發(fā)明提出的SPAD陣列架構，如圖1所示。主要是將陣列中的像素單元按行讀出并將輸出的模擬信號去噪，外部譯碼等步驟轉化為數字信號，用來進行長距離的傳輸。讀出電路包含格雷碼發(fā)生器(Gray code)、3-8地址譯碼器(Decoder3-8)、行地址譯碼器(Row Address Decoder)、行局部復位控制電路(DG)、八選一多路選擇器(MUX)、相關雙采樣(CDS，Correlated Double Sampling)、模數轉換器(ADC)和時鐘(Clock Control)，pixel為像素單元。其中模數轉換器和時鐘可以在芯片外使用現成的模塊，格雷碼發(fā)生器作用是為多個地址譯碼器提供計數信號來控制其選通狀態(tài)，并且可以達到消除組合邏輯電路中競爭和冒險的目的。

像素單元電路，如圖2所示，一般包含SPAD、淬滅電路、計數電路、輸出選通電路，為了配合外部讀出電路，單元電路的計數復位信號前必須要加上復位控制電路來實現后期的局部復位從而達到消除固定模式噪聲的目的。其中復位控制電路輸入端為3-8譯碼器的輸出(Decoder3-8)和行局部復位控制電路的輸出(DG)，當Decoder3-8和DG輸出同時為高時復位使能。淬滅電路的輸入端接全局曝光信號(EXPO)，當EXPO為高時，SPAD開始探測光子產生雪崩電流，淬滅電路工作并且輸出給計數電路。輸出選通是連接像素單元和外圍電路的橋梁，其輸入端為行地址譯碼器的輸出(Row Address Decoder)，當Row Address Decoder輸出為高時，輸出選通使能，計數信號連接到列數據總線。計數信號必須經過上列模塊順序處理，而模數轉換器之前的電路稱為模擬信號處理電路。上述電路性能往往是決定圖像素成像質量、填充率、運行速率和功耗大小等方面的瓶頸。電路架構最重要的是相關雙采樣用于抑制固定模式噪聲，獲得高信噪比成像系統。其中的SPAD、淬滅電路、計數電路本發(fā)明專利不予考慮。

整列讀出電路中各個模塊連接關系如下：

首先時鐘模塊給格雷碼發(fā)生器提供時鐘信號，然后格雷碼發(fā)生器為行地址譯碼器、3-8地址譯碼器、多路選擇器提供計數信號；行地址譯碼器通過格雷碼控制，可以輸出選通某一行并對其進行操作。全局復位信號、局部復位信號和行地址譯碼器輸出端接在行局部復位控制電路，其輸出接到每一行像素單元的復位控制模塊上，行局部復位控制電路由與門和或門組成，如圖3所示，當全局復位信號RESA為高時輸出為高，局部復位信號和行地址譯碼器輸出信號相與輸出；多路選擇器用來將其輸入的8列信號依次選擇輸出到相關雙采樣電路，由格雷碼發(fā)生器提供3位的選通信號，所有的多路選擇器控制信號都相同；多路選擇器將整個陣列按列分成若干個組，每組8列連接到多路選擇器的輸入端，可以達到共用相關雙采樣的目的；3-8地址譯碼器第一個輸出端連接到每個組的第一列，第二個輸出端連接到每個組的第二列以此類推，如圖4所示，在全局復位時3-8地址譯碼器為全選狀態(tài)，在讀出時與多路選擇器接相同的控制信號，與行局部復位控制電路配合可以進行局部復位。圖4中的相關雙采樣電路，由于其電路占用面積較大，故采用多路復用的方法減少電路模塊數量，其作用是通過兩次采樣相減輸出消除噪聲。所有相關雙采樣電路輸出在經過一個多路選擇將信號輸出到高速模數轉化電路。

整個讀出電路工作狀態(tài)分為以下幾個階段：

(1)在整個陣列信號讀出之前，像素單元電路先進行曝光探測光子。在探測器工作的最開始，首先對所有的像素單元進行整體復位，RESA由外部電路給信號輸入一個高電平脈沖，使計數器的計數值清零，然后曝光一段時間，EXPO輸入一段時間的高電平，這時淬滅電路給SPAD加上足夠的反偏電壓，SPAD開始探測光子產生雪崩電流，淬滅電路對其淬滅并輸出窄脈沖給計數電路，像素單元電路開始工作，將光子探測的數量轉換成計數電容上的電壓信號。曝光結束后，計數電路內的計數電壓保持不變等待外部電路讀出。

(2)本發(fā)明提出的陣列讀出電路開始工作，先進行并行讀出。行地址譯碼器實現對整個陣列的每一行進行選通，使像素單元的輸出選通開關導通，并且與行局部復位控制電路配合進行局部復位。行地址譯碼器先選通第一行，第一行的所有像素單元中的輸出選通被打開，計數電容的電壓信號通過緩沖器接入行信號總線通向多路選擇器，每八列像素單元通過一個多路選擇器共用一個相關雙采樣電路。這時所用的多路選擇器同時工作，多路選擇器與3-8地址譯碼器接相同的選通信號，其作用是可以將其8個輸入信號串行輸出，從而達到每8列共用一個雙相關采樣電路來節(jié)約面積。每個MUX將其第一列的信號首先送入CDS，當第一列通信結束其他列依次也接入CDS，直到第八列結束。

(3)相關雙采樣進行信號處理，消除噪聲。相關雙采樣電路是消除固定模式噪聲的核心模塊，它由運算放大器和開關電容電路組成，對信號采樣兩次輸出其差值，達到消除噪聲的目的。相關雙采樣第一次對計數信號進行采樣，然后由復位控制電路對單元中的計數電路復位，相關雙采樣第二次對復位后的電壓進行采樣，最后輸出兩個電壓的差值，得到純凈的光子信號?；氐組UX剛開始工作的狀態(tài)，當所有的MUX選中第一列時。整個陣列共用一個3-8地址譯碼器模塊，用于配合多路選擇器進行局部復位，例如多路選擇器選通第一列時3-8地址譯碼器也要選擇第一列，可以對第一列進行局部復位。行局部復位控制電路由組合邏輯門電路組成輸入端為行地址譯碼器的輸出、局部復位信號線(RESP)和全局復位信號線(RESA)，當全局復位信號為高時，輸出為高；當全局復位信號為低時，輸出為局部復位信號和行地址輸出信號與值，這樣可以方便的實現行局部復位。這時3-8地址譯碼器也選中每一行的第一列的復位控制端，CDS對輸入信號即像素單元的計數電壓信號進行采樣，然后局部復位信號(RESP)使能，輸入到行局部復位控制電路(DG)，這時第一行所有行所有像素單元都接收到局部復位信號，但是只有3-8譯碼器選中的單元即MUX選通的單元進行復位，復位結束后，CDS再次進行采樣復位后的信號，并輸出其差值。所有的CDS同時輸出信號，再次輸出到一個高速MUX，將信號依次輸出給ADC處理。

除此之外，本發(fā)明還針對單光子雪崩二極管探測陣列級模擬計數方式提出了一種高效讀出方法，該方法采用列并行讀出方式，將像素內的計數信號送到相關雙采樣然后進行局部復位再送給相關雙采樣，達到去除噪聲的目的。以128X128的陣列為例如圖1所示，整個電路包含16個多路選擇器(8列共用)，16個相關雙采樣模塊，一個16路多路選擇器，128個行局部復位控制電路(每行一個)，一個3-8地址譯碼器，一個格雷碼發(fā)生器，時鐘模塊和模數轉換電路為外部模塊。整個電路工作狀態(tài)分為以下幾個部分：

(1)曝光階段：時序如圖6所示，當電路開始工作時，先進行全局復位，計數電路清零，如圖1所示，pixel陣列是探測光子的部分，首先RESA輸入為高，這時每一列的DG(如圖3所示，由組合邏輯門電路組成)檢測到曝光信號立即輸出為高，同時3-8地址譯碼器處于全選不工作的狀態(tài)，pixel內的復位控制模塊檢測到DG和3-8譯碼器的高電平后立即輸出復位信號實現全局復位。復位結束后，對整個像素單元進行曝光。EXPO(曝光信號)為高，EXPO連接到像素單元的淬滅電路上，如圖2所示，當EXPO為高時淬滅電路給SPAD加上高反偏電壓并對SPAD產生的雪崩電流進行淬滅，每一個光子到來SPAD就會產生雪崩電流，淬滅電路淬滅后會輸出到計數電路一個窄脈沖，計數電路負責記錄窄脈沖的數量即光子數目。曝光時間可控，由外部激勵決定。

(2)曝光結束后，地址譯碼器和多路選擇器的配合工作：首先行地址譯碼器開始工作，將整個像素陣列的每一行作為一個整體，對其計數器的輸出選通開關依次導通，如圖6所示，L1到L128順序輸出高電平。在128X128的像素陣列中，如圖1所示，每8列通過一個多路選擇器(MUX)，一共16個多路選擇器，于是整個陣列被多路選擇器分成16組，每組通過多路選擇器連接到一個相關雙采樣模塊。整個讀出電路有一個3-8地址譯碼器，在行并行讀出時用來配合多路選擇器進行局部復位，其第一個輸出端3-8decoderY0連接到上述每一組的第一列，第二個輸出端3-8decoderY1連接到每一組的第二列以此類推，如圖4所示，圖4為圖1的部分詳細圖。當曝光結束后，時序圖如圖7所示，當L1選通時，3-8地址譯碼器與多路選擇器同步選通，輸出端3-8decoderY0、3-8decoderY1、3-8decoderY2·依次為高。L1中第1到8列被多路選擇器依次選通，順序輸出到相關雙采樣(CDS)，第9到16列也是如此。同時CDS開始工作。

(3)多路選擇器或3-8地址譯碼器選擇第一列時相關雙采樣的工作：當第一列被選通時，時序圖如圖8所示，S1和S2分別出現的高電平脈沖表示CDS的兩次采樣，第一次采樣，CDS得到曝光后的計數器的電壓值。S1高電平結束在S2高電平到來之前，對該行進行復位，RESP出現一個高電平脈沖，這時DG也輸出一個高脈沖，所有被3-8地址譯碼器選中的像素單元即每一組的第一列快速復位，然后S2高電平來到。第二次采樣結束后，CDS得到復位后的計數器電壓值，然后輸出其差值。由于固定模式噪聲的存在，計數電路在開始計數之前電容電壓就有一定的初值，并且每個像素單元都不一定相同，導致的計數電壓值包含計數初值和光子計數的值。為了消除這一噪聲，CDS讀出第一次電壓值后，再次對復位后的計數電壓進行采樣，輸出其差值，這樣輸出的信號為計數后的電壓值減去復位后的電壓值，從而得到純凈的光子信號。最后所有的CDS通過一個多路選擇器依次將信號輸入給高速的ADC，將模擬信號轉換成數字信號交給后期數字信號處理電路。