本發(fā)明涉及3D圖像傳感器領域，特別是涉及一種單光子雪崩二極管型像素電路。

背景技術：

近年來，隨著機器視覺、虛擬現(xiàn)實、安全駕駛等領域對空間三維信息的需求，三維信息采集技術已成為當前的一大熱門。基于單光子雪崩二極管(Single Photon Avalanche Diode，SPAD)的渡越時間(Time of Flight，TOF)技術測量三維信息具有測量直接、結構簡單、實現(xiàn)方便等優(yōu)點。因而，對單光子雪崩二極管型像素的研究工作具有重要意義。

2014年，西班牙的Vornicu等人提出了一種基于單光子雪崩二極管的3D圖像傳感器。如圖1所示，所述3D圖像傳感器包括64*64的像素陣列，鎖相環(huán)、接口及電源模塊、行譯碼器、控制信號模塊、啟動信號模塊及數(shù)據串行模塊。如圖2所示，各像素結構包括探測器1、時間數(shù)字轉換器2(Time to Digital Converter，TDC)和存儲器3三個部分；其中，所述探測器1由單光子雪崩二極管感光單元和主動式淬火復位電路組成；所述時間數(shù)字轉換器2由環(huán)形振蕩器、紋波計數(shù)器、編碼器組成。由圖1的像素結構示意圖可以看出，所述時間數(shù)字轉換器2部分的面積遠大于所述探測器1部分的面積，這就會造成單光子雪崩二極管感光區(qū)域面積占整個像素面積的比例非常小，即占空比很小；同時，由于所述時間數(shù)字轉換器2在像素里，像素的面積就會很大，整個3D圖像傳感器陣列的分辨率就會很小，而消耗的面積會很大；此外，利用環(huán)形振蕩器結構的時間數(shù)字轉換器在時間分辨率上不會很高。

因此，如何提高單光子雪崩二極管感光區(qū)域的占空比，減小像素尺寸，提高3D圖像傳感器的分辨率已成為本領域技術人員亟待解決的問題之一。

技術實現(xiàn)要素：

鑒于以上所述現(xiàn)有技術的缺點，本發(fā)明的目的在于提供一種單光子雪崩二極管的淬火復位電路，用于解決現(xiàn)有技術中單光子雪崩二極管的淬火復位電路的節(jié)點產生振蕩，進而引起錯誤狀態(tài)，影響實際使用中的操作性等問題。

為實現(xiàn)上述目的及其他相關目的，本發(fā)明提供一種單光子雪崩二極管型像素電路，所述單光子雪崩二極管型像素電路至少包括：

多個子像素陣列，各子像素陣列接收相同的控制信號，實現(xiàn)同步工作；

其中，所述子像素陣列包括多個單光子雪崩二極管型像素單元及時間數(shù)字轉換器，同一行單光子雪崩二極管型像素單元連接同一輸入行控制信號、輸出行控制信號，同一列單光子雪崩二極管型像素單元連接同一輸入列控制信號、輸出列控制信號及輸出選通信號，各單光子雪崩二極管型像素單元的輸出端連接同一時間數(shù)字轉換器。

優(yōu)選地，所述子像素陣列包括4列單光子雪崩二極管型像素單元。

優(yōu)選地，所述子像素陣列中同一行單光子雪崩二極管型像素單元連接同一復位信號。

優(yōu)選地，所述單光子雪崩二極管型像素單元包括單光子雪崩二極管、復位模塊、輸入選通模塊、淬火模塊及輸出選通模塊；

所述單光子雪崩二極管的陰極連接設定電位，所述設定電位小于電源電壓與所述單光子雪崩二極管的臨界雪崩電壓之和；

所述復位模塊連接于所述單光子雪崩二極管的陽極，通過外部復位信號將所述單光子雪崩二極管的陽極復位至高電平，以使所述單光子雪崩二極管處于穩(wěn)定狀態(tài)；

所述輸入選通模塊連接于所述單光子雪崩二極管的陽極，用于將所述單光子雪崩二極管的陽極拉至低電位，以選中所述單光子雪崩二極管型像素單元；

所述淬火模塊連接于所述單光子雪崩二極管的陽極，當所述單光子雪崩二極管發(fā)生雪崩后將所述單光子雪崩二極管的反偏電壓減小到臨界雪崩電壓之下；

所述輸出選通模塊連接于所述淬火模塊的輸出端，用于選中所述單光子雪崩二極管型像素單元，以讀出所述單光子雪崩二極管型像素單元中的信號。

更優(yōu)選地，所述復位模塊包括第一PMOS管，所述第一PMOS管的漏端連接所述單光子雪崩二極管的陽極、柵端連接外部復位信號、源端連接電源電壓。

更優(yōu)選地，所述輸入選通模塊包括第一NMOS管及第二NMOS管，所述第一NMOS管的漏端連接所述單光子雪崩二極管的陽極、柵端連接輸入行控制信號、漏端連接所述第二NMOS管的漏端，所述第二NMOS管的柵端連接輸入列控制信號、源端接地。

更優(yōu)選地，所述淬火模塊包括：第三NMOS管、第四NMOS管、第二PMOS管及反相器；

所述第三NMOS管的漏端及柵端連接所述單光子雪崩二極管的陽極；所述反相器的輸入端連接所述單光子雪崩二極管的陽極；所述第四NMOS管的漏端連接所述第三NMOS管的源端、柵端連接所述反相器的輸出端、源端接地；所述第二PMOS管的漏端連接所述單光子雪崩二極管的陽極、柵端連接所述反相器的輸出端、源端連接電源電壓。

更優(yōu)選地，所述輸出選通模塊包括：第三PMOS管、第四PMOS管、第五PMOS管、第五NMOS管、第六NMOS管及傳輸門；

所述第三PMOS管的源端連接電源電壓、柵端連接所述淬火模塊的輸出端、漏端連接所述第四PMOS管的源端；

所述第四PMOS管的柵端連接輸出行控制信號、漏端連接所述第五PMOS管的源端；

所述第五PMOS管的柵端連接輸出列控制信號、漏端連接所述第五NMOS管的漏端；

所述第五NMOS管的柵端連接輸出行控制信號、源端連接所述第六NMOS管的漏端；

所述第六NMOS管的柵端連接輸出列控制信號、源端接地；

所述傳輸門連接所述第五PMOS管及所述第五NMOS管的漏端，控制端連接輸出選通信號。

如上所述，本發(fā)明的單光子雪崩二極管型像素電路，具有以下有益效果：

本發(fā)明的單光子雪崩二極管型像素電路通過多個像素單元共用一個時間數(shù)字轉換器，可大大增加感光面積占空比，減小像素尺寸，提高圖像傳感器的分辨率。

附圖說明

圖1顯示為現(xiàn)有技術中的3D圖像傳感器的結構示意圖。

圖2顯示為現(xiàn)有技術中的單光子雪崩二極管型像素電路的結構示意圖。

圖3顯示為本發(fā)明的單光子雪崩二極管型像素電路的結構示意圖。

圖4顯示為本發(fā)明的單光子雪崩二極管型像素單元的結構示意圖。

圖5顯示為本發(fā)明的單光子雪崩二極管型像素單元的波形示意圖。

元件標號說明

1 探測器

2 時間數(shù)字轉換器

3 存儲器

4 子像素陣列

41 單光子雪崩二極管型像素單元

411 復位模塊

412 輸入選通模塊

413 淬火模塊

414 輸出選通模塊

42 時間數(shù)字轉換器

具體實施方式

以下通過特定的具體實例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。

請參閱圖3～圖5。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構想，遂圖式中僅顯示與本發(fā)明中有關的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。

如圖3所示，本發(fā)明提供一種單光子雪崩二極管型像素電路，所述單光子雪崩二極管型像素電路1至少包括：

多個子像素陣列4，各子像素陣列4接收相同的控制信號，實現(xiàn)同步工作。

如圖3所示，在本實施例中，所述子像素陣列4設定為(n+1)個。所述子像素陣列4包括：多個單光子雪崩二極管型像素單元41及時間數(shù)字轉換器42，同一行單光子雪崩二極管型像素單元41連接同一輸入行控制信號、輸出行控制信號及復位信號，同一列單光子雪崩二極管型像素單元41連接同一輸入列控制信號、輸出列控制信號及輸出選通信號，各單光子雪崩二極管型像素單元41的輸出端連接同一時間數(shù)字轉換器42。

具體地，如圖4所示，在本實施例中，所述子像素陣列4包括4列(m+1)行單光子雪崩二極管型像素單元41，其中，所述子像素陣列4的行和列的數(shù)量可根據實際需要做具體設定，不以本實施例為限。本發(fā)明所提出的傳感器分辨率為(m+1)×4(n+1)，即(m+1)行，4(n+1)列。在本實施例中，輸入行控制信號為Row<0:m>，輸出行控制信號為Rout<0:m>，復位信號為Rest<0:m>，輸入列控制信號為Column<0:3>，輸出列控制信號為Cout<0:3>，輸出選通信號為CTRL<0:3>及CTRL_N<0:3>。

如圖4所示，所述單光子雪崩二極管型像素單元41包括單光子雪崩二極管SPAD、復位模塊411、輸入選通模塊412、淬火模塊413及輸出選通模塊414。

具體地，所述單光子雪崩二極管SPAD作為感光單元，當受到外部入射光照射時觸發(fā)雪崩效應，其陰極K連接設定電位、陽極A連接所述淬火模塊413。所述設定電位為VB+VE，其中，VB為所述單光子雪崩二極管SPAD的臨界雪崩電壓，VE小于電源電壓VDD。

具體地，所述復位模塊411連接于所述單光子雪崩二極管SPAD的陽極A，通過外部復位信號Rest將所述單光子雪崩二極管SPAD的陽極A復位至高電平，以使所述單光子雪崩二極管SPAD處于穩(wěn)定狀態(tài)。如圖4所示，在本實施例子中，所述復位模塊411包括第一PMOS管T1，所述第一PMOS管T1的漏端連接所述單光子雪崩二極管SPAD的陽極A、柵端連接外部復位信號Rest、源端連接電源電壓VDD。當所述外部復位信號Rest為低電平時，所述第一PMOS管T1導通，將所述單光子雪崩二極管SPAD的陽極A的電位拉至電源電壓，此時，所述單光子雪崩二極管SPAD兩端的壓降小于臨界雪崩電壓VB，所述單光子雪崩二極管SPAD受光子入射也不發(fā)生雪崩效應，處于穩(wěn)定的復位狀態(tài)。

具體地，所述輸入選通模塊412連接于所述單光子雪崩二極管SPAD的陽極A，用于將所述單光子雪崩二極管SPAD的陽極A拉至低電位，以選中所述單光子雪崩二極管型像素單元41。如圖4所示，在本實施例中，所述輸入選通模塊412包括第一NMOS管T2及第二NMOS管T3，所述第一NMOS管T2的漏端連接所述單光子雪崩二極管SPAD的陽極A、柵端連接輸入行控制信號Row、漏端連接所述第二NMOS管T3的漏端，所述第二NMOS管T3的柵端連接輸入列控制信號Column、源端接地。當所述輸入行控制信號Row及所述輸入列控制信號Column均為高電平時，所述第一NMOS管T2及所述第二NMOS管T3導通，所述單光子雪崩二極管SPAD的陽極A被拉低至低電位，所述單光子雪崩二極管SPAD兩端的壓降大于臨界雪崩電壓VB，若有入射光所述單光子雪崩二極管SPAD將發(fā)生雪崩效應，因此所述單光子雪崩二極管SPAD被選中。

具體地，所述淬火模塊413連接于所述單光子雪崩二極管SPAD的陽極A，當所述單光子雪崩二極管SPAD發(fā)生雪崩后，將所述單光子雪崩二極管SPAD的反偏電壓減小到臨界雪崩電壓VB之下。如圖4所示，在本實施例中，所述淬火模塊包括：第三NMOS管T4、第四NMOS管T5、第二PMOS管T6及反相器I1。所述第三NMOS管T4的漏端及柵端連接所述單光子雪崩二極管SPAD的陽極A；所述反相器I1的輸入端連接所述單光子雪崩二極管SPAD的陽極A；所述第四NMOS管T5的漏端連接所述第三NMOS管T4的源端、柵端連接所述反相器I1的輸出端、源端接地；所述第二PMOS管T6的漏端連接所述單光子雪崩二極管SPAD的陽極A、柵端連接所述反相器I1的輸出端、源端連接電源電壓VDD。

具體地，所述輸出選通模塊414連接于所述淬火模塊143的輸出端，用于選中所述單光子雪崩二極管型像素單元41，以讀出所述單光子雪崩二極管型像素單元41中的信號。所述輸出選通模塊414包括：第三PMOS管T7、第四PMOS管T8、第五PMOS管T9、第五NMOS管T10、第六NMOS管T11及傳輸門，所述傳輸門由第六PMOS管T12及第七NMOS管T13構成。所述第三PMOS管T7的源端連接電源電壓VDD、柵端連接所述淬火模塊143的輸出端、漏端連接所述第四PMOS管T8的源端；所述第四PMOS管T8的柵端連接輸出行控制信號Rout、漏端連接所述第五PMOS管的源端T9；所述第五PMOS管T9的柵端連接輸出列控制信號Cout、漏端連接所述第五NMOS管T10的漏端；所述第五NMOS管T10的柵端連接輸出行控制信號Rout、源端連接所述第六NMOS管T11的漏端；所述第六NMOS管T11的柵端連接輸出列控制信號Cout、源端接地；所述傳輸門連接所述第五PMOS管T9及所述第五NMOS管T10的漏端，控制端連接輸出選通信號CTRL_N及CTRL。當所述輸出行控制信號Rout、所述輸出列控制信號Cout、所述輸出選通信號CTRL_N為低電平，所述輸出選通信號CTRL為高電平時，雪崩信號被輸出。

如圖3～圖5所示，所述單光子雪崩二極管型像素電路的工作原理如下：

外部復位信號Rest<0:m>逐行起效(低電平)，當外部復位信號Rest起效時，所述單光子雪崩二極管SPAD的陽極A被拉至電源電壓(高電平)，此時，所述單光子雪崩二極管SPAD兩端的壓降小于臨界雪崩電壓VB，所述單光子雪崩二極管SPAD受光子入射也不會發(fā)生雪崩效應，處于穩(wěn)定的復位狀態(tài)。復位結束后，外部復位信號Rest<0:m>跳變?yōu)楦唠娖健?/p>

列控制信號Column<0:3>、Cout<0:3>、CTRL<0:3>、CTRL_N<0:3>共16個控制信號，控制每一次曝光所選擇的每四列中的某一列；行選信號Rest<0:m>、Row<0:m>、Rout<0:m>，通過時序控制實現(xiàn)逐行曝光。每一次曝光結合行選信號和列控制信號，曝光的像素是(n+1)個，分別對應著(n+1)個時間數(shù)字轉換器。每選擇一行，需要4次曝光時間才能完整曝光整行的像素，因此完成一幀圖像數(shù)據需要曝光4(m+1)次。

當所述單光子雪崩二極管型像素單元41中的輸入行控制信號Row、輸入列控制信號Column、輸出選通信號CTRL為高電平，輸出行控制信號Rout、輸出列控制信號Cout、輸出選通信號CTRL_N為低電平，則當前像素單元被選中，所述單光子雪崩二極管SPAD的陽極A被拉低至參考地，所述單光子雪崩二極管SPAD兩端的壓降大于臨界雪崩電壓VB，曝光后，所述單光子雪崩二極管SPAD受到外部入射光照射觸發(fā)雪崩效應，產生大電流，所述單光子雪崩二極管SPAD的陽極A電位升高，所述第三NMOS管T4及所述第二PMOS管T6導通，所述第四NMOS管T5斷開，所述單光子雪崩二極管SPAD的陽極A電位拉高至電源電壓VDD，實現(xiàn)淬火功能，所述反相器I1輸出信號由高電平跳變?yōu)榈碗娖?，所述第三PMOS管T7導通，輸出端Out跳變?yōu)楦唠娖剑ㄟ^共享的時間數(shù)字轉換器進行處理。

本發(fā)明所提出的基于SPAD像素電路的3D成像的圖像傳感器結構，每次曝光僅有一個像素的輸出端能輸出有效的雪崩脈沖到對應的時間數(shù)字轉換器中。如圖4所示，為本發(fā)明所提出的像素原理圖所對應的時序仿真結果圖，包括被選中的曝光像素、同行異列未被選中的像素、異行同列未被選中的像素、異行異列未被選中的像素四種時序情況。時序分為兩個階段，分別是預選階段和曝光階段。在預選階段中首先進行復位使得輸出端保持在低電平，清除之前的曝光結果，然后通過Row信號和Column信號選擇要曝光的像素。只有被選中的曝光像素輸出端會發(fā)生從低電平到高電平的翻轉，其他情況的輸出信號不會有輸出信號的翻轉發(fā)生。而且從時序圖可以看出在曝光階段，未被選中的同行異列、異行同列、異行異列三種像素受Rout、Cout、CTRL、CTRL_N四個信號控制，輸出端沒有到地或VDD的通路，因此將四列像素的輸出端接在一起不會相互影響曝光輸出的結果。

本發(fā)明的單光子雪崩二極管型像素電路將像素陣列劃分為多個子像素陣列，各像素陣列中的像素單元共用一個時間數(shù)字轉換器，可大大增加感光面積占空比，減小像素尺寸，提高圖像傳感器的分辨率。

綜上所述，本發(fā)明提供一種單光子雪崩二極管型像素電路，包括：多個子像素陣列，各子像素陣列接收相同的控制信號，實現(xiàn)同步工作；其中，所述子像素陣列包括多個單光子雪崩二極管型像素單元及時間數(shù)字轉換器，同一行單光子雪崩二極管型像素單元連接同一輸入行控制信號、輸出行控制信號，同一列單光子雪崩二極管型像素單元連接同一輸入列控制信號、輸出列控制信號及輸出選通信號，各單光子雪崩二極管型像素單元的輸出端連接同一時間數(shù)字轉換器。本發(fā)明的單光子雪崩二極管型像素電路將像素陣列劃分為多個子像素陣列，各像素陣列中的像素單元共用一個時間數(shù)字轉換器，可大大增加感光面積占空比，減小像素尺寸，提高圖像傳感器的分辨率。所以，本發(fā)明有效克服了現(xiàn)有技術中的種種缺點而具高度產業(yè)利用價值。

上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發(fā)明的權利要求所涵蓋。