本發(fā)明涉及數(shù)字邏輯電路，以及更具體地，涉及多位觸發(fā)器。

背景技術(shù)：

圖1是常規(guī)的、一位的、上升沿觸發(fā)的、主從D觸發(fā)器(也被稱為靜態(tài)D觸發(fā)器或者SDFF)10的示意電路圖。SDFF 10包括主鎖存器11以及從鎖存器15。在系統(tǒng)時(shí)鐘信號(hào)CK的第一相位期間，主鎖存器11接收并鎖存一位FF輸入信號(hào)D，并且在系統(tǒng)時(shí)鐘信號(hào)CK的下一相位期間，從鎖存器15接收來自主鎖存器的一位輸出信號(hào)m并產(chǎn)生一位FF輸出信號(hào)Q，同時(shí)主鎖存器11接收并鎖存一位FF輸入信號(hào)D的下一個(gè)值。

具體地，時(shí)鐘源103接收系統(tǒng)時(shí)鐘信號(hào)CK并包括一對(duì)串聯(lián)連接的反相器104和106以生成反相和同相時(shí)鐘信號(hào)cn和c，時(shí)鐘信號(hào)cn和c被提供給觸發(fā)器10。

主鎖存器11包括第一和第二時(shí)鐘控制的反相器級(jí)12和14以及第一(非時(shí)鐘控制)反相器INV1。第一級(jí)12具有全部串聯(lián)連接的p型互補(bǔ)金屬氧化物半導(dǎo)體(PMOS)時(shí)鐘開關(guān)SP1、PMOS MP1、n型CMOS(NMOS)數(shù)據(jù)器件MN1以及NMOS時(shí)鐘開關(guān)SN1。第二級(jí)14具有全部串聯(lián)連接的類似數(shù)據(jù)器件MP2和MN2以及時(shí)鐘開關(guān)SP2和SN2。

類似地，從鎖存器15包括第三和第四時(shí)鐘控制的反相器級(jí)16和18，反相器級(jí)16和18具有類似配置的數(shù)據(jù)器件MP3、MN3、MP4和MN4以及時(shí)鐘開關(guān)SP3、SN3、SP4和SN4以及第二(非時(shí)鐘控制)反相器INV2。

當(dāng)時(shí)鐘信號(hào)c為低并且時(shí)鐘信號(hào)cn為高時(shí)，第一級(jí)12接通，以及第一級(jí)12的數(shù)據(jù)輸出pm將與它的數(shù)據(jù)輸入D反相。類似地，第四級(jí)18接通，以及第四級(jí)18的數(shù)據(jù)輸出ss將與它的數(shù)據(jù)輸入Q反相。當(dāng)時(shí)鐘信號(hào)c為高并且時(shí)鐘信號(hào)cn為低時(shí)，第一和第四級(jí)12和18將被關(guān)閉。

另一方面，當(dāng)時(shí)鐘信號(hào)c為高并且時(shí)鐘信號(hào)cn為低時(shí)，第二級(jí)14接通， 以及第二級(jí)14的數(shù)據(jù)輸出pm將與它的數(shù)據(jù)輸入m反相。類似地，第三級(jí)16接通，以及第三級(jí)的數(shù)據(jù)輸出ss將與它的數(shù)據(jù)輸入m反相。當(dāng)時(shí)鐘信號(hào)c為低并且時(shí)鐘信號(hào)cn為高時(shí)，第二級(jí)和第三級(jí)14和16將被關(guān)閉。

第一和第二級(jí)12和14的數(shù)據(jù)輸出信號(hào)出現(xiàn)在節(jié)點(diǎn)pm處。通過第一反相器INV1的數(shù)據(jù)輸出信號(hào)在節(jié)點(diǎn)m處提供第二和第三級(jí)14和16的數(shù)據(jù)輸入信號(hào)，節(jié)點(diǎn)m是主鎖存器11的輸出以及從鎖存器15的輸入。第三和第四級(jí)16和18的數(shù)據(jù)輸出信號(hào)出現(xiàn)在節(jié)點(diǎn)ss處。由第二反相器INV2的數(shù)據(jù)輸出信號(hào)在節(jié)點(diǎn)Q處提供第四級(jí)18的數(shù)據(jù)輸入信號(hào)，節(jié)點(diǎn)Q在從鎖存器15的輸出處以及D觸發(fā)器10的輸出處。

由于大量的觸發(fā)器可以被使用在典型的集成電路(IC)中，因而所有的觸發(fā)器累積的功率消耗可以是顯著的。各種技術(shù)已經(jīng)被用于降低觸發(fā)器的功率消耗。

時(shí)鐘信號(hào)切換固有地比數(shù)據(jù)信號(hào)切換更頻繁，因而通常導(dǎo)致比數(shù)據(jù)信號(hào)切換更大比例的功率消耗。用于降低功率消耗的一種已知技術(shù)涉及，當(dāng)觸發(fā)器的輸出等于它的輸入時(shí)選通(關(guān)掉)時(shí)鐘信號(hào)。另一種已知的技術(shù)使用動(dòng)態(tài)邏輯而不是靜態(tài)邏輯以降低組件的數(shù)量。然而，用于降低功率消耗的大多數(shù)已知技術(shù)具有以下缺點(diǎn)：增加電路面積和/或?qū)е滦阅軗p失(諸如增加的建立或保持時(shí)間、時(shí)鐘毛刺以及不穩(wěn)定的操作的風(fēng)險(xiǎn))。

附圖說明

根據(jù)隨后的詳細(xì)描述、所附權(quán)利要求和附圖，本發(fā)明的實(shí)施例將變得更加明了，在附圖中相同的參考標(biāo)記標(biāo)識(shí)相似或相同的元件。

圖1是常規(guī)的一位主從D觸發(fā)器的示意電路圖；

圖2是常規(guī)的具有單元內(nèi)時(shí)鐘開關(guān)(CSW)共享的一位主從觸發(fā)器的示意電路圖；

圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的具有單元內(nèi)和單元間CSW共享兩者的兩位觸發(fā)器的示意電路圖；以及

圖4是根據(jù)本發(fā)明的另一實(shí)施例的僅具有單元間CSW共享的兩位觸發(fā)器的示意電路圖。

具體實(shí)施方式

這里公開了本發(fā)明的詳細(xì)說明性實(shí)施例。然而，這里公開的特定結(jié)構(gòu)和功能細(xì)節(jié)僅是代表性的，用于描述本發(fā)明的示例性實(shí)施例的目的。本發(fā)明可以以許多替換形式實(shí)現(xiàn)，并且不應(yīng)當(dāng)被理解為僅限于這里給出的實(shí)施例。此外，這里使用的術(shù)語僅是為了描述特定的實(shí)施例，而不意圖限制本發(fā)明的示例性實(shí)施例。

如這里所使用的，單數(shù)形式“一”、“一個(gè)”和“該”也意圖包括復(fù)數(shù)形式，除非上下文明確給出相反的指示。還應(yīng)當(dāng)理解，術(shù)語“包括”、“包括有”、“包含”和/或“包括有”指明所聲明的特征、步驟或者組件的存在，但是并不排除存在或者附加一個(gè)或多個(gè)其它特征、步驟或者組件。還應(yīng)當(dāng)注意的是，在一些替代實(shí)現(xiàn)中，所描述的功能/動(dòng)作可以不以附圖中所示的順序進(jìn)行。例如，相繼出現(xiàn)的兩張圖實(shí)際上可能大體上同時(shí)執(zhí)行，或者可能有時(shí)以相反的順序執(zhí)行，取決于所涉及的功能/動(dòng)作。

在一個(gè)實(shí)施例中，制造品包括多位觸發(fā)器，多位觸發(fā)器包括至少第一一位觸發(fā)器和第二一位觸發(fā)器，其中多位觸發(fā)器采用單元間時(shí)鐘開關(guān)(CSW)共享，其中第一和第二一位觸發(fā)器共享至少一個(gè)時(shí)鐘開關(guān)。

在具有觸發(fā)器的集成電路中降低功率消耗和管芯(die)尺寸存在高的需求。在美國專利號(hào)8941429(“’429專利”)中介紹了用于一位觸發(fā)器的一個(gè)這樣的解決方案，其中單元內(nèi)時(shí)鐘開關(guān)(CSW)共享技術(shù)被引入以將四對(duì)時(shí)鐘開關(guān)減少至兩對(duì)，這樣時(shí)鐘開關(guān)的功率消耗可以理論上被降低50％。

圖2是如在’429專利中公開的一位主從靜態(tài)觸發(fā)器20的示意性電路圖。和圖1的D觸發(fā)器10類似，D觸發(fā)器20具有四個(gè)時(shí)鐘控制的反相器級(jí)22、24、26和28以及2個(gè)(未時(shí)鐘控制)反相器INV1和INV2。

如之前關(guān)于圖1的觸發(fā)器10描述的，當(dāng)時(shí)鐘信號(hào)c為低并且時(shí)鐘信號(hào)cn為高時(shí)，第一和第四級(jí)12和18都接通，同時(shí)第二和第三級(jí)14和16都被關(guān)閉。類似地，當(dāng)時(shí)鐘信號(hào)c為高并且時(shí)鐘信號(hào)cn為低時(shí)，第一和第四級(jí)12和18都被關(guān)閉，同時(shí)第二和第三級(jí)14和16都接通。

觸發(fā)器20的設(shè)計(jì)通過采用單元內(nèi)CSW共享利用這些操作特性，在其中特定的時(shí)鐘開關(guān)在不同的級(jí)之間共享，相比于觸發(fā)器10，降低了觸發(fā)器20中的時(shí)鐘開關(guān)的總數(shù)量，從而使得功率消耗和版圖尺寸(電路面積)都降低。

具體地，對(duì)于圖2所示的實(shí)現(xiàn)方式，圖1中的觸發(fā)器10的第四級(jí)18中的時(shí)鐘開關(guān)SP4被取消，并且觸發(fā)器20中的第一級(jí)22中的時(shí)鐘開關(guān)SP1的漏極節(jié)點(diǎn)cpp也被連接到第四級(jí)28中的數(shù)據(jù)器件MP4的源極節(jié)點(diǎn)，使得時(shí)鐘開關(guān)SP1在第一和第四級(jí)22和28之間被共享。類似地，圖1中的觸發(fā)器10的第四級(jí)18中的時(shí)鐘開關(guān)SN4被取消，并且觸發(fā)器20的第一級(jí)22中的時(shí)鐘開關(guān)SN1的漏極節(jié)點(diǎn)cnn也被連接到第四級(jí)28中的數(shù)據(jù)器件MN4的源極節(jié)點(diǎn)，使得時(shí)鐘開關(guān)SN1也在第一和第四級(jí)22和28之間被共享。照此，觸發(fā)器20的第一和第四級(jí)22和28將同時(shí)都接通和都關(guān)閉。

以類似的方式，圖1的觸發(fā)器10的第二級(jí)14中的時(shí)鐘開關(guān)SP2被取消，并且觸發(fā)器20的第三級(jí)26中的時(shí)鐘開關(guān)SP3的漏極節(jié)點(diǎn)cnp也被連接到第二級(jí)24中的數(shù)據(jù)器件MP2的源極，使得時(shí)鐘開關(guān)SP3在第二和第三級(jí)24和26之間被共享。類似地，圖1的觸發(fā)器10的第二級(jí)14中的時(shí)鐘開關(guān)SN2被取消，并且觸發(fā)器20的第三級(jí)26中的時(shí)鐘開關(guān)SN3的漏極節(jié)點(diǎn)cpn也被連接到第二級(jí)24中的數(shù)據(jù)器件MN2的源極，使得時(shí)鐘開關(guān)SN3也在第二和第三級(jí)24和26之間被共享。照此，觸發(fā)器20的第二和第三級(jí)24和26將同時(shí)都接通和都關(guān)閉。

請(qǐng)注意，如'429專利中進(jìn)一步詳細(xì)描述的，為了避免邏輯競爭問題，p型和n型數(shù)據(jù)器件MPP和MNN被增添到觸發(fā)器20的第二級(jí)24。

在確保(a)觸發(fā)器20為全靜態(tài)邏輯，(b)觸發(fā)器20的性能等同于或好于觸發(fā)器10，并將不引起邏輯競爭，(c)觸發(fā)器20的尺寸小于圖1中的觸發(fā)器10的尺寸，(d)觸發(fā)器20相對(duì)于觸發(fā)器10對(duì)外部時(shí)鐘樹呈現(xiàn)更少的負(fù)載，以及(e)觸發(fā)器20允許其它、附加的功率降低技術(shù)的使用的同時(shí)，與圖1的觸發(fā)器10相比，觸發(fā)器20具有較少的時(shí)鐘開關(guān)和因此更低的功率消耗。

圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的具有單元內(nèi)和單元間CSW共享兩者的兩位觸發(fā)器30的示意電路圖。兩位觸發(fā)器30包括第一和第二一位觸發(fā)器31a和31b，每一個(gè)具有類似于圖2的觸發(fā)器20那樣的主從架構(gòu)。兩位觸發(fā)器30與圖1和圖2的一位觸發(fā)器10和20類似地操作，除了兩位觸發(fā)器30受單一系統(tǒng)時(shí)鐘信號(hào)CK控制，并列地鎖存兩個(gè)一位輸入信號(hào)D0和D1并將它們呈現(xiàn)為兩個(gè)一位輸出數(shù)據(jù)信號(hào)Q0和Q1。

如同圖2的觸發(fā)器20，每一個(gè)一位觸發(fā)器31a/31b具有單元內(nèi)CSW共享。 具體地，第一觸發(fā)器31a在它的第二和第三級(jí)34a和36a之間共享它的時(shí)鐘開關(guān)SP3和SN3，以及第二觸發(fā)器31b在它的第二和第三級(jí)34b和36b之間共享它的時(shí)鐘開關(guān)SP3和SN3。

另外，兩位觸發(fā)器30也具有單元間CSW共享。具體地，第一觸發(fā)器31a的第四級(jí)38a中的時(shí)鐘開關(guān)SP4與第二觸發(fā)器31b的第四級(jí)38b共享，使得第一觸發(fā)器31a的第四級(jí)38a中的時(shí)鐘開關(guān)SP4的漏極節(jié)點(diǎn)cpp也被連接到第二觸發(fā)器31b的第四級(jí)38b中的數(shù)據(jù)器件MP4的源極節(jié)點(diǎn)。

類似地，第一觸發(fā)器31a的第四級(jí)38a中的時(shí)鐘開關(guān)SN4與第二觸發(fā)器31b的第四級(jí)38b共享，使得第一觸發(fā)器31a的第四級(jí)38a中的時(shí)鐘開關(guān)SP4的漏極節(jié)點(diǎn)cnn也被連接到第二觸發(fā)器31b的第四級(jí)38b中的數(shù)據(jù)器件MN4的源極節(jié)點(diǎn)。照此，第一和第二觸發(fā)器31a和31b的第四級(jí)38a和38b將同時(shí)都接通和都關(guān)閉。

如圖3中指示的，應(yīng)用到第二反相器INV2和每一個(gè)一位觸發(fā)器31a/31b的第四級(jí)38a/38b的電源電壓(VDD/VDDC)可以(但不是必須)與應(yīng)用到第一反相器INV1和每一個(gè)一位觸發(fā)器31a/31b的第一、第二和第三級(jí)32a/32b-36a/36b的電源電壓(VDD)不同。這使得能夠用節(jié)能狀態(tài)保留電源控制(SRPG)實(shí)現(xiàn)兩位觸發(fā)器30，其中電源VDD被門控，同時(shí)電源VDDC一直開啟。

與圖2的一位觸發(fā)器20的兩個(gè)實(shí)例相比，兩位觸發(fā)器30的單元間CSW共享使得能夠用兩個(gè)額外的時(shí)鐘開關(guān)實(shí)現(xiàn)兩位觸發(fā)器30。另一方面，圖2的觸發(fā)器20不能在不引起邏輯競爭問題或電源域問題的情況下支持SRPG。

圖4是根據(jù)本發(fā)明的實(shí)施例的僅具有單元間CSW共享的包括兩個(gè)一位觸發(fā)器41a和41b的兩位觸發(fā)器40。兩位觸發(fā)器40類似于圖3的兩位觸發(fā)器30，除了觸發(fā)器40僅具有單元間CSW共享。

具體地，像觸發(fā)器30，觸發(fā)器40在第一和第二一位觸發(fā)器41a和41b的第四級(jí)48a和48b之間共享時(shí)鐘開關(guān)SP4和SN4。另外，第一觸發(fā)器41a的第二級(jí)44a中的時(shí)鐘開關(guān)SP2與第二觸發(fā)器41b的第二級(jí)44b共享，使得第一觸發(fā)器41a的第二級(jí)44a中的時(shí)鐘開關(guān)SP2的漏極節(jié)點(diǎn)cnp也被連接到第二觸發(fā)器41b的第二級(jí)48b中的數(shù)據(jù)器件MP2的源極節(jié)點(diǎn)。類似地，第一觸發(fā)器41a的第二級(jí)44a中的時(shí)鐘開關(guān)SN2與第二觸發(fā)器41b的第二級(jí)44b共享，使得第 一觸發(fā)器41a的第二級(jí)44a中的時(shí)鐘開關(guān)SN2的漏極節(jié)點(diǎn)cpn也被連接到第二觸發(fā)器41b的第二級(jí)48b中的數(shù)據(jù)器件MN2的源極節(jié)點(diǎn)。照此，第一和第二觸發(fā)器41a和41b的第二級(jí)48a和48b將同時(shí)都接通和都關(guān)閉。

請(qǐng)注意，因?yàn)橛|發(fā)器40不具有任何單元內(nèi)CSW共享，所以已經(jīng)被添加到觸發(fā)器20和30以避免邏輯競爭的兩個(gè)額外的數(shù)據(jù)器件MPP和MNN可以從第一和第二觸發(fā)器41a和41b的第二級(jí)44a和44b中去除。照此，相比圖3的兩位觸發(fā)器30，兩位觸發(fā)器40的僅單元間CSW共享使得兩位觸發(fā)器40能夠被實(shí)現(xiàn)為少了4個(gè)數(shù)據(jù)器件。

此外，像圖3的觸發(fā)器30以及如圖4指示的，可以用節(jié)能SRPG實(shí)現(xiàn)兩位觸發(fā)器40，其中應(yīng)用到第二反相器INV2和每一個(gè)一位觸發(fā)器41a/41b的第四級(jí)48a/48b的電源電壓(VDDC)與應(yīng)用到第一反相器INV1和每一個(gè)一位觸發(fā)器41a/41b的第一、第二和第三級(jí)42a/42b-46a/46b的電源電壓(VDD)不同。

已經(jīng)在圖3的兩位觸發(fā)器30以及圖4的兩位觸發(fā)器40的背景下描述了本發(fā)明，圖3的兩位觸發(fā)器30采用單元內(nèi)CSW共享和單元間CSW共享兩者，圖4的兩位觸發(fā)器40僅采用單元間CSW共享。應(yīng)當(dāng)理解可以在其它兩位觸發(fā)器實(shí)現(xiàn)方式的背景下來實(shí)現(xiàn)這樣的CSW共享。

例如，對(duì)于圖3的單元內(nèi)CSW共享，第二級(jí)34a和34b的開關(guān)器件SP2和SN2可以與第三級(jí)36a和36b共享，而不是第三級(jí)36a和36b的開關(guān)器件SP3和SN3與第二級(jí)34a和34b共享。

類似地，對(duì)于圖3和圖4的單元間CSW共享，第二觸發(fā)器31b/41b的第四級(jí)38b/48b的開關(guān)器件SP4和SN4可以與第一觸發(fā)器31a/41a的第四級(jí)38a/48a共享，而不是第一觸發(fā)器31a/41a的第四級(jí)38a/48a的開關(guān)器件SP4和SN4與第二觸發(fā)器31b/41b的第四級(jí)38a/48a共享。

最后，對(duì)于圖4的單元間CSW共享，第二觸發(fā)器41b的第二級(jí)44b的開關(guān)器件SP2和SN2可以與第一觸發(fā)器41a的第二級(jí)44a共享，而不是第一觸發(fā)器41a的第二級(jí)44a的開關(guān)器件SP4和SN4與第二觸發(fā)器41b的第二級(jí)44a共享。

圖3的兩位觸發(fā)器30具有在第二和第三級(jí)34a/34b和36a/36b之間的單元內(nèi)CSW共享以及在第四級(jí)38a和38b之間的單元間CSW共享。此外或可替代的，本發(fā)明的兩位觸發(fā)器可以具有在第一級(jí)32a和32b之間和/或在第三級(jí)36a 和36b之間的單元間CSW共享，雖然邏輯競爭對(duì)于這些替代實(shí)施例中的一些可能成為問題。

類似地，圖4的兩位觸發(fā)器40具有在第二級(jí)44a和44b之間以及在第四級(jí)48a和48b之間的單元間CSW共享。此外或可替代的，本發(fā)明的兩位觸發(fā)器可以具有在第一級(jí)42a和42b之間和/或在第三級(jí)46a和46b之間的單元間CSW共享，雖然這里對(duì)于這些替代實(shí)施例中的一些邏輯競爭也可能成為問題。

盡管在兩位觸發(fā)器的背景下描述了本發(fā)明，兩位觸發(fā)器具有兩個(gè)一位觸發(fā)器之間的單元間CSW共享(具有或不具有單元內(nèi)CSW共享)，然而本發(fā)明的單元間共享可以被擴(kuò)展為實(shí)現(xiàn)多位觸發(fā)器，多位觸發(fā)器具有不同的一位觸發(fā)器之間的單元間CSW共享的多于兩個(gè)的一位觸發(fā)器(具有或不具有單元內(nèi)CSW共享)?？傊景l(fā)明特征可以在于覆蓋多位觸發(fā)器，多位觸發(fā)器具有兩個(gè)或更多個(gè)一位觸發(fā)器，在其中至少一個(gè)時(shí)鐘開關(guān)在這些一位觸發(fā)器中的至少兩個(gè)之間共享。

盡管在上升沿觸發(fā)的觸發(fā)器的背景下描述了本發(fā)明，然而本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解如何在下降沿觸發(fā)的觸發(fā)器的背景下實(shí)現(xiàn)本發(fā)明。

盡管在使用CMOS器件實(shí)現(xiàn)的觸發(fā)器的背景下描述了本發(fā)明，然而本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解可能能夠在其它合適類型的晶體管器件的背景下實(shí)現(xiàn)本發(fā)明。

盡管在具有四個(gè)時(shí)鐘控制的反相器級(jí)和兩個(gè)(未時(shí)鐘控制)反相器的靜態(tài)D觸發(fā)器的背景下描述了本發(fā)明，然而本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解如何在其它類型的觸發(fā)器(諸如具有復(fù)位或具有置位或具有復(fù)位和置位兩者的D觸發(fā)器)的背景下實(shí)現(xiàn)本發(fā)明。對(duì)于那些類型的D觸發(fā)器，時(shí)鐘控制的反相器級(jí)或未時(shí)鐘控制的反相器級(jí)中的一些將被改變成時(shí)鐘控制的NAND或NOR，或未時(shí)鐘控制的NAND或NOR門。另外，第一時(shí)鐘控制的反相器級(jí)可以被致變?yōu)闀r(shí)鐘控制的MUX(多路復(fù)用)級(jí)以支持掃描D觸發(fā)器。

此外，為了本描述的目的，術(shù)語“耦合”或“連接”是指本領(lǐng)域中已知或者將來研發(fā)的允許將能量在兩個(gè)或更多個(gè)元件之間傳輸?shù)娜魏畏绞?，并且?gòu)思了插入一個(gè)或多個(gè)額外元件，雖然這不是必需的。相反地，術(shù)語“直接耦合”、“直接連接”等暗示不存在這樣的額外元件。

比外，為了該公開的目的，應(yīng)理解，所有門從固定電壓功率域(或多個(gè)域) 和地供電，除非另有示出。相應(yīng)地，所有數(shù)字信號(hào)通常具有從大約地電位到功率域之一的電位的范圍的電壓并且轉(zhuǎn)換(回轉(zhuǎn))迅速。然而，除非另有說明，否則地可以被認(rèn)為是具有大約零狀電壓的電源，以及具有任何期望電壓的電源可以取代地。因此，可以通過至少兩個(gè)電源為所有門供電，與其伴隨而來的數(shù)字信號(hào)具有范圍在大約電源電壓之間的電壓。

對(duì)于本文的目的而言，信號(hào)以及相應(yīng)的端子、節(jié)點(diǎn)、端口或者路徑可以以相同名稱指代，并且可以互換。

為了圖示的目的，晶體管通常顯示為單個(gè)器件。然而，本領(lǐng)域技術(shù)人員理解晶體管將具有各種尺寸(如柵極寬度和長度)和特性(如閾值電壓、增益等)并可以包括多個(gè)并聯(lián)耦合的晶體管以從該組合得到期望的電學(xué)特性。進(jìn)一步地，圖示的晶體管可以為復(fù)合晶體管。

還將理解，本領(lǐng)域技術(shù)人員可以對(duì)為了解釋本發(fā)明實(shí)施例而描述和示出的各部分的細(xì)節(jié)、材料和設(shè)置做出各種改變而不脫離所附權(quán)利更求包括的發(fā)明的實(shí)施例。

在本說明書中，包括任何權(quán)利要求中，術(shù)語“每一個(gè)”可以用于引述多個(gè)先前述及的元件或步驟的一個(gè)或多個(gè)特定特性。當(dāng)使用開放式術(shù)語“包括”時(shí)，術(shù)語“每一個(gè)”的記載并不排除額外、未記載的元件或步驟。因此，將理解，裝置可以具有額外、未記載的元件。

在描述所要求保護(hù)的裝置的替代實(shí)施例中，為了清楚采用特定術(shù)語。然而本發(fā)明不意圖被限制在這樣選擇的特定術(shù)語中。因而，應(yīng)當(dāng)理解每一個(gè)特定元件包括以類似的方式操作以完成類似的功能的所有技術(shù)等價(jià)物。

應(yīng)當(dāng)理解前面的描述意圖為說明性的而不是限制本發(fā)明的范圍，本發(fā)明的范圍通過所附權(quán)利要求的范圍限定。其它實(shí)施例在以下權(quán)利要求的范圍內(nèi)。