一種芯片尺寸等級的感測芯片封裝體的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型是關(guān)于一種感測芯片封裝體，且特別是有關(guān)于一種芯片尺寸等級的感測芯片封裝體。
【背景技術(shù)】
[0002]具有感測功能的芯片封裝體的感測裝置在傳統(tǒng)的制作過程中容易受到污染或破壞，造成感測裝置的效能降低，進(jìn)而降低芯片封裝體的可靠度或質(zhì)量。此外，為符合電子產(chǎn)品朝向微型化的發(fā)展趨勢，有關(guān)電子產(chǎn)品封裝構(gòu)造中，用以承載半導(dǎo)體芯片的封裝基板如何降低厚度，亦為電子產(chǎn)品研發(fā)中一項重要的課題。有關(guān)封裝基板的制作過程中，其于薄形芯片層上制作線路。若封裝基板為符合微型化的要求，而選用厚度過薄的封裝基板時，不但封裝基板的生產(chǎn)作業(yè)性不佳，封裝基板也易因厚度過薄，而于封裝制程受到環(huán)境因素影響會產(chǎn)生變形翹曲或損壞，造成產(chǎn)品不良等問題。
[0003]此外，為了使影像感測芯片封裝體具有良好的影像質(zhì)量，影像感測芯片封裝體內(nèi)的感測組件必須與表面的透光蓋板間隔一適當(dāng)距離。為達(dá)到此目的，已知的封裝技術(shù)乃使用一光阻所構(gòu)成的間隔層(dam or spacer)設(shè)置于感測組件與透光蓋板之間，以維持感測組件與透光蓋板之間的適當(dāng)距離。然而光阻所構(gòu)成的間隔層，由于受限于微影技術(shù)，其厚度頂多40 μπι，若有灰塵掉落在蓋板表面時間，通過灰塵的光線將會扭曲或干涉感側(cè)組件封裝體的影像，造成鬼影或反光，且光阻往往具有光敏感特性、易裂化的缺點，使用光阻所構(gòu)成的間隔層將會降低感測芯片封裝體的光學(xué)效能與穩(wěn)定性。
[0004]有鑒于此，為了改善如上所述的缺點，本實用新型乃提出一種新的芯片尺寸等級的(chip scale)感測芯片封裝模塊，通過在蓋板與感測芯片間導(dǎo)入一個由硅、氧化鋁、玻璃或陶瓷材料等所構(gòu)成的厚間隔層，使蓋板與感測芯片間維持一更大的距離，增加光線通過掉落在蓋板表面的灰塵到達(dá)感測組件的距離，進(jìn)而改善掉落在蓋板表面的灰塵所造成的異常影像(例如鬼影)，且硅、氧化鋁、玻璃或陶瓷材料等所構(gòu)成的厚間隔層并無光敏感特性，不會像光阻般易裂化，故可增加感測芯片封裝體的光學(xué)效能及穩(wěn)定性。
【實用新型內(nèi)容】
[0005]本實用新型的一目的是提供一種芯片尺寸等級的感測芯片封裝體，包括:一感測芯片，具有相對的一第一上表面與一第一下表面，且包括:一感測組件位于鄰近該第一上表面處、及位于該第一上表面且相鄰該感測組件的多個導(dǎo)電墊；多個第一貫通孔，位于該第一下表面且露出其所對應(yīng)的其中之一該等導(dǎo)電墊表面；多個導(dǎo)電結(jié)構(gòu)，設(shè)置于該第一下表面；及一重布線層，位于該第一下表面以及該等第一貫通孔內(nèi)，用以分別連接每一該等導(dǎo)電墊以及每一該等導(dǎo)電結(jié)構(gòu)；一間隔層(spacer)，設(shè)置于該感測芯片上，且環(huán)繞該感測組件，其中該間隔層具有相對的一第二上表面、一第二下表面及一貫穿該第二上表面與該第二下表面的開口，該開口對應(yīng)于該感測組件，且該開口的內(nèi)壁與該感測組件保持一預(yù)定的距離山且d>0;以及一第一黏著層，位于該間隔層的該第二下表面與該感測芯片的該第一上表面之間。
[0006]本實用新型的另一目的是提供另一種芯片尺寸等級的感測芯片封裝體，包括:一感測芯片，具有相對的一第一上表面與一第一下表面及一第一、第二側(cè)壁，該第一、第二側(cè)壁分別連接該第一上表面以及該第一下表面的相對兩側(cè)，該感測芯片包括:一感測組件位于鄰近該第一上表面處、及位于該第一上表面且相鄰該感測組件的多個導(dǎo)電墊，該第一、第二側(cè)壁分別裸露出其中一該等導(dǎo)電墊的側(cè)邊；多個導(dǎo)電結(jié)構(gòu)，設(shè)置于該第一下表面；及一重布線層，位于該第一下表面以及該第一、第二側(cè)壁，用以分別連接每一該等導(dǎo)電墊以及每一該等導(dǎo)電結(jié)構(gòu)；一間隔層(spacer)，設(shè)置于該感測芯片上且環(huán)繞該感測組件，其中該間隔層具有相對的一第二上表面、一第二下表面及一貫穿該第二上表面與該第二下表面的開口，該開口對應(yīng)于該感測組件，且該開口的內(nèi)壁與該感測組件間保持一預(yù)定的距離d，且d>0;以及一第一黏著層，位于該間隔層的該第二下表面與該感測芯片的該第一上表面之間。
[0007]本實用新型的另一目的是提供一種如上所述的芯片尺寸等級的感測芯片封裝體，其中該間隔層的厚度大于該感測芯片的厚度。
[0008]本實用新型的另一目的是提供一種如上所述的芯片尺寸等級的感測芯片封裝體，該間隔層的材料選自硅、氮化鋁、玻璃或陶瓷，或前述的組合。
[0009]本實用新型的另一目的是提供一種如上所述的芯片尺寸等級的感測芯片封裝體，該第一黏著層的材料選自光阻、聚亞酰胺(PI)或環(huán)氧樹脂，或前述的組合。
[0010]本實用新型的另一目的是提供一種如上所述的芯片尺寸等級的感測芯片封裝體，還包括一蓋板設(shè)置于該間隔層上、及一第二黏著層夾于該蓋板與間隔層的該第二上表面之間。
[0011]本實用新型的另一目的是提供一種如上所述的芯片尺寸等級的感測芯片封裝體，其中該蓋板的材料包括玻璃、藍(lán)寶石、氮化鋁或陶瓷材料。
[0012]本實用新型的另一目的是提供一種如上所述的芯片尺寸等級的感測芯片封裝體，該第二黏著層的材料選自光阻、聚亞酰胺(PI)、膠帶或環(huán)氧樹脂，或前述的組合。
[0013]本實用新型的另一目的是提供一種如上所述的芯片尺寸等級的感測芯片封裝體，其中該導(dǎo)電結(jié)構(gòu)包括焊球、焊接凸塊或?qū)щ娭?br>【附圖說明】
[0014]圖1A?圖1F及圖1E’?圖1F’顯示根據(jù)本實用新型實施例一的芯片尺寸等級的感測芯片封裝體的剖面制程。
[0015]圖2A?圖2F顯示根據(jù)本實用新型實施例二的芯片尺寸等級的感測芯片封裝體的剖面制程。
[0016]圖3A?圖3F顯示根據(jù)本實用新型實施例三的芯片尺寸等級的感測芯片封裝體的剖面制程。
[0017]圖4A?圖4F及圖4E’?圖4F’顯示根據(jù)本實用新型實施例四的芯片尺寸等級的感測芯片封裝體的剖面制程。
[0018]圖5A?圖5F顯示根據(jù)本實用新型實施例五的芯片尺寸等級的感測芯片封裝體的剖面制程。
[0019]圖6A?圖6F的顯示根據(jù)本實用新型實施例六的芯片尺寸等級的感測芯片封裝體的剖面制程。
[0020]其中，附圖中符號的簡單說明如下:
[0021]100間隔層
[0022]1a第二上表面
[0023]1b第二下表面
[0024]20凹穴
[0025]20a內(nèi)壁
[0026]30開口
[0027]30a內(nèi)壁
[0028]40第二黏著層
[0029]50蓋板晶圓
[0030]50’蓋板
[0031]100感測組件晶圓
[0032]100’芯片尺寸等級的感測芯片
[0033]10a第一上表面
[0034]10b第一下表面
[0035]110感側(cè)組件
[0036]115導(dǎo)電墊
[0037]120芯片區(qū)
[0038]130絕緣層
[0039]135開口
[0040]165第一黏著層
[0041]190第一貫通孔
[0042]200第二貫通孔
[0043]210絕緣層
[0044]220重布線層
[0045]230鈍化保護(hù)層
[0046]240孔洞
[0047]250導(dǎo)電結(jié)構(gòu)
[0048]260電路板
[0049]260a正面
[0050]260b背面
[0051]290第四貫通孔
[0052]295凹槽(notch)
[0053]295a第一側(cè)壁
[0054]295b第二側(cè)壁
[0055]295c底部
[0056]A?F芯片尺寸等級的感測芯片封裝體。
【具體實施方式】
[0057]以下將詳細(xì)說明本實用新型實施例的制作與使用方式。然而應(yīng)注意的是，本實用新型提供許多可供應(yīng)用的實用新型概念，其可以多種特定形式實施。文中所舉例討論的特定實施例僅為制造與使用本實用新型的特定方式，非用以限制本實用新型的范圍。
[0058][實施例一]
[0059]以下將配合圖式圖1A?圖1F及圖1E’?圖1F’，說明根據(jù)本實用新型的實施例一的芯片尺寸等級的感測芯片封裝體以及其制造方法。
[0060]請先參照圖1A及圖1B，提供一如圖1B所示的輪廓為矩形的感測組件晶圓100，其具有相對的一第一上表面100a、第一下表面100b，且感測組件晶圓100包括多個芯片區(qū)120，每一芯片區(qū)120在鄰近第一上表面10a處形成有一感測組件110、多個位于第一上表面10a上的絕緣層130內(nèi)且相鄰感測組件110的導(dǎo)電墊115及一位于感測組件110上方的絕緣層130表面的光學(xué)部件150 (例如棱鏡片)。此外，可視需要，選擇性地在絕緣層130形成多個裸露出導(dǎo)電墊115的開口 135。接著，提供一如圖1A所示的間隔層10，其厚度約為200 μ m，且具有相對的一第二上表面1a及一第二下表面10b，且第二下表面1b形成有多個凹穴20，且每一個凹穴20分別對應(yīng)于其中一個芯片區(qū)120。
[0061]其次，將光阻、聚亞酰胺(PI)或環(huán)氧樹脂所構(gòu)成的第一黏著層165涂布于間隔層165的凹穴20以外的第二下表面1b上，然后通過第一黏著層165使得間隔層10的第二下表面1b結(jié)合至感測晶圓100的絕緣層130表面。其中，每一個凹穴20分別環(huán)繞其所對應(yīng)的其中一個感測組件110，且每一個凹穴20的內(nèi)壁20a與其所環(huán)繞的感測組件110保持一預(yù)定的距離d，且d>0。
[0062]接著，請參照圖1C，對感測組件晶圓100的第一下表面10b進(jìn)行薄化制程(例如