一種三維疊層封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種三維疊層封裝結(jié)構(gòu)，屬于半導(dǎo)體封裝技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]在當(dāng)前的半導(dǎo)體行業(yè)中，電子封裝已經(jīng)成為行業(yè)發(fā)展的一個(gè)重要方面。幾十年的封裝技術(shù)的發(fā)展，使高密度、小尺寸的封裝要求成為封裝的主流方向。
[0003]隨著電子產(chǎn)品向更薄、更輕、更高引腳密度、更低成本方面發(fā)展，采用單顆芯片封裝技術(shù)已經(jīng)逐漸無法滿足產(chǎn)業(yè)需求，傳統(tǒng)多芯片封裝技術(shù)中，芯片與芯片之間的對(duì)話通過基板實(shí)現(xiàn)，即芯片信號(hào)傳輸必須在基板上傳輸一圈才能到達(dá)另外的一個(gè)芯片，甚至需要到印刷電路板上傳輸才能實(shí)現(xiàn)信號(hào)的交流，這大大損失了信號(hào)的傳輸速度，增加了封裝模塊的功率消耗，尤其是在多種芯片封裝形成模塊的時(shí)候，與現(xiàn)代社會(huì)提倡的綠色能源的理念矛盾。另一方面，多芯片封裝采用在同一基板上肩并肩排列或者現(xiàn)有的三維堆疊的連接均會(huì)因基板而導(dǎo)致較大的封裝面積，無法因應(yīng)微電子封裝發(fā)展的長期趨勢(shì)。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型的目的在于克服上述工藝結(jié)構(gòu)的不足，提供一種不依賴封裝基板、實(shí)現(xiàn)多芯片疊層封裝且實(shí)現(xiàn)封裝尺寸小型化、并提升封裝密度和封裝性能的三維疊層封裝結(jié)構(gòu)。
[0005]本實(shí)用新型的目的是這樣實(shí)現(xiàn)的:
[0006]本實(shí)用新型一種三維疊層封裝結(jié)構(gòu)，其包括面對(duì)面設(shè)置的芯片I和芯片II，所述芯片I為兩個(gè)或兩個(gè)以上，且橫向和/或縱向分布，所述芯片II為兩個(gè)或兩個(gè)以上，且橫向和/或縱向分布，
[0007]所述芯片I由背面嵌入包封體I內(nèi)，所述包封體I的上表面露出芯片I的正面，所述芯片I的正面和包封體I的上表面設(shè)置再鈍化層，所述再鈍化層于芯片I的芯片電極的上方形成再鈍化層開口，所述再鈍化層開口露出芯片I的芯片電極的上表面，
[0008]所述再鈍化層的表面選擇性地設(shè)置再布線金屬層I和包封體II，所述再布線金屬層I通過再鈍化層開口與芯片I的芯片電極連接，所述芯片II倒裝至再布線金屬層I的上表面，所述包封體II包封芯片II和再布線金屬層I ;
[0009]于所述包封體II的上表面開設(shè)通孔，所述通孔位于所述芯片I的正面的垂直區(qū)域之外的芯片II的四周，且直達(dá)芯片II的四周的再布線金屬層I的上表面，
[0010]所述包封體II的上表面和通孔內(nèi)選擇性地設(shè)置再布線金屬層II和表面保護(hù)層，所述再布線金屬層II于該通孔的底部與再布線金屬層I連接、并于該包封體II的上表面選擇性地設(shè)置再布線金屬層II的輸入/輸出端；
[0011]所述表面保護(hù)層覆蓋所述再布線金屬層II的輸入/輸出端以外的再布線金屬層II的表面和包封體II裸露的上表面。
[0012]本實(shí)用新型還包括加強(qiáng)層，所述加強(qiáng)層設(shè)置于包封體I的下表面，并與包封體I之間設(shè)置粘附層。
[0013]本實(shí)用新型兩個(gè)相鄰所述芯片I之間通過再布線金屬層連接。
[0014]本實(shí)用新型兩個(gè)相鄰所述芯片II之間通過再布線金屬層連接。
[0015]本實(shí)用新型所述芯片II通過連接件I與再布線金屬層I倒裝連接。
[0016]本實(shí)用新型所述連接件I為焊球、焊塊和/或微金屬凸塊。
[0017]本實(shí)用新型所述再布線金屬層II的輸入/輸出端設(shè)置焊球、焊塊和/或微金屬凸塊。
[0018]本實(shí)用新型所述包封體II的上表面高于芯片II的水平高度，其高度差h為20?50微米。
[0019]本實(shí)用新型的有益效果是:
[0020]本實(shí)用新型公開了一種三維疊層封裝結(jié)構(gòu)，其通過采用圓片級(jí)封裝技術(shù)成形的高密度再布線金屬層連接多個(gè)芯片I與芯片II，從而去除了傳統(tǒng)封裝中的封裝基板，縮短了芯片間的連接距離，再通過金屬柱和/或另一再布線金屬層將封裝體信號(hào)傳輸至整個(gè)封裝結(jié)構(gòu)的輸入/輸出端，加快了信號(hào)傳輸?shù)乃俣龋?br>[0021]同時(shí)，多個(gè)芯片I與芯片II面對(duì)面橫向分布和/或縱向分布連接，替代了傳統(tǒng)的較大的封裝面積的封裝方式，如多芯片采用在同一基板上肩并肩排列封裝方式或者采用基板連通的三維堆疊的連接封裝方式，降低了封裝體的封裝體積，實(shí)現(xiàn)了芯片封裝尺寸的小型化，提升了封裝密度和封裝性能，有利于圓片級(jí)封裝技術(shù)在薄型封裝結(jié)構(gòu)中的推進(jìn)，符合綠色能源的現(xiàn)代社會(huì)理念，從而因應(yīng)了微電子封裝發(fā)展的長期趨勢(shì)。
[0022]為讓本實(shí)用新型的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下。
【附圖說明】
[0023]圖1為本實(shí)用新型一種三維疊層封裝結(jié)構(gòu)的實(shí)施例的剖面示意圖；
[0024]圖2為圖1中芯片II與通孔的橫向分布狀態(tài)示意圖；
[0025]圖3為圖1中芯片I與芯片II縱向分布狀態(tài)示意圖；
[0026]其中:
[0027]芯片I I
[0028]芯片電極13
[0029]芯片電極開口 131
[0030]芯片表面鈍化層15
[0031]包封體I 2
[0032]再鈍化層3
[0033]再鈍化層開口 31
[0034]再布線金屬層I 4
[0035]芯片II 5
[0036]芯片電極53
[0037]芯片電極開口 531
[0038]芯片表面鈍化層55
[0039]再布線金屬層II6、61
[0040]連接件II 62
[0041]再布線金屬層II的輸入/輸出端63
[0042]焊球67
[0043]包封體II 7
[0044]通孔71
[0045]表面保護(hù)層8
[0046]加強(qiáng)層9
[0047]粘附層91。
【具體實(shí)施方式】
[0048]現(xiàn)在將在下文中參照附圖更加充分地描述本實(shí)用新型，在附圖中示出了本實(shí)用新型的示例性實(shí)施例，從而本公開將本實(shí)用新型的范圍充分地傳達(dá)給本領(lǐng)域的技術(shù)人員。然而，本實(shí)用新型可以以許多不同的形式實(shí)現(xiàn)，并且不應(yīng)被解釋為限制于這里闡述的實(shí)施例。
[0049]實(shí)施例，參見圖1至圖3
[0050]如圖1所示，為本實(shí)用新型一種三維疊層封裝結(jié)構(gòu)的剖面示意圖，其芯片I I的芯片本體的正面設(shè)有芯片電極13和芯片表面鈍化層15，芯片表面鈍化層15覆蓋芯片電極開口 131以外的芯片I I的正面。包封材料包封芯片I I且只露出芯片I I的正面。包封材料的材質(zhì)目前以環(huán)氧樹脂、酚醛樹脂、有機(jī)硅樹脂和不飽和聚酯樹脂最為常用，并在其中添加氧化硅、氧化鋁等填充料，以改善包封料的強(qiáng)度、電性能、粘度等性能，并提升封裝結(jié)構(gòu)的熱機(jī)械可靠性。包封材料包封、固化完成后，呈固狀的包封體I 2，可以起到防水、防潮、防震、防塵、散熱、絕緣等作用。一般地，包封體I 2的上表面在垂直方向上不低于芯片I I的正面，以將芯片I I完全嵌入在其中。在芯片I I的正面和包封體I 2的上表面設(shè)置氧化硅、氮化硅或樹脂類介電材質(zhì)的再鈍化層3，并于芯片I I的芯片電極13的上方形成再鈍化層開口 31，以露出芯片I I的芯片電極的上表面。再鈍化層3的表面設(shè)置采用圓片級(jí)封裝技術(shù)成形的再布線金屬層I 4，再布線金屬層I 4的材質(zhì)包括但不限于銅，該再布線金屬層
I4的通過再鈍化層開口 31向下與芯片I I的芯片電極13連接。該再布線金屬層I 4的上表面設(shè)置再布線金屬層I的輸入/輸出端41和再布線金屬層I的輸入/輸出端42，其中再布線金屬層I的輸入/輸出端42是為后續(xù)工藝面對(duì)面倒裝于芯片I I的芯片II 5設(shè)置，再布線金屬層I的輸入/輸出端41設(shè)置于再布線金屬層I的輸入/輸出端42的四周，且分布于芯片I I的正面的垂直區(qū)域之外。再布線金屬層I 4可以是單層，也可以是多層，根據(jù)實(shí)際需要確定。
[0051]芯片II 5的芯片本體的正面設(shè)有芯片電極53和芯片表面鈍化層55，芯片表面鈍化層55覆蓋芯片電極開口 531以外的芯片II 5的上表面。
[0052]芯片II 5的芯片