三維疊層多芯片結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種三維疊層多芯片結(jié)構(gòu)及其制造方法，且特別是有關(guān)于一種具有不同的導(dǎo)通狀態(tài)的芯片引導(dǎo)塊的三維疊層多芯片結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]三維集成電路(three-dimens1nalintegrated circuit, 3D 1C)的制造方法是將多個(gè)半導(dǎo)電體芯片垂直地疊層并接合，以產(chǎn)生單一的三維集成電路。一般來說，是將相鄰芯片的邊緣以階梯狀錯(cuò)開，以一種打線接合的方式，連接芯片上的焊墊。此外，也可采用一種石圭通孔(through-silicon via, TSV)的方式,將疊層的芯片連接。相較傳統(tǒng)的打線接合技術(shù)，使用硅通孔疊層芯片可具有更寬的帶寬與較短的連接路徑，進(jìn)而提高處理速度和降低功耗。
[0003]然而，一般的硅通孔疊層工藝需要對(duì)每個(gè)芯片進(jìn)行多個(gè)步驟，例如光刻膠層沉積、刻蝕、二氧化硅層沉積，勢(shì)壘層/種晶層沉積、圖案化光刻膠、光刻膠層移除、化學(xué)機(jī)械拋光、芯片黏著的支撐/操作(support/handling die bonding)等。進(jìn)行此些步驟需要花費(fèi)相當(dāng)多的時(shí)間及成本。再者，對(duì)于較薄的芯片，在工藝上會(huì)面臨相當(dāng)大的困難。

【發(fā)明內(nèi)容】

[0004]本發(fā)明是有關(guān)于一種三維疊層多芯片結(jié)構(gòu)及其制造方法，通過在疊層芯片前對(duì)個(gè)別芯片中的芯片引導(dǎo)塊進(jìn)行編程或圖案化，使三維疊層多芯片結(jié)構(gòu)中的每個(gè)芯片具有不同的導(dǎo)通狀態(tài)。
[0005]根據(jù)本發(fā)明，提出一種三維疊層多芯片結(jié)構(gòu)，包括Μ個(gè)芯片、一第一導(dǎo)電柱與N個(gè)第二導(dǎo)電柱。每一芯片具有一共享連接區(qū)與一芯片引導(dǎo)塊。芯片包括一基板及一圖案化電路層。圖案化電路設(shè)置于基板上，圖案化電路層包括一有源元件、至少一共享導(dǎo)電結(jié)構(gòu)與Ν個(gè)芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)。共享導(dǎo)電結(jié)構(gòu)位于共享連接區(qū)，Ν個(gè)芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)位于芯片引導(dǎo)塊。第一導(dǎo)電柱連接Μ個(gè)芯片的共享導(dǎo)電結(jié)構(gòu)。每一第二導(dǎo)電柱連接Ν個(gè)芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)的其中之一。Μ個(gè)芯片的芯片引導(dǎo)塊具有不同的導(dǎo)通狀態(tài)，Ν大于1、Μ大于2，且Μ小于或等于2的Ν次方。
[0006]根據(jù)本發(fā)明，提出一種三維疊層多芯片結(jié)構(gòu)的制造方法，包括以下步驟:提供Μ個(gè)芯片，每一芯片具有一共享連接區(qū)與一芯片引導(dǎo)塊，且包括一基板與一圖案化電路層；圖案化電路層設(shè)置于基板上且包括一有源元件、至少一共享導(dǎo)電結(jié)構(gòu)與Ν個(gè)芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)；共享導(dǎo)電結(jié)構(gòu)位于共享連接區(qū)，Ν個(gè)芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)位于芯片引導(dǎo)塊；編程或圖案化Ν個(gè)芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)，使Μ個(gè)芯片的芯片引導(dǎo)塊具有不同的導(dǎo)通狀態(tài)；疊層Μ個(gè)芯片以形成一疊層結(jié)構(gòu)；刻蝕疊層結(jié)構(gòu)，以形成多個(gè)導(dǎo)電通道；導(dǎo)電通道穿過共享導(dǎo)電結(jié)構(gòu)與Ν個(gè)芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)；在導(dǎo)電通道中填入導(dǎo)電材料，以形成一第一導(dǎo)電柱與Ν個(gè)第二導(dǎo)電柱；第一導(dǎo)電柱連接Μ個(gè)芯片的共享導(dǎo)電結(jié)構(gòu)；每一第二導(dǎo)電柱連接Ν個(gè)芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)的其中之一，其中Ν大于1、Μ大于2，且Μ小于或等于2的Ν次方。
[0007]為了對(duì)本發(fā)明的上述及其他方面有更佳的了解，下文特舉實(shí)施例，并配合所附圖式，作詳細(xì)說明如下:
【附圖說明】
[0008]圖1繪示本發(fā)明實(shí)施例的三維疊層多芯片結(jié)構(gòu)的示意圖。
[0009]圖2?圖13繪示本發(fā)明的三維疊層多芯片結(jié)構(gòu)的一制造實(shí)施例。
[0010]【符號(hào)說明】
[0011]1:三維疊層多芯片結(jié)構(gòu)
[0012]101、102、103、104、105、106、107、108:芯片
[0013]10、11:基板
[0014]111:絕緣空間
[0015]112:絕緣結(jié)構(gòu)
[0016]20:圖案化電路層
[0017]201:有源元件
[0018]202:共享連接區(qū)
[0019]22-1、22-2、22-3、22-4、22-5、22-6:共享導(dǎo)電結(jié)構(gòu)
[0020]203:芯片引導(dǎo)塊
[0021]23-1、23-2、23_3:芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)
[0022]204:介電層
[0023]205:凹部
[0024]30:硬掩模層
[0025]40:操作芯片
[0026]50:氧化層
[0027]60:圖案化掩模
[0028]65:導(dǎo)電通道
[0029]71-1、71-2、71-3、71-4、71-5、71_6:第一導(dǎo)電柱
[0030]72-1、72-2、72_3:第二導(dǎo)電柱
[0031]400:疊層結(jié)構(gòu)
【具體實(shí)施方式】
[0032]以下是參照所附圖式詳細(xì)敘述本發(fā)明的實(shí)施例。圖式中相同的標(biāo)號(hào)是用以標(biāo)示相同或類似的部分。需注意的是，圖式是已簡(jiǎn)化以利清楚說明實(shí)施例的內(nèi)容，圖式上的尺寸比例并非按照實(shí)際產(chǎn)品等比例繪制，因此并非作為限縮本發(fā)明保護(hù)范圍之用。
[0033]圖1繪示本發(fā)明實(shí)施例的三維疊層多芯片結(jié)構(gòu)1的示意圖。在本實(shí)施例中，三維疊層多芯片結(jié)構(gòu)1包括八個(gè)芯片101、102、103、104、105、106、107與108。每一芯片皆具有一共享連接區(qū)202與一芯片引導(dǎo)塊203。此外，每一芯片也包括一基板與一圖案化電路層。
[0034]以圖1中的芯片108為例，芯片108包括基板11與圖案化電路層20。圖案化電路層20，設(shè)置于基板11上。圖案化電路層20包括一有源元件201、共享導(dǎo)電結(jié)構(gòu)22-1、22-2、
22-3、22-4、22-5、22-6與三個(gè)芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)23_1、23_2與23-3。共享導(dǎo)電結(jié)構(gòu)22-1、22-2、22-3、22-4、22-5、22-6是位于共享連接區(qū)202，芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)23_1、23_2與23-3位于芯片引導(dǎo)塊203。
[0035]三維疊層多芯片結(jié)構(gòu)1也包括第一導(dǎo)電柱71-1、71-2、71-3、71-4、71-5、71-6與第二導(dǎo)電柱72-1、72-2、72-3。第一導(dǎo)電柱是用以連接八個(gè)芯片的共享導(dǎo)電結(jié)構(gòu)。舉例來說，第一導(dǎo)電柱71-1連接各個(gè)芯片的共享導(dǎo)電結(jié)構(gòu)22-1。每一第二導(dǎo)電柱連接芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)的其中之一，舉例來說，第二導(dǎo)電柱72-1連接各個(gè)芯片的芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)23-1。
[0036]在本發(fā)明實(shí)施例中，每個(gè)芯片的芯片引導(dǎo)塊203皆具有不同的導(dǎo)通狀態(tài)。舉例來說，芯片101在接收到「000」的訊號(hào)時(shí)，芯片101的芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)23-1、23-2、23-2會(huì)啟動(dòng)，使芯片101導(dǎo)通；芯片102在接收到「001」的訊號(hào)時(shí)，芯片102的芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)
23-1、23-2、23-2會(huì)啟動(dòng)，使芯片102導(dǎo)通；芯片103在接收到「010」的訊號(hào)時(shí)，芯片103的芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)23-1、23-2、23-2會(huì)啟動(dòng)，使芯片103導(dǎo)通；芯片104在接收到「011」的訊號(hào)時(shí)，芯片104的芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)23-1、23-2、23-2會(huì)啟動(dòng)，使芯片104導(dǎo)通。其他芯片的導(dǎo)通狀態(tài)在此不多加贅述。
[0037]上述各芯片的芯片引導(dǎo)塊203的不同的導(dǎo)通狀態(tài)，可通過編程芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)23-1、23-2、23-2所形成。舉例來說，芯片102的芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)23_1是被編程為接收到訊號(hào)「0」，芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)23-2是被編程為接收到訊號(hào)「0」，芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)23-3是被編程為接收到訊號(hào)「1」，上述三個(gè)條件同時(shí)成立時(shí)才可導(dǎo)通，因此，只有當(dāng)芯片102在接收到「001」的訊號(hào)時(shí)才會(huì)導(dǎo)通。透過上述方式，電子元件可通過第二導(dǎo)電柱72-1、72-2、72-3輸入不同的訊號(hào)，用以導(dǎo)通特定的芯片。
[0038]在一實(shí)施例中，可通過激光修復(fù)(laser trim)、電熔絲(e-fuse)或非易失性存儲(chǔ)器(Non-Volatile Memory, NVM),例如是閃存(FLASH)、可變電阻式存儲(chǔ)器(resistiverandom-access memory, RRAM)對(duì)芯片啟動(dòng)導(dǎo)電結(jié)構(gòu) 23-l、23_2、23_3 進(jìn)行編程。
[0039]在另一實(shí)施例中，也可通過圖案化工藝，使各芯片的芯片引導(dǎo)塊203具有不同的導(dǎo)通狀態(tài)。舉例來說，可對(duì)芯片102的芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)23-1、23-2、23-3進(jìn)行圖案化，使啟動(dòng)導(dǎo)電結(jié)構(gòu)23-1、23_2包括一第一金屬層,啟動(dòng)導(dǎo)電結(jié)構(gòu)23-3包括一第二金屬層。第一金屬層在接收到訊號(hào)「0」時(shí)才可導(dǎo)通，相對(duì)地，第二金屬層在接收到訊號(hào)「1」時(shí)才可導(dǎo)通，因此，只有在接收到「001」的訊號(hào)時(shí)，才可將芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)23-1、23-2、23-3皆導(dǎo)通，進(jìn)而啟動(dòng)芯片102。透過上述方式，電子元件可通過第二導(dǎo)電柱72-1、72-2、72-3輸入不同的訊號(hào)，用以導(dǎo)通特定的芯片。
[0040]雖然圖1的實(shí)施例是以三維疊層多芯片結(jié)構(gòu)1包括八個(gè)芯片說明，但本發(fā)明并未限定于此。在其他實(shí)施例中，三維疊層多芯片結(jié)構(gòu)1可包括Μ個(gè)芯片，每一芯片中的芯片引導(dǎo)塊203皆具有不同的導(dǎo)通狀態(tài)，且包括Ν個(gè)芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)，Ν大于1、Μ大于2，且Μ小于或等于2的Ν次方。
[0041]也就是說，當(dāng)對(duì)Ν個(gè)芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)進(jìn)行圖案化，使芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)包括一第一金屬層與一第二金屬層其中之一。因此，Ν個(gè)芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)可形成2Ν種不同的導(dǎo)通狀態(tài)。
[0042]在一實(shí)施例中，三維疊層多芯片結(jié)構(gòu)1的圖案化電路層20更包括一介電層204,有源元件201、共享導(dǎo)電結(jié)構(gòu)202與芯片啟動(dòng)導(dǎo)電結(jié)構(gòu)203是透過介電層204彼此隔絕。有源元件201可包括閃存電路、應(yīng)用型專用電路(applicat1n specific circuit)、通用處理器、可編程邏輯設(shè)備(programmable logic device),以及上述元件與其他類型電路的組合。
[0043]共享導(dǎo)電結(jié)構(gòu)22-1、22-2、22-3、22-4、22-5、22-6可例如是輸入/輸出接墊(I/Opad)與開關(guān)接墊(power pad)。雖然本發(fā)明實(shí)施例的三維疊層多芯片結(jié)構(gòu)1包括六個(gè)共享導(dǎo)電結(jié)構(gòu)22-1、22-2、22-3、22-4、22-5、22-6，但本發(fā)明并未限定于此。共享導(dǎo)電結(jié)構(gòu)的數(shù)目可視三維疊層多芯片結(jié)構(gòu)1的需求進(jìn)行調(diào)整。
[0044]此外，本發(fā)明實(shí)施例的基板11可包括多個(gè)絕緣結(jié)構(gòu)112，絕緣結(jié)構(gòu)112是直接接觸第一導(dǎo)電柱 71-1、71-2、71-3、71-4、71-5、71-6 與第二導(dǎo)電柱 72-1、72-2、72-3。透過絕緣結(jié)構(gòu) 112，可防止第一導(dǎo)電柱 71-1、71-2、71-3、71-4、71-5、71-6、第二導(dǎo)電柱 72-1、72_2、72_3與基板11導(dǎo)通。
[0045]圖2?圖13繪示本發(fā)明的三維疊層多芯片結(jié)構(gòu)1的一制造實(shí)施例。如圖2所示，芯片101包括基板10，介電層204、有源元件201、共享導(dǎo)電結(jié)構(gòu)22-1、22_2、22-3、2