自對準(zhǔn)接觸件和方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明總體涉及半導(dǎo)體領(lǐng)域，更具體地，涉及半導(dǎo)體器件中的自對準(zhǔn)接觸件及其 形成方法。
【背景技術(shù)】
[0002] 應(yīng)消費者要求，消費型器件已經(jīng)變得越來越小，所以形成該消費型器件的各種部 件以及它們的連接路徑的尺寸也同樣變小了。構(gòu)成器件（諸如，移動電話、平板電腦等）的 主要部件的半導(dǎo)體器件已經(jīng)被壓縮變得越來越小，同時相應(yīng)地針對半導(dǎo)體器件內(nèi)部的各種 器件（例如，晶體管、電阻器、電容器等）以及它們的連接路徑（例如，連接線）的壓縮使得 它們的尺寸也變小了。
[0003] 對于減小各個器件尺寸這種趨勢而言，一個潛在的問題是在將半導(dǎo)體器件內(nèi)部的 各個有源器件相互電連接的互連件方面形成了瓶頸。具體而言，由于各個互連件隨著各種 晶體管、電阻器等持續(xù)減小，之前可控的工藝對準(zhǔn)問題重新顯現(xiàn)出來。
[0004] 因此，新的工藝和工序需要克服這些問題。

【發(fā)明內(nèi)容】

[0005] 根據(jù)本發(fā)明的一個方面，提供了一種半導(dǎo)體器件，包括：第一導(dǎo)體，位于襯底上方， 第一導(dǎo)體具有第一頂面；隔離件，與第一導(dǎo)體相鄰接，隔離件的第二頂面距離襯底比第一頂 面距離襯底更遠(yuǎn)；第二導(dǎo)體，與襯底電連接并且與第一導(dǎo)體分別位于隔離件的相對兩側(cè)上， 第二導(dǎo)體具有第三頂面，其中，第二頂面距離襯底比第三頂面距離襯底更遠(yuǎn)；第一介電層， 與隔離件的側(cè)壁相鄰接，位于第一導(dǎo)體的部分的上方，并且位于第二導(dǎo)體的部分的上方；以 及接觸件，延伸穿過第一介電層并且與第一導(dǎo)體物理接觸。
[0006] 優(yōu)選地，第一導(dǎo)體是金屬柵極。
[0007] 優(yōu)選地，第一導(dǎo)體是插塞。
[0008] 優(yōu)選地，該半導(dǎo)體器件還包括：硅化物，位于插塞和襯底之間。
[0009] 優(yōu)選地，該半導(dǎo)體器件還包括：介電材料，位于插塞和襯底之間。
[0010] 優(yōu)選地，介電材料位于襯底內(nèi)的隔離區(qū)域上方。
[0011] 優(yōu)選地，該半導(dǎo)體器件還包括：第二介電層，位于第一介電層上方，其中，接觸件延 伸穿過第二介電層。
[0012] 根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體器件，包括：隔離件，從襯底處向外延 伸；第一金屬柵極，相較于隔離件而凹進(jìn)；導(dǎo)電插塞，相較于隔離件而凹進(jìn)；第一介電層，位 于隔離件上方且至少部分地位于第一金屬柵極和導(dǎo)電插塞上方，其中，第一介電層與隔離 件的至少一個側(cè)壁相接觸；第一接觸件，延伸穿過第一介電層并且與第一金屬柵極物理接 觸；以及第二接觸件，延伸穿過第一介電層并且與導(dǎo)電插塞物理接觸。
[0013] 優(yōu)選地，該半導(dǎo)體器件還包括：硅化物區(qū)域，位于導(dǎo)電插塞和襯底之間。
[0014] 優(yōu)選地，導(dǎo)電插塞位于襯底內(nèi)的隔離區(qū)域上方。
[0015] 優(yōu)選地，該半導(dǎo)體器件還包括：第二介電層，位于導(dǎo)電插塞和隔離區(qū)域之間。
[0016] 優(yōu)選地，該半導(dǎo)體器件還包括：第二介電層，位于第一介電層上方，其中，第一接觸 件延伸穿過第二介電層。
[0017] 優(yōu)選地，導(dǎo)電插塞包括媽。
[0018] 優(yōu)選地，第一接觸件具有帶有第一部分和第二部分的側(cè)壁，第二部分偏離第一部 分，第一部分位于第一介電層上方而第二部分與第一介電層相鄰接。
[0019] 根據(jù)本發(fā)明的又一方面，提供了一種制造半導(dǎo)體器件的方法，該方法包括：提供金 屬柵極，金屬柵極帶有位于金屬柵極的第一面上的第一隔離件和位于金屬柵極的第二面上 的第二隔離件，其中，介電材料的第一部分位于與第一隔離件相鄰接的第一區(qū)域中而介電 材料的第二部分位于與第二隔離件相鄰接的第二區(qū)域中；從第一區(qū)域中完全去除介電材料 的第一部分；從第二區(qū)域中部分地去除介電材料的第二部分，部分地去除第二部分從而形 成介電材料的第三部分；在介電材料的第三部分上方以及在第一區(qū)域內(nèi)部形成導(dǎo)電材料； 使導(dǎo)電材料和金屬柵極相較于第一隔離件的頂面和第二隔離件的頂面而凹進(jìn)；在使導(dǎo)電材 料凹進(jìn)之后，在導(dǎo)電材料上方、第一隔離件上方以及第二隔離件上方共形地形成第一介電 層；形成穿過第一介電層并且與導(dǎo)電材料相接觸的第一接觸件；以及形成穿過第一介電層 并且與金屬柵極相接觸的第二接觸件。
[0020] 優(yōu)選地，形成第一接觸件還包括：在第一介電層上方形成第二介電層；形成穿過 第二介電層的開口以暴露出第一介電層的一部分；以及形成穿過第一介電層的開口，其中， 形成穿過第一介電層的開口將第一介電層中與第一隔離件的側(cè)壁相連接的部分保留。
[0021] 優(yōu)選地，完全去除介電材料的第一部分還包括：在介電材料的第一部分上方沉積 第二介電層；在第二介電層上方沉積硬掩模層；利用掩模層來圖案化第二介電層以暴露出 介電材料的第一部分；以及穿過第二介電層以完全去除介電材料的第一部分；
[0022] 優(yōu)選地，介電材料的第二部分位于隔離區(qū)域上方。
[0023] 優(yōu)選地，該方法還包括：在形成導(dǎo)電材料之前形成硅化物區(qū)域。
[0024] 優(yōu)選地，該方法還包括：在使導(dǎo)電材料凹進(jìn)之前平坦化導(dǎo)電材料。
【附圖說明】
[0025] 當(dāng)結(jié)合附圖進(jìn)行閱讀時，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強調(diào) 的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各種部件沒有被按比例繪制并且僅僅用于說明的目的。實際 上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。
[0026] 圖1示出了根據(jù)一些實施例的帶有金屬柵極和置于上方的層間電介質(zhì)的襯底；
[0027] 圖2示出了根據(jù)一些實施例的用于層間電介質(zhì)的掩模的圖案化；
[0028] 圖3示出了根據(jù)一些實施例的自對準(zhǔn)的接觸件蝕刻；
[0029] 圖4示出了根據(jù)一些實施例的第二自對準(zhǔn)接觸件蝕刻；
[0030] 圖5示出了根據(jù)一些實施例的導(dǎo)電材料的形成；
[0031] 圖6示出了根據(jù)一些實施例的形成插塞的平坦化工藝；
[0032] 圖7示出了根據(jù)一些實施例的使柵極金屬和插塞凹進(jìn)；
[0033] 圖8示出了根據(jù)一些實施例的介電層的形成；
[0034] 圖9示出了根據(jù)一些實施例的在介電層中的開口的形成；
[0035] 圖10示出了根據(jù)一些實施例的在開口中的接觸件的形成；
[0036] 圖11不出了根據(jù)一些實施例的布局的俯視圖。
【具體實施方式】
[0037] 以下公開提供了多種不同實施例或?qū)嵗?，用于實現(xiàn)本發(fā)明的不同特征。以下將描 述組件和布置的特定實例以簡化本發(fā)明。當(dāng)然，這些僅是實例并且不旨在限制本發(fā)明。例 如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接 接觸的實施例，也可以包括其他部件可以形成在第一部件和第二部件之間使得第一部件和 第二部件不直接接觸的實施例。另外，本發(fā)明可以在多個實例中重復(fù)參考符號和/或字符。 這種重復(fù)用于簡化和清楚，并且其本身不表示所述多個實施例和/或配置之間的關(guān)系。
[0038] 現(xiàn)參考附圖，其中是用于10nm和更小節(jié)點互連的自對準(zhǔn)接觸件工藝。然而，這些 實施例也可以用在其他互連工藝中。
[0039]現(xiàn)參考圖1，此處示出了半導(dǎo)體器件100的一部分，半導(dǎo)體器件100具有半導(dǎo)體襯 底101、半導(dǎo)體襯底101內(nèi)的有源區(qū)域102和第一隔離區(qū)域103、柵電極105,隔離件107， 以及第一層間電介質(zhì)（ILD)109。半導(dǎo)體襯底101可以包括塊狀娃（摻雜的或未摻雜的）， 或絕緣體上硅（SOI)襯底的有源層。通常，SOI襯底包括半導(dǎo)體材料（諸如，硅、鍺、硅鍺、 S0I、絕緣體上硅鍺（SG0I)或它們的組合）層?？梢允褂玫钠渌r底包括多層襯底、梯度 (gradient)襯底或混合取向襯底。
[0040] 有源區(qū)域102可以是半導(dǎo)體襯底101的區(qū)域，該區(qū)域已經(jīng)通過例如注入摻雜物被 激活從而以特定的方式導(dǎo)電。有源區(qū)域102可以摻雜有p型摻雜物（諸如，硼、鋁、鎵或銦） 和η型摻雜物（諸如，磷、砷或銻），從而形成一種或多種類型的半導(dǎo)體器件，諸如，圖1中 所示的帶有柵電極105的晶體管。然而，其他器件（諸如，單指（single-finger)晶體管、 電阻器等，或更為復(fù)雜的半導(dǎo)體結(jié)構(gòu)（諸如，SRAM單元、N0R門、0R門、驅(qū)動器、這些的組合 等））也可以用有源區(qū)域102形成。有源區(qū)域102可以通過一個或多個系列的注入p型和 η型摻雜物的注入來形成，而不需要摻雜的區(qū)域可以通過例如掩模層來保護(hù)。
[0041] 第一隔離區(qū)域103可以形成在半導(dǎo)體襯底101內(nèi)。在實施例中，第一隔離區(qū)域103 是淺溝槽隔離（STI)，并且可以通過蝕刻半導(dǎo)體襯底101形成溝槽且以本領(lǐng)域公知的介電 材料填充該溝道來形成。例如，第一隔離區(qū)域103可以通過本領(lǐng)域公知的方法來填充介電 材料（諸如，氧化物材料，高密度等離子體（HDP)氧化物等）而形成。
[0042]在半導(dǎo)體襯底101上方，可以形成偽柵電極（圖1中未示出是因為它們?yōu)榱诵纬?柵電極105而被去除了）和隔離件107。偽柵電極可以包括材料（諸如，摻雜的或未摻雜的 多晶硅（或非晶態(tài)硅），金屬（例如，鉭、鈦、鉬、媽、鉬、錯、鉿、釕），金屬氮化物（例如，氮化 鈦、氮化鉭），其他導(dǎo)電材料，它們的組合等）。