自對準(zhǔn)接觸制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件制造方法，特別是涉及一種自對準(zhǔn)接觸制造方法。
【背景技術(shù)】
[0002]MOSFET器件等比例縮減至45nm之后，器件需要高介電常數(shù)(高k)作為柵極絕緣層以及金屬作為柵極導(dǎo)電層的堆疊結(jié)構(gòu)以抑制由于多晶硅柵極耗盡問題帶來的高柵極泄漏以及柵極電容減小。為了更有效控制柵極堆疊的形貌(profile)，業(yè)界目前普遍采用后柵工藝，也即通常先在襯底上沉積多晶硅等材質(zhì)的假柵極，沉積層間介質(zhì)層(ILD)之后去除假柵極，隨后在留下的柵極溝槽中填充高k/金屬柵(HK/MG)膜層的堆疊。之后，刻蝕ILD形成暴露源漏區(qū)的接觸孔，在接觸孔中沉積金屬材質(zhì)形成接觸插塞(Plug)，完成源漏互連。
[0003]然而，隨著器件集成度提高，器件特征尺寸持續(xù)縮減，柵極長度與源漏區(qū)的尺寸都在等比例縮減。當(dāng)源漏區(qū)的尺寸較小例如亞20nm時,將會給接觸(contact)工藝帶來巨大挑戰(zhàn)。這主要體現(xiàn)在對光刻的關(guān)鍵尺寸(⑶)以及重疊(overlay)有較高的要求。例如，為了降低接觸本身的串聯(lián)電阻，要求接觸孔尺寸大體與源漏區(qū)尺寸接近。如果接觸孔尺寸明顯小于源漏區(qū)(特別是重?fù)诫s源漏區(qū)SD)的尺寸，這對于光刻的關(guān)鍵尺寸要求較高，同時較小尺寸的接觸孔本身串聯(lián)電阻將較大。此外，由于接觸孔與柵極之間距離減小，對接觸孔光刻的重疊性要求較高。如果重疊較大會造成接觸與柵極之間的短路。
[0004]為了解決這種問題，需要一種對光刻⑶和overlay要求相對較低的工藝。目前業(yè)界已經(jīng)提出了自對準(zhǔn)接觸(SAC)工藝以及其他類似SAC工藝意圖解決上述問題。
[0005]通常，SAC工藝包括后柵工藝中的假柵極堆疊圖形化、形成源漏區(qū)、沉積ILD并移除假柵極堆疊形成柵極開口、在柵極開口中沉積柵極介質(zhì)層以及雙層金屬柵極導(dǎo)電層。隨后為了使得源漏接觸能自對準(zhǔn)的形成，采用回刻(etch-back)或者CMP工藝對金屬柵極頂部進(jìn)行凹陷處理，因為金屬柵極兩側(cè)為柵極側(cè)墻(通常為氮化硅材質(zhì))以及ILD，因此可以控制刻蝕工藝參數(shù)或者CMP研磨料的組分使其對于金屬刻蝕、拋光速率較大，自對準(zhǔn)的形成凹陷。在形成的凹陷中填充氮化硅等硬質(zhì)材料作為頂部絕緣層和刻蝕停止層，并優(yōu)選地在其頂部形成蓋氧化層，并且隨后CMP直至暴露ILD。隨后，調(diào)整工藝參數(shù)進(jìn)行刻蝕，由于金屬柵極頂部有氮化硅硬質(zhì)材質(zhì)覆蓋保護，垂直刻蝕僅針對低k材料、氧化硅等軟質(zhì)材料，去除了金屬柵極、側(cè)墻兩側(cè)的ILD直至暴露Si材質(zhì)襯底，形成了與柵極兩側(cè)源漏區(qū)尺寸相同的自對準(zhǔn)的接觸孔。這種工藝對于光刻的⑶誤差控制以及overlay大小要求均較常規(guī)工藝小。
[0006]然而如上所述，為了避免光刻偏移較大時接觸與柵極之間短路，需要自對準(zhǔn)刻蝕柵極內(nèi)部的金屬，然后將刻蝕形成的空洞填充SiN作為絕緣材料并進(jìn)行CMP。這樣就要求柵極做的要足夠高，否則回刻、CMP等凹陷工藝將去除大部分金屬柵極，導(dǎo)致器件失效。而柵極高度增加，不利于其上方多層互連的小型化，并且提高了在ILD中柵極開口中沉積填充金屬層的難度，容易形成氣泡、孔洞等缺陷。同時增加了一步CMP，這將會增加工藝難度與工藝成本。

【發(fā)明內(nèi)容】

[0007]由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提出一種新自對準(zhǔn)接觸孔制造方法，能有效適當(dāng)放寬關(guān)鍵尺寸和重疊大小的限制，提高了對工藝波動的穩(wěn)定性和器件可靠性，降低了制造成本和工藝難度。
[0008]為此，本發(fā)明提供了一種自對準(zhǔn)接觸制造方法，包括:在襯底上的層間介質(zhì)層中形成金屬柵極以及金屬柵極兩側(cè)的柵極側(cè)墻；自對準(zhǔn)刻蝕，去除層間介質(zhì)層，露出柵極側(cè)墻和源漏極區(qū)域；形成接觸金屬層，覆蓋襯底的源漏極區(qū)域和金屬柵極頂部、以及柵極側(cè)墻側(cè)壁；以及平坦化接觸金屬層，直至暴露柵極側(cè)墻頂部。
[0009]其中，形成金屬柵極的步驟進(jìn)一步包括:在襯底上形成假柵極堆疊；在假柵極堆疊兩側(cè)形成柵極側(cè)墻；在柵極側(cè)墻兩側(cè)的襯底中和/或上形成源漏區(qū)在襯底上形成覆蓋了假柵極堆疊的第一層間介質(zhì)層；平坦化層間介質(zhì)層直至暴露假柵極堆疊；選擇性刻蝕去除假柵極堆疊，在第一層間介質(zhì)層中留下柵極開口 ；在柵極開口中形成柵極介質(zhì)層和金屬柵極。
[0010]其中，金屬柵極和/或接觸金屬層材質(zhì)包括W單質(zhì)、或W合金。
[0011]其中，層間介質(zhì)層為氧化硅或低k材料。
[0012]其中，柵極側(cè)墻致密性大于層間介質(zhì)層。
[0013]其中，柵極側(cè)墻材料為氮化硅。
[0014]其中，金屬柵極和/或接觸接觸層材質(zhì)除了 W、W合金之外，還進(jìn)一步包括調(diào)節(jié)功函數(shù)的材料，選自T1、TiN、Ta、TaN, TiAl、TiC、TiAlC的任一種及其組合。
[0015]依照本發(fā)明的自對準(zhǔn)接觸制造方法，刻蝕去除ILD沉積含W金屬層并平坦化，無需接觸孔光刻，能有效適當(dāng)放寬關(guān)鍵尺寸和重疊大小的限制，提高了對工藝波動的穩(wěn)定性和器件可靠性，降低了制造成本和工藝難度。
【附圖說明】
[0016]以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案，其中:
[0017]圖1至圖4為依照本發(fā)明的自對準(zhǔn)接觸的制造方法各步驟的剖視圖。
【具體實施方式】
[0018]以下參照附圖并結(jié)合示意性的實施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開了能有效控制柵極線條精細(xì)度的半導(dǎo)體器件制造方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請中所用的術(shù)語“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹夑P(guān)系。
[0019]以下參照圖1?圖4各個步驟的示意圖，來詳細(xì)描述本發(fā)明的技術(shù)方案。
[0020]如圖1所示，在第一層間介質(zhì)層中的柵極開口中沉積金屬柵極導(dǎo)電層并平坦化，
直至露出第一層間介質(zhì)層。
[0021]具體地，先提供襯底1，襯底I依照器件用途需要而合理選擇，可包括單晶體硅(Si)、單晶體鍺(Ge)、應(yīng)變硅(Strained Si)、鍺硅(SiGe)，或是化合物半導(dǎo)體材料，例如氮化鎵(GaN)、砷化鎵(GaAs)、磷化銦(InP)、銻化銦(InSb)，以及碳基半導(dǎo)體例如石墨烯、SiC、碳納管等等。出于與CMOS工藝兼容的考慮，襯底I優(yōu)選地為體Si。在形成假柵極絕緣層之前，優(yōu)選地，采用氟基溶液一諸如稀釋HF(dHF)溶液或者稀釋緩釋刻蝕劑(dBOE)進(jìn)行短時間的表面清潔，去除假柵極絕緣層與襯底之間可能存在的氧化物，例如氧化硅薄層。
[0022]隨后，采用CVD工藝，例如LPCVD、PECVD, HDPCVD等，在襯底I上沉積假柵極絕緣層(未示出)，其材質(zhì)可以是氧化硅、高k材料及其組合。高k材料包括但不限于氮化物(例如SiN、AIN、TiN)、金屬氧化物(主要為副族和鑭系金屬元素氧化物，例如MgO、Al2O3,Ta2O5> T12, Zn。、ZrO2, HfO2, CeO2, Y203、La2O3)、鈣鈦礦相氧化物(例如 PbZrxTi1 x03 (PZT)、BaxSr1 J13 (BST)) 0假柵極絕緣層的厚度不能太厚，避免影響柵極形貌，優(yōu)選地為I?5nm。
[0023]之后，采用CVD、PVD等常用工藝，例如LPCVD、PECVD、HDPCVD、MBE、ALD、蒸發(fā)、濺射等工藝，形成假柵極層(未示出)，其材質(zhì)可以是多晶硅、非晶硅、SiGe, S1:C、非晶鍺、非晶碳等及其組合，優(yōu)選地為多晶硅、非晶硅。
[0024]采用常用的光刻/刻蝕工藝來圖案化假柵極層以及假柵極絕緣層，形成假柵極堆疊結(jié)構(gòu)。直接以假柵極堆疊結(jié)構(gòu)為掩模，進(jìn)行低劑量、低能量的第一次源漏摻雜離子注入，在假柵極堆疊兩側(cè)的襯底I中形成輕摻雜的源漏延伸區(qū)1L。此外，還可以進(jìn)行傾斜離子注入，形成暈狀源漏摻雜區(qū)(Halo區(qū)，未示出)。由于去除了偏移側(cè)墻的形成步驟，縮短了柵極控制下溝道區(qū)的長度，有利于制造精細(xì)的小尺寸器件。
[0025]在假柵極堆疊結(jié)構(gòu)兩側(cè)形成柵極側(cè)墻2，在柵極側(cè)墻2兩側(cè)襯底中形成重?fù)诫s的源漏區(qū)。采用LPCVD、PECVD、HDPCVD等工藝，在整個器件上沉積例如氮化硅、氮氧化硅、類金剛石無定形碳(DLC)的等較致密、硬度較大的絕緣材料并刻蝕形成柵極側(cè)墻2。以柵極側(cè)墻2為掩模，進(jìn)行高劑量、高能量的第二次源漏摻雜離子注入，在柵極側(cè)墻2兩側(cè)的襯底I中形成重?fù)诫s的源漏區(qū)1H。此外，還可以在源漏區(qū)IH上、也即柵極側(cè)墻兩側(cè)的襯底上外延生長抬升源漏區(qū)，通過原位摻雜或者外延之后離子注入摻雜而形成摻雜濃度更高的源漏區(qū)部分，以進(jìn)一步減小源漏接觸電阻。優(yōu)選地，柵極側(cè)墻2可以為多層結(jié)構(gòu)(圖中未示出)，例如至少包括三層層疊結(jié)構(gòu)，分別為內(nèi)側(cè)的與假柵極堆疊接觸的第一柵極側(cè)墻、第一柵極側(cè)墻外側(cè)的L型(具有縱向的第一部分以及橫向的第二部分)的柵極側(cè)墻間隔層、以及柵極側(cè)墻間隔層外側(cè)和之上的第二柵極側(cè)墻(其位于柵極側(cè)墻間隔層的縱向第一部分的外側(cè)，并且位于柵極側(cè)墻間隔層的橫向第二部分上)。第一柵極側(cè)墻的材質(zhì)例如是非晶碳或者氮化硅，可以采用LPCVD、PECVD, HDPCVD工藝形成，并優(yōu)選LPCVD制作的氮化硅。柵極側(cè)墻間隔層例如是CVD法制備的氧化硅，以便提供與其他相鄰層的高刻蝕選擇比，從而控制柵極/側(cè)墻的形貌。第二柵極側(cè)墻可以是CVD法制備的氮化硅、類金剛石無定形碳(DLC)、氮氧化硅