半導(dǎo)體裝置的制造方法
【專利摘要】提供了半導(dǎo)體裝置，所述半導(dǎo)體裝置包括：基底；第一晶體管，由第一輸入信號(hào)的反向的電壓電平門控以上拉第一節(jié)點(diǎn)；第二晶體管，由第二輸入信號(hào)的電壓電平門控以下拉第一節(jié)點(diǎn)；第三晶體管，由第二輸入信號(hào)的反向的電壓電平門控以上拉第一節(jié)點(diǎn)；第四晶體管，由第一輸入信號(hào)的電壓電平門控以下拉第一節(jié)點(diǎn)；第五晶體管，由第二輸入信號(hào)的電壓電平門控以下拉第二節(jié)點(diǎn)；第六晶體管，由第一輸入信號(hào)的反向的電壓電平門控以上拉第二節(jié)點(diǎn)；第七晶體管，由第一輸入信號(hào)的電壓電平門控以下拉第二節(jié)點(diǎn)；以及第八晶體管，由第二輸入信號(hào)的反向的電壓電平門控以上拉第二節(jié)點(diǎn)。
【專利說明】半導(dǎo)體裝置
[0001 ] 本申請要求在韓國知識(shí)產(chǎn)權(quán)局于2015年3月12日提交的第10-2015-0034357號(hào)韓國專利申請和于2015年4月24日提交的第10-2015-0057968號(hào)韓國專利申請的優(yōu)先權(quán)，所述韓國專利申請的公開內(nèi)容通過引用全部合并于此。
技術(shù)領(lǐng)域
[0002]本發(fā)明構(gòu)思涉及一種半導(dǎo)體裝置、一種用于布局半導(dǎo)體裝置的元件的布局系統(tǒng)和一種在設(shè)計(jì)半導(dǎo)體裝置時(shí)使用的標(biāo)準(zhǔn)單元庫以及一種利用標(biāo)準(zhǔn)單元庫來制造半導(dǎo)體裝置的方法。
【背景技術(shù)】
[0003]為了增加半導(dǎo)體裝置的集成度，需要最小化半導(dǎo)體裝置的集成電路的單元的面積。為了按比例縮小單元的面積，必須優(yōu)化晶體管的位置、信號(hào)路由路徑以及互連的形狀和位置，即，構(gòu)成單元的元件的布局。

【發(fā)明內(nèi)容】

[0004]根據(jù)本發(fā)明構(gòu)思的一方面，提供了一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括:基底；第一晶體管，由第一輸入信號(hào)的反向的電壓電平門控以上拉第一節(jié)點(diǎn);第二晶體管，由第二輸入信號(hào)的電壓電平門控以下拉第一節(jié)點(diǎn)；第三晶體管，由第二輸入信號(hào)的反向的電壓電平門控以上拉第一節(jié)點(diǎn)；第四晶體管，由第一輸入信號(hào)的電壓電平門控以下拉第一節(jié)點(diǎn);第五晶體管，由第二輸入信號(hào)的電壓電平門控以下拉第二節(jié)點(diǎn)；第六晶體管，由第一輸入信號(hào)的反向的電壓電平門控以上拉第二節(jié)點(diǎn)；第七晶體管，由第一輸入信號(hào)的電壓電平門控以下拉第二節(jié)點(diǎn)；第八晶體管，由第二輸入信號(hào)的反向的電壓電平門控以上拉第二節(jié)點(diǎn)；以及設(shè)置在基底上的第一金屬層和第二金屬層，位于彼此不同的水平面處。第一金屬層和第二金屬層均包括多個(gè)導(dǎo)電連接件。第一晶體管的輸入端子和第四晶體管的輸入端子通過第一金屬層的連接件中的一個(gè)來電連接，第二晶體管的輸入端子和第三晶體管的輸入端子通過第二金屬層的連接件中的一個(gè)來電連接，第五晶體管的輸入端子和第八晶體管的輸入端子通過第一金屬層的連接件中的一個(gè)來連接，第六晶體管的輸入端子和第七晶體管的輸入端子通過第二金屬層的連接件中的一個(gè)來連接。另外，第二晶體管和第五晶體管共享設(shè)置在基底上的第一柵極，第四晶體管和第七晶體管共享設(shè)置在基底上的第二柵極。
[0005]根據(jù)本發(fā)明構(gòu)思的另一方面，提供了一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括:基底，具有設(shè)置在穿過基底沿第一方向延伸的軸的一側(cè)的第一區(qū)域和基底的設(shè)置在所述軸的另一側(cè)的第二區(qū)域;第一柵極，沿垂直于第一方向的第二方向延伸穿過第一區(qū)域和第二區(qū)域，并且設(shè)置在裝置中的相對(duì)于基底的第一水平面處;第二柵極，以在第一方向上與第一柵極隔開的方式沿第二方向延伸穿過第一區(qū)域和第二區(qū)域，并且設(shè)置在裝置中的第一水平面處;第一連接件，在第一區(qū)域中將由第一柵極構(gòu)成的第一晶體管的輸入端子和由第二柵極構(gòu)成的第四晶體管的輸入端子電連接，并且設(shè)置在相對(duì)于基底高于第一水平面的第二水平面處;第二連接件，在第一區(qū)域中將由第一柵極構(gòu)成的第二晶體管的輸入端子和由第二柵極構(gòu)成的第三晶體管的輸入端子電連接，并且設(shè)置在相對(duì)于基底高于第一水平面且低于第二水平面的第三水平面處;第三連接件，在第二區(qū)域中將由第一柵極構(gòu)成的第五晶體管的輸入端子和由第二柵極構(gòu)成的第八晶體管的輸入端子電連接，并且設(shè)置在裝置中的第二水平面處；以及第四連接件，在第二區(qū)域中將由第一柵極構(gòu)成的第六晶體管的輸入端子和由第二柵極構(gòu)成的第七晶體管的輸入端子電連接，并且設(shè)置在裝置中的第三水平面處。另外，第二晶體管的輸入端子和第五晶體管的輸入端子分別由第一柵極的一部分來構(gòu)成，第四晶體管的輸入端子和第七晶體管的輸入端子分別由第二柵極的一部分來構(gòu)成。
[0006]根據(jù)本發(fā)明構(gòu)思的又一方面，提供了一種半導(dǎo)體裝置，包括:基底；電源軌，沿第一方向在基底上縱向延伸以使基底具有設(shè)置在電源軌的一側(cè)的第一區(qū)域和設(shè)置在電源軌的另一側(cè)的第二區(qū)域;第一柵極，沿垂直于第一方向的第二方向延伸穿過第一區(qū)域和第二區(qū)域，并且具有與電源軌疊置的第一疊置部；以及第二柵極，以在第一方向上與第一柵極隔開的方式沿第二方向延伸穿過第一區(qū)域和第二區(qū)域，并且具有與電源軌疊置的第二疊置部。裝置的第一晶體管設(shè)置在第一柵極在第一區(qū)域中延伸的位置處，裝置的第四晶體管設(shè)置在第二柵極在第一區(qū)域中延伸的位置處，裝置的第七晶體管設(shè)置在第二柵極在第二區(qū)域中延伸的位置處，以及裝置的第六晶體管設(shè)置在第一柵極在第二區(qū)域中延伸的位置處。第一晶體管、第四晶體管、第七晶體管和第六晶體管由相同的第一輸入信號(hào)來門控。進(jìn)一步地說，裝置的第二晶體管設(shè)置在第一柵極在第一區(qū)域中延伸的位置處，裝置的第三晶體管設(shè)置在第二柵極在第一區(qū)域中延伸的位置處，裝置的第五晶體管設(shè)置在第一柵極在第二區(qū)域中延伸的位置處，以及裝置的第八晶體管設(shè)置在第二柵極在第二區(qū)域中延伸的位置處。第二晶體管、第三晶體管、第五晶體管和第八晶體管由相同的第二輸入信號(hào)來門控。半導(dǎo)體裝置還包括:第一金屬層，包括在第一區(qū)域中將第一晶體管的輸入端子和第四晶體管的輸入端子電連接的連接件及在第二區(qū)域中將第五晶體管的輸入端子和第八晶體管的輸入端子電連接的連接件；以及第二金屬層，包括在第一區(qū)域中將第二晶體管的輸入端子和第三晶體管的輸入端子電連接的連接件及在第二區(qū)域中將第六晶體管的輸入端子和第七晶體管的輸入端子電連接的連接件。第一金屬層和第二金屬層被設(shè)置在彼此不同的水平面處，第二晶體管的輸入端子和第五晶體管的輸入端子通過第一疊置部來電連接，第四晶體管的輸入端子和第七晶體管的輸入端子通過第二疊置部來電連接。
[0007]根據(jù)本發(fā)明構(gòu)思的又一方面，提供了一種半導(dǎo)體裝置，包括:基底；電源軌，在基底上沿第一方向縱向延伸;第一輸入端子、第二輸入端子、第三輸入端子和第四輸入端子，沿著在垂直于第一方向的第二方向上延伸的第一線順序地設(shè)置;第五輸入端子、第六輸入端子、第七輸入端子和第八輸入端子，在第一方向上與第一線隔開并且沿著在第二方向上延伸的第二線順序地設(shè)置;第一連接件，將第一輸入端子和第六輸入端子電連接;第二連接件，在平面圖中看時(shí)與第一連接件交叉并且將第二輸入端子和第五輸入端子電連接;第三連接件，將第三輸入端子和第八輸入端子電連接;第四連接件，在平面圖中看時(shí)與第三連接件交叉并且將第四輸入端子和第七輸入端子電連接;第一互連件，在平面圖中看時(shí)與電源軌交叉并且將第二輸入端子和第三輸入端子電連接；以及第二互連件，在平面圖中看時(shí)與電源軌交叉并且將第六輸入端子和第七輸入端子電連接。第一互連件是構(gòu)成第二輸入端子和第三輸入端子的第一柵極的一部分，第二互連件是構(gòu)成第六輸入端子和第七輸入端子的第二柵極的一部分。
[0008]根據(jù)本發(fā)明構(gòu)思的又一方面，提供了一種半導(dǎo)體裝置，包括:基底;柵極線，在第一方向上彼此分隔開，并且均沿與第一方向垂直的第二方向在基底上縱向延伸;第一金屬層，設(shè)置在基底上并且包括第一組不連續(xù)的導(dǎo)電連接件；以及第二金屬層，設(shè)置在基底上與第一金屬層不同的水平面處并且包括第二組不連續(xù)的導(dǎo)電連接件。裝置具有沿第二方向并排設(shè)置的多個(gè)單元。每個(gè)單元由以下構(gòu)成:基底的在第二方向上彼此隔開的有源區(qū)；在有源區(qū)上縱向延伸的柵極線中的第一柵極線和第二柵極線；第一對(duì)晶體管，分別位于第一柵極線在有源區(qū)上延伸的位置處，并且第一柵極線在單元中為第一對(duì)晶體管提供輸入端子;第二對(duì)晶體管，分別位于第二柵極線在有源區(qū)上延伸的位置處，并且第二柵極線在單元中為第二對(duì)晶體管提供輸入端子;第一金屬層的連接件中的一個(gè)連接件以及第二金屬層的連接件中的一個(gè)連接件。在每個(gè)單元中，第一金屬層的連接件與第一柵極線和第二柵極線疊置并且將第一對(duì)晶體管中的一個(gè)晶體管的輸入端子和第二對(duì)晶體管中的一個(gè)晶體管的輸入端子電連接。另外，在每個(gè)單元中，第二金屬層的連接件與第一柵極線和第二柵極線疊置并且將第一對(duì)晶體管中的另一晶體管的輸入端子和第二對(duì)晶體管中的另一晶體管的輸入端子電連接。
[0009]根據(jù)本發(fā)明構(gòu)思的又一方面，提供了一種半導(dǎo)體裝置的布局系統(tǒng)，包括:處理器；存儲(chǔ)器，存儲(chǔ)能夠在一個(gè)或更多個(gè)標(biāo)準(zhǔn)單元設(shè)計(jì)中布局的元件；以及布局模塊，利用處理器并根據(jù)限定的要求基于標(biāo)準(zhǔn)單元設(shè)計(jì)中的一個(gè)或更多個(gè)來布局半導(dǎo)體裝置，其中，布局模塊:沿第一方向布局第一電源軌；以在垂直于第一方向的第二方向上與第一電源軌隔開第一間隙的方式沿第一方向布局第二電源軌；以在第二方向上與第二電源軌隔開第二間隙的方式在基底上布局沿第一方向延伸的第三電源軌;限定位于第一電源軌和第二電源軌之間的第一有源區(qū)和第二有源區(qū)使得第一有源區(qū)鄰近于第一電源軌，第二有源區(qū)鄰近于第二電源軌;限定位于第二電源軌和第三電源軌之間的第三有源區(qū)和第四有源區(qū)使得第三有源區(qū)鄰近于第二電源軌，第四有源區(qū)鄰近于第三電源軌;布局與第一有源區(qū)至第四有源區(qū)交叉且沿第二方向延伸的第一柵極并且布局與第一柵極隔開且沿第二方向延伸的第二柵極;在第一有源區(qū)至第四有源區(qū)上限定共享第一柵極的第一晶體管、第二晶體管、第五晶體管和第六晶體管使得第一晶體管和第二晶體管設(shè)置在第一電源軌和第二電源軌之間，并且使得第五晶體管和第六晶體管設(shè)置在第二電源軌和第三電源軌之間；在第一有源區(qū)至第四有源區(qū)上限定共享第二柵極的第三晶體管、第四晶體管、第七晶體管和第八晶體管使得第三晶體管和第四晶體管設(shè)置在第一電源軌和第二電源軌之間，并且第七晶體管和第八晶體管設(shè)置在第二電源軌和第三電源軌之間;布局由設(shè)置在相對(duì)基底第一高度處的第一金屬層構(gòu)成的將第一晶體管的輸入端子與第四晶體管的輸入端子連接的連接件，并且布局由設(shè)置在相對(duì)基底第一高度處的第一金屬層構(gòu)成的將第五晶體管的輸入端子和第八晶體管的輸入端子連接的連接件;布局由設(shè)置在相對(duì)基底比第一高度低的第二高度處的第二金屬層構(gòu)成的將第二晶體管的輸入端子與第三晶體管的輸入端子連接的連接件以及由設(shè)置在相對(duì)基底比第一高度低的第二高度處的第二金屬層構(gòu)成的將第六晶體管的輸入端子與第七晶體管的輸入端子連接的連接件。
[0010]根據(jù)本發(fā)明構(gòu)思的又一方面，提供了存儲(chǔ)多個(gè)元件的布局中的至少一個(gè)標(biāo)準(zhǔn)單元的標(biāo)準(zhǔn)單元庫的一種非暫時(shí)性計(jì)算機(jī)可讀介質(zhì)，在所述多個(gè)元件的布局中:電源軌沿第一方向在基底上延伸;基底的第一區(qū)域設(shè)置在電源軌的一側(cè)，基底的第二區(qū)域設(shè)置在電源軌的另一側(cè);第一柵極沿垂直于第一方向的第二方向延伸穿過第一區(qū)域和第二區(qū)域并且設(shè)置于在與第一方向和第二方向中的每個(gè)垂直的第三方向上距離基底的第一水平面處;第二柵極以與第一柵極隔開的方式沿第二方向延伸穿過第一區(qū)域和第二區(qū)域并且設(shè)置在距離基底的第一水平面處;第一連接件在第一區(qū)域中將設(shè)置在第一柵極上的第一晶體管的輸入端子和設(shè)置在第二柵極上的第四晶體管的輸入端子連接，并且被設(shè)置在相對(duì)于基底高于第一水平面的第二水平面處;第二連接件在第一區(qū)域中將設(shè)置在第一柵極上的第二晶體管的輸入端子和設(shè)置在第二柵極上的第三晶體管的輸入端子連接，并且被設(shè)置在相對(duì)于基底高于第一水平面且低于第二水平面的第三水平面處;第三連接件在第二區(qū)域中將設(shè)置在第一柵極上的第五晶體管的輸入端子和設(shè)置在第二柵極上的第八晶體管的輸入端子連接并且設(shè)置在第二水平面處；以及第四連接件在第二區(qū)域中將設(shè)置在第一柵極上的第六晶體管的輸入端子和設(shè)置在第二柵極上的第七晶體管的輸入端子連接并且設(shè)置在第三水平面處，其中，第二晶體管的輸入端子和第五晶體管的輸入端子由第一柵極的一部分來連接，第四晶體管的輸入端子和第七晶體管的輸入端子由第二柵極的一部分來連接。
【附圖說明】
[0011]通過下面參照附圖做出的本發(fā)明構(gòu)思的示例的詳細(xì)描述，本發(fā)明構(gòu)思的以上及其它方面和特征將變得更明顯，在附圖中:
[0012]圖1是根據(jù)本發(fā)明構(gòu)思的布局系統(tǒng)的框圖；
[0013]圖2是根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置的示例的電路圖；
[0014]圖3A是根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置的示例的布局圖；
[0015]圖3B和圖3C示出具有與圖3A中所示的布局類似的布局的半導(dǎo)體裝置的其它變形；
[0016]圖4A和圖4B均是沿圖3A的線L-L截取的具有圖3A中所示布局的半導(dǎo)體裝置的變形的剖視圖；
[0017]圖5是根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置的另一示例的布局圖；
[0018]圖6是根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置的另一示例的布局圖；
[0019]圖7A和圖7B均是沿圖6的線M-M截取的具有圖6中所示布局的半導(dǎo)體裝置的變形的剖視圖；
[0020]圖8是根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置的另一示例的布局圖；
[0021]圖9是根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置的另一示例的布局圖；
[0022]圖10是根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置的另一示例的布局圖；以及
[0023]圖11、圖12和圖13均是根據(jù)本發(fā)明構(gòu)思可以應(yīng)用半導(dǎo)體裝置的電子裝置的示例的正視圖。
【具體實(shí)施方式】
[0024]將參照附圖詳細(xì)描述示例。然而，發(fā)明構(gòu)思可以以各種不同形式來舉例說明，并且不應(yīng)該被解釋為僅限于示出的示例。相反，提供這些示例使得本公開將是徹底的和完整的，并且將向本領(lǐng)域技術(shù)人員充分地傳達(dá)發(fā)明構(gòu)思。因此，針對(duì)一些發(fā)明構(gòu)思的示例，沒有描述已知的工藝、元件和技術(shù)。除非另外指明，否則在附圖和書面描述中，同樣的附圖標(biāo)記始終表示同樣的元件，因此將不再重復(fù)描述。在附圖中，為了清晰起見，可以夸大層和區(qū)域的尺寸和相對(duì)尺寸。
[0025]將理解，雖然術(shù)語“第一”、“第二”、“第三”等可在這里用于描述各種元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)該受這些術(shù)語限制。這些術(shù)語僅是用來將一個(gè)元件、組件、區(qū)域、層或部分與另一個(gè)元件、組件、區(qū)域、層或部分區(qū)分開來。因此，在不脫離發(fā)明構(gòu)思的教導(dǎo)的情況下，下面討論的第一元件、組件、區(qū)域、層或部分可以被稱為第二元件、組件、區(qū)域、層或部分。
[0026]為了易于描述，這里可以使用空間相對(duì)術(shù)語(諸如“在……之下”、“在……下面”、“下面的”、“在……下方”、“在……上面”、“上面的”等)來描述附圖中示出的一個(gè)元件或特征與另一個(gè)或多個(gè)元件或特征的關(guān)系。將理解，空間相對(duì)術(shù)語意圖包含除了在附圖中描述的方向之外裝置在使用或操作中的不同方向。例如，如果附圖中的裝置被翻轉(zhuǎn)，則描述為“在”其它元件或特征“下面”或“之下”或“下方”的元件將隨后被定位為“在”所述其它元件或特征“上面”。因此，示例性術(shù)語“在…下面”和“在…下方”可包括“在……上面”和“在……下面”兩種方位?？梢粤硗舛ㄏ?旋轉(zhuǎn)90度或在其它方位)所述裝置，并且對(duì)在此使用的空間相對(duì)描述符做出相應(yīng)的解釋。另外，還將理解的是，當(dāng)層被稱作“在”兩個(gè)層“之間”時(shí)，該層可以是這兩個(gè)層之間唯一的層，或者也可以存在一個(gè)或更多的中間層。
[0027]在這里使用的術(shù)語僅用于描述特定示例的目的，而不意圖限制發(fā)明構(gòu)思。如這里所使用的，除非上下文另外清楚地指出，否則單數(shù)形式的“一”、“一個(gè)(種/者)”和“該(所述)”也意圖包括復(fù)數(shù)形式。還將理解的是，當(dāng)術(shù)語“包括”和/或其變型在本說明書中使用時(shí)，表明存在所述的特征、整體、步驟、操作、元件和/或組件，但是不排除存在或添加一個(gè)或多個(gè)其它特征、整體、步驟、操作、元件、組件和/或它們的組。如在此使用的，術(shù)語“和/或”包括一個(gè)或多個(gè)相關(guān)聯(lián)的列出的項(xiàng)中的任意以及所有組合。另外，術(shù)語“示例性”意在指示例或圖示。
[0028]將理解的是，當(dāng)元件或?qū)颖环Q為“在”另一元件或?qū)印吧稀薄ⅰ斑B接到”、“結(jié)合到”或者“鄰近于”另一元件或?qū)訒r(shí)，該元件或?qū)涌赡苤苯釉谒隽硪辉驅(qū)由稀⒅苯舆B接到、結(jié)合到或者鄰近于另一元件或?qū)?，或者可能存在中間元件或?qū)印Ｏ喾?，?dāng)元件被稱作“直接”在另一元件或?qū)印吧稀?、“直接連接到”、“直接結(jié)合到”或“緊鄰于”另一元件或?qū)訒r(shí)，不存在中間元件或中間層。
[0029]除非另有定義，否則這里使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有與本發(fā)明構(gòu)思所屬領(lǐng)域的普通技術(shù)人員通常理解的含義相同的含義。還將理解的是，除非這里明確如此定義，否則術(shù)語(諸如在通用字典中定義的術(shù)語)應(yīng)該被解釋為具有與相關(guān)領(lǐng)域和/或本說明書的上下文中它們的意思一致的意思，并且將不以理想化或過于形式化的含義進(jìn)行解釋。
[°03°]圖1不出根據(jù)本發(fā)明構(gòu)思的布局系統(tǒng)I。
[0031 ]參照圖1，布局系統(tǒng)I被構(gòu)造為根據(jù)發(fā)明構(gòu)思執(zhí)行布局方法。為此，布局系統(tǒng)I可以包括使布局系統(tǒng)I能夠執(zhí)行布局方法的一個(gè)或更多個(gè)指令(例如，軟件程序)，隨后描述布局方法的示例。在本發(fā)明構(gòu)思的一個(gè)示例中，布局系統(tǒng)I可以作為獨(dú)立裝置來操作或者與電連接到布局系統(tǒng)I的其它裝置一起來操作。當(dāng)通過例如網(wǎng)絡(luò)連接到另一裝置時(shí)，布局系統(tǒng)I可以在服務(wù)器-客戶端環(huán)境中作為服務(wù)器或客戶端來操作，在對(duì)等網(wǎng)絡(luò)環(huán)境或分布式網(wǎng)絡(luò)環(huán)境中作為一個(gè)對(duì)等體(peer)來操作。
[0032]布局系統(tǒng)I可以包括:處理器10(例如，中央處理單元(CPU)、圖形處理單元(GPU)、數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)等)、內(nèi)存20、存儲(chǔ)器30、布局模塊40、輸入裝置50和輸出裝置60 ο處理器10、內(nèi)存20、存儲(chǔ)器30、布局模塊40、輸入裝置50和輸出裝置60可以通過總線70電連接以便彼此交換數(shù)據(jù)。
[0033]存儲(chǔ)器30可以包括包含用于執(zhí)行布局方法的指令和與半導(dǎo)體裝置的布局有關(guān)的數(shù)據(jù)的計(jì)算機(jī)可讀介質(zhì)。指令可以在布局系統(tǒng)I執(zhí)行所述方法的同時(shí)駐留在內(nèi)存20(例如，主內(nèi)存)中或者在處理器10(例如，處理器10的緩存)中。例如，關(guān)于布局的數(shù)據(jù)可以包括:諸如設(shè)計(jì)規(guī)則的限制、與在半導(dǎo)體裝置的布局中使用的各種元件有關(guān)的數(shù)據(jù)、標(biāo)準(zhǔn)單元數(shù)據(jù)等。布局系統(tǒng)I可以利用輸入裝置50從用戶或者其它連接到布局系統(tǒng)I的裝置或系統(tǒng)接收關(guān)于布局的數(shù)據(jù)，并且利用輸出裝置60將存儲(chǔ)的涉及半導(dǎo)體裝置的布局的數(shù)據(jù)、結(jié)果數(shù)據(jù)等發(fā)送到用戶或者其它連接到布局系統(tǒng)I的裝置或系統(tǒng)。
[0034]布局模塊40可以利用處理器10并且根據(jù)限定的要求(例如，設(shè)計(jì)規(guī)則)來布局一個(gè)或更多個(gè)半導(dǎo)體裝置的標(biāo)準(zhǔn)單元。標(biāo)準(zhǔn)單元的設(shè)計(jì)可以存儲(chǔ)于存儲(chǔ)器30中。隨后將參照圖3A來描述根據(jù)本發(fā)明構(gòu)思的布局模塊30通過其來布局標(biāo)準(zhǔn)單元(S卩，設(shè)計(jì)半導(dǎo)體裝置)的特定方法。
[0035]圖2示出根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置的電路。
[0036]參照圖2，該電路包括:第一晶體管MP2，由第一輸入信號(hào)A的反向的電壓電平門控以上拉第一節(jié)點(diǎn)Y;第二晶體管MN2，由第二輸入信號(hào)B的電壓電平門控以下拉第一節(jié)點(diǎn)Y;第三晶體管MP4，由第二輸入信號(hào)B的反向的電壓電平門控以上拉第一節(jié)點(diǎn)Y;第四晶體管MN4，由第一輸入信號(hào)A的電壓電平門控以下拉第一節(jié)點(diǎn)Y;第五晶體管MN6，由第二輸入信號(hào)B的電壓電平門控以下拉第二節(jié)點(diǎn)Y’；第六晶體管MP6，由第一輸入信號(hào)A的反向的電壓電平門控以上拉第二節(jié)點(diǎn)Y’；第七晶體管MN8，由第一輸入信號(hào)A的電壓電平門控以下拉第二節(jié)點(diǎn)Y’；以及第八晶體管MP8，由第二輸入信號(hào)B的反向的電壓電平門控以上拉第二節(jié)點(diǎn)Y’。
[0037]在此示例中，第一輸入信號(hào)A被傳送到半導(dǎo)體裝置的第一晶體管MP2、第四晶體管麗4、第六晶體管MP6和第七晶體管MN8，第二輸入信號(hào)B被傳送到第二晶體管MN2、第三晶體管MP4、第五晶體管麗6和第八晶體管MP8。因此，第一晶體管MP2、第四晶體管麗4、第六晶體管MP6和第七晶體管MN8可以分別具有彼此電連接的輸入端子，第二晶體管MN2、第三晶體管MP4、第五晶體管MN6和第八晶體管MP8可以分別具有彼此電連接的輸入端子。
[0038]如隨后將參照圖3A更詳細(xì)地描述，在半導(dǎo)體裝置中，第一晶體管MP2的輸入端子和第四晶體管MN4的輸入端子可以通過第一金屬層(例如，裝置的“金屬I”層)來連接，第二晶體管MN2的輸入端子和第三晶體管MP4的輸入端子可以通過第二金屬層(例如，裝置的“金屬O”層)來連接。此外，第五晶體管MN6的輸入端子和第八晶體管MP8的輸入端子可以通過第一金屬層(例如，“金屬I”層)來連接，第六晶體管MP6的輸入端子和第七晶體管MN8的輸入端子可以通過第二金屬層(例如，“金屬O”層)來連接。
[0039]第二晶體管MN2和第五晶體管MN6可以共享第一柵極(即，由第一柵極構(gòu)成)，第四晶體管麗4和第七晶體管麗8可以共享第二柵極。為此，第二晶體管麗2和第五晶體管麗6的柵極可以由連續(xù)的柵極線(即，第一柵極)構(gòu)成。同樣地，第四晶體管MN4和第七晶體管MN8的柵極可以由連續(xù)的柵極線(即，第二柵極)構(gòu)成。在此示例中，第二晶體管MN2的輸入端子和第五晶體管MN6的輸入端子可以通過設(shè)置在基底上的第一柵極的一部分(或第一互連件)來連接，第四晶體管MN4的輸入端子和第七晶體管MN8的輸入端子可以通過設(shè)置在基底上的第二柵極的一部分(或第二互連件)來連接。
[0040]第一柵極和第二柵極可以被設(shè)置在裝置中的第一水平面處，第一金屬層可以被設(shè)置在高于第一水平面的第二水平面處，第二金屬層可以被設(shè)置在高于第一水平面并且低于第二水平面的第三水平面處。
[0041 ]在當(dāng)前的示例中，第一晶體管MP2、第三晶體管MP4、第六晶體管MP6和第八晶體管MP8為P型晶體管，第二晶體管麗2、第四晶體管麗4、第五晶體管麗6和第七晶體管麗8為N型晶體管。然而，本發(fā)明構(gòu)思不限于此。即，在根據(jù)本發(fā)明構(gòu)思的另一示例中，第一晶體管MP2、第三晶體管MP4、第六晶體管MP6和第八晶體管MP8為N型晶體管，第二晶體管麗2、第四晶體管MN4、第五晶體管MN6和第七晶體管MN8為P型晶體管。
[0042]在本發(fā)明構(gòu)思的其他示例中，該電路還包括:晶體管MPl，串聯(lián)連接到第一晶體管MP2并且由輸入信號(hào)Cl的反向的電壓電平門控以提供供電電壓VDD;晶體管MNl，串聯(lián)連接到第二晶體管MN2并且由輸入信號(hào)CI的電壓電平門控以提供接地電壓VSS;晶體管MP3，串聯(lián)連接到第三晶體管MP4并且由輸入信號(hào)Dl的反向的電壓電平門控以提供供電電壓VDD;晶體管MN3，串聯(lián)連接到第四晶體管MN4并且由輸入信號(hào)DI的電壓電平門控以提供接地電壓VSS。
[0043]在根據(jù)本發(fā)明構(gòu)思的一些示例中，該電路還包括:晶體管MP5，串聯(lián)連接到第六晶體管MP6并且由輸入信號(hào)C2的反向的電壓電平門控以提供供電電壓VDD;晶體管MN5，串聯(lián)連接到第五晶體管MN6并且由輸入信號(hào)C2的電壓電平門控以提供接地電壓VSS;晶體管MP7，串聯(lián)連接到第八晶體管MP8并且由輸入信號(hào)D2的反向的電壓電平門控以提供供電電壓VDD;晶體管MN7，串聯(lián)連接到第七晶體管MN8并且由輸入信號(hào)D2的電壓電平門控以提供接地電壓VSSo
[0044]圖3A示出根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置的布局的一個(gè)示例。圖4A和圖4B均是根據(jù)本發(fā)明構(gòu)思，沿圖3A的線L-L截取的具有圖3A中所示的布局的半導(dǎo)體裝置的剖視圖。
[0045]參照圖3A和圖4A，半導(dǎo)體裝置可以包括第一電源軌102、第二電源軌104、第三電源軌106、第一柵極122和第二柵極124。
[0046]第一電源軌102、第二電源軌104和第三電源軌106沿第一方向在基底上縱向延伸。第一區(qū)域I被限定為第二電源軌104的一側(cè)，第二區(qū)域II被限定在第二電源軌104的另一側(cè)。第一電源軌102、第二電源軌104和第三電源軌106中的每個(gè)可以是提供電力的供電電壓(VDD)軌或接地的接地電壓(VSS)軌。在當(dāng)先示例中，第一電源軌102和第三電源軌106是VDD軌，第二電源軌104是VSS軌。
[0047]第一柵極122沿垂直于第一方向的第二方向穿過第一區(qū)域I和第二區(qū)域II延伸，第二柵極124在第一方向上與第一柵極122分開并且沿第二方向穿過第一區(qū)域I和第二區(qū)域II延伸。在此示例中，第一柵極122和第二柵極124被設(shè)置在裝置中的第一水平面處，S卩，位于在與第一方向和第二方向中的每個(gè)垂直的第三方向上距離基底相同的距離處。另外，在示出的示例中，第一柵極122和第二柵極124垂直于第二電源軌104并且穿過第二電源軌104延伸。因此，第一柵極122可以包括與第二電源軌104疊置的第一疊置部123，第二柵極124可以包括與第二電源軌104疊置的第二疊置部125。第一柵極122和第二柵極124可以是多晶硅柵極或金屬柵極。
[0048]在示出的示例中，第一晶體管MP2、第二晶體管MN2、第五晶體管MN6和第六晶體管MP6可以包括第一柵極122;第三晶體管MP4、第四晶體管MN4、第七晶體管MN8和第八晶體管MP8可以包括第二柵極124。然而，本發(fā)明構(gòu)思不限于晶體管的這種設(shè)置。此外，在示出的示例中，第二晶體管麗2、第四晶體管麗4、第五晶體管MN6和第七晶體管麗8被設(shè)置為鄰近于作為VSS軌的第二電源軌104。然而，本發(fā)明構(gòu)思不限于晶體管的這種設(shè)置。
[0049]在示出的示例中，第一晶體管MP2、第三晶體管MP4、第六晶體管MP6和第八晶體管MP8為P型晶體管，第二晶體管麗2、第四晶體管麗4、第五晶體管麗6和第七晶體管麗8為N型晶體管。然而，本發(fā)明構(gòu)思不限于此。即，在本發(fā)明構(gòu)思的另一示例中，第一晶體管MP2、第三晶體管MP4、第六晶體管MP6和第八晶體管MP8為N型晶體管，第二晶體管MN2、第四晶體管MN4、第五晶體管MN6和第七晶體管MN8為P型晶體管。
[0050]根據(jù)本發(fā)明構(gòu)思的所示示例的半導(dǎo)體裝置可以包括:在第一區(qū)域I中的第一連接件132和第二連接件134，在第二區(qū)域II中的第三連接件136和第四連接件138。在第一區(qū)域I中，第一連接件132將第一晶體管MP2的輸入端子和第四晶體管MN4的輸入端子連接，第二連接件134將設(shè)置在第一柵極122上的第二晶體管MN2的輸入端子和設(shè)置在第二柵極124上的第三晶體管MP4的輸入端子連接。在第二區(qū)域II中，第三連接件136將第五晶體管MN6的輸入端子和第八晶體管MP8的輸入端子連接，第四連接件138將第六晶體管MP6的輸入端子和第七晶體管MN8的輸入端子連接。
[0051]另外，在此示例中，第一連接件132和第三連接件136被設(shè)置在裝置中相對(duì)于基底比第一水平面高的第二水平面處，第二連接件134和第四連接件138被設(shè)置在相對(duì)于基底比第一水平面高并且比第二水平面低的第三水平面處。即，第一連接件132和第三連接件136被設(shè)置在與第二連接件134和第四連接件138不同的高度(距離基底的距離)處。在此示例的一些變形中，第一連接件132與第二連接件134交叉，第三連接件136與第四連接件138交叉。
[0052]在平面圖中看時(shí)，第一連接件132和第三連接件136可以均是L形形狀的。在示出的示例中，第一連接件132和第三連接件136朝向相同。然而，第一連接件132和第三連接件136的朝向可以不同。在平面圖中看時(shí)，第二連接件134和第四連接件138可以均是桿狀的因此朝向相同。
[0053]在本發(fā)明構(gòu)思的此示例的一個(gè)變形中，第一連接件132和第三連接件136是設(shè)置在第二水平面處的第一金屬層的一部分，第二連接件134和第四連接件138是設(shè)置在第三水平面處的第二金屬層的一部分。參照圖4A，第一柵極122和第二柵極124被設(shè)置在第一水平面LI處，第二連接件134被設(shè)置在第三水平面L3處，第一連接件132被設(shè)置在第二水平面L2處。例如，第一連接件132可以是“金屬I”層，第二連接件134可以是“金屬O”層?？蛇x地，第一連接件132可以是“金屬2”層，第二連接件134可以是“金屬I”層或“金屬O”層。
[0054]另外，在本發(fā)明構(gòu)思的這個(gè)示例中，第一柵極122或第二柵極124可以電連接到第二連接件134。例如，第一柵極122或第二柵極124的上表面和第二連接件134的下表面可以彼此接觸以形成電連接?？蛇x地，用于形成電連接的導(dǎo)電材料可以被設(shè)置在第一柵極122或第二柵極124的上表面和第二連接件134的下表面之間。
[0055]如在此所使用的第一水平面L1、第二水平面L2和第三水平面L3表示從基底到布局元件(例如，第一柵極122、第二柵極124、第二連接件134、第一連接件132等)的相對(duì)距離。這里，用于限定從布局元件到基底的距離的參考點(diǎn)可以是布局元件在其厚度方向上(即，在垂直方向上)的中心點(diǎn)。即，具體的布局元件的中心點(diǎn)可以與它的“水平面” 一致。例如，再次參照圖4A，從設(shè)置在第一水平面LI處的第一柵極122或第二柵極124的中心點(diǎn)到基底的距離可以小于從設(shè)置在第三水平面L3處的第二連接件134的中心點(diǎn)到基底的距離，從設(shè)置在第三水平面L3處的第二連接件134的中心點(diǎn)到基底的距離可以小于從設(shè)置在第二水平面L2處的第一連接件132的中心點(diǎn)到基底的距離。
[0056]在圖4B中所示的本發(fā)明構(gòu)思的示例中，設(shè)置在第三水平面L3處的第二連接件134的下表面與設(shè)置在第一水平面LI處的第一柵極122或第二柵極124的上表面接觸。即，從基底到設(shè)置在第三水平面L3處的第二連接件134的下表面的距離可以與從基底到設(shè)置在第一水平面LI的第一柵極122或第二柵極124的上表面的距離相等。這種設(shè)置在第一水平面LI處的第一柵極122或第二柵極124和設(shè)置在第三水平面L3處的第二連接件134之間的關(guān)系(SP，接觸)可以與設(shè)置在第三水平面L3處的第二連接件134和設(shè)置在第二水平面L2處的第一連接件132之間的關(guān)系相同。
[0057]第二晶體管MN2的輸入端子和第五晶體管MN6的輸入端子可以通過第一柵極122的一部分(例如，第一柵極122的第一疊置部123)來連接，第四晶體管MN4的輸入端子和第七晶體管MN8的輸入端子可以通過第二柵極124的部分(例如，第二柵極124的第二疊置部125)來連接。
[0058]上面參照圖1描述的布局系統(tǒng)I的布局模塊40可以設(shè)計(jì)如下的半導(dǎo)體裝置的布局。
[0059]例如，布局模塊40可以將第一電源軌102沿第一方向延伸布局在基底上，將第二電源軌104布局成在垂直于第一方向的第二方向上與第一電源軌102隔開地沿第一方向延伸、將第三電源軌106布局成在第二方向上與第二電源軌104隔開地沿第一方向延伸布局。
[0060]隨后，布局模塊40可以限定位于第一電源軌102和第二電源軌104之間的第一有源區(qū)112和第二有源區(qū)114。第一有源區(qū)112可以鄰近于第一電源軌102，第二有源區(qū)114可以鄰近于第二電源軌104。此外，布局模塊40可以限定位于第二電源軌104和第三電源軌106之間的第三有源區(qū)116和第四有源區(qū)118。第三有源區(qū)116可以鄰近于第二電源軌104，第四有源區(qū)118可以鄰近于第三電源軌106。
[0061]隨后，布局模塊40可以將第一柵極122布局成沿第二方向與第一有源區(qū)至第四有源區(qū)112、114、116和118交叉，并且將第二柵極124以與第一柵極122隔開的方式沿第二方向布局。
[0062]布局模塊40可以利用第一柵極122和第一有源區(qū)至第四有源區(qū)112、114、116和118來布局第一晶體管MP2、第二晶體管MN2、第五晶體管MN6和第六晶體管MP6的位置。第一晶體管MP2和第二晶體管MN2可以設(shè)置在第一電源軌102和第二電源軌104之間，第五晶體管MN6和第六晶體管MP6可以設(shè)置在第二電源軌104和第三電源軌106之間。布局模塊40可以利用第二柵極124和第一有源區(qū)至第四有源區(qū)112、114、116和118來布局第三晶體管MP4、第四晶體管麗4、第七晶體管MN8和第八晶體管MP8。第三晶體管MP4和第四晶體管MN4可以設(shè)置在第一電源軌102和第二電源軌104之間，第七晶體管麗8和第八晶體管MP8可以設(shè)置在第二電源軌104和第三電源軌106之間。
[0063]隨后，布局模塊40設(shè)計(jì)第一晶體管MP2的輸入端子和第四晶體管MN4的輸入端子之間以及第五晶體管MN6的輸入端子和第八晶體管MP8的輸入端子之間的連接，S卩，設(shè)計(jì)由設(shè)置在距基底第一高度處的第一金屬層構(gòu)成的軌跡(trace)。此外，布局模塊40設(shè)計(jì)第二晶體管MN2的輸入端子和第三晶體管MP4的輸入端子之間以及第六晶體管MP6的輸入端子和第七晶體管MN8的輸入端子之間的連接，S卩，設(shè)計(jì)由設(shè)置在距離基底比第一高度低的第二高度處的第二金屬層構(gòu)成的軌跡。
[0064]圖3B和圖3C示出根據(jù)發(fā)明構(gòu)思布局并制造的半導(dǎo)體裝置的其它示例。
[0065]參照圖3B，對(duì)于設(shè)置在第二區(qū)域II中的第三連接件136的形狀而言，示出的示例與圖3A的示例不同。具體地講，在圖3A的示例中，第三連接件136的一部分以與第二柵極124豎直地并列(即，沿著第二柵極124)的方式縱向延伸，而在圖3B的示例中，第三連接件136的一部分以與第一柵極122豎直地并列(S卩，沿著第一柵極122)的方式縱向延伸。
[0066]參照圖3C，示出的示例與圖3A的示例的不同在于:在第二區(qū)域II中，第三連接件136將設(shè)置在第二柵極124上的第七晶體管MN8的輸入端子與設(shè)置在第一柵極122上的第六晶體管MP6的輸入端子連接；以及在第二區(qū)域II中，第四連接件138將設(shè)置在第一柵極122上的第五晶體管MN6的輸入端子與設(shè)置在第二柵極124上的第八晶體管MP8的輸入端子連接。
[0067]圖5是根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置的另一示例的布局圖。
[0068]參照圖5，示出的示例與圖3A的示例的不同在于:第一電源軌102和第三電源軌106對(duì)應(yīng)于VSS軌，第二電源軌104對(duì)應(yīng)于VDD軌。換言之，在先前的圖3A的示例中，第一區(qū)域I和第二區(qū)域II共享VSS軌，而在圖5中所示的示例中，第一區(qū)域I和第二區(qū)域II共享VDD軌。
[0069]因此，第五晶體管MN6和第七晶體管MN8被設(shè)置為鄰近于第一電源軌102，第一晶體管MP2、第三晶體管MP4、第六晶體管MP6和第八晶體管MP8被設(shè)置為鄰近于第二電源軌104，第二晶體管MN2和第四晶體管MN4被設(shè)置為鄰近于第三電源軌106。
[0070]另外，在本示例中，第六晶體管MP6的輸入端子和第一晶體管MP2的輸入端子通過第一柵極122的一部分(例如，第一柵極122的疊置部123)來連接，第八晶體管MP8的輸入端子和第三晶體管MP4的輸入端子通過第二柵極124的一部分(例如，第二柵極124的疊置部125)來連接。
[0071]圖6示出根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置的其它示例的布局。圖7A和圖7B是均沿圖6的線M-M截取的示例中的不同變形的示例的剖視圖。
[0072 ]圖6和圖7A的示例與圖3A的示例的不同在于:在第一區(qū)域I中，第一連接件132將設(shè)置在第一柵極122上的第二晶體管MN2的輸入端子和設(shè)置在第二柵極124上的第三晶體管MP4的輸入端子連接；以及在第一區(qū)域I中，第二連接件134將設(shè)置在第一柵極122上的第一晶體管MP2的輸入端子和設(shè)置在第二柵極124上的第四晶體管MN4的輸入端子連接。同樣的，在第二區(qū)域II中，第三連接件136將設(shè)置在第一柵極122上的第六晶體管MP6的輸入端子和設(shè)置在第二柵極124上的第七晶體管MN8的輸入端子連接；以及在第二區(qū)域II中，第四連接件138將設(shè)置在第一柵極122上的第五晶體管MN6的輸入端子和設(shè)置在第二柵極124上的第八晶體管MP8的輸入端子連接。
[0073]另外，在此示例中，第一連接件132和第三連接件136被設(shè)置在相對(duì)于裝置的基底比第一水平面高的第二水平面處，第二連接件134和第四連接件138被設(shè)置在相對(duì)于基底高于第一水平面并且低于第二水平面的第三水平面處。
[0074]第一連接件132和第三連接件136可以構(gòu)成設(shè)置在第二水平面處的第一金屬層，第二連接件134和第四連接件138可以構(gòu)成設(shè)置在第三水平面處的第二金屬層。參照圖7A，第一柵極122和第二柵極124被設(shè)置在第一水平面LI處，第二連接件134被設(shè)置在第三水平面L3處，第一連接件132被設(shè)置在第二水平面L2處。例如，第一連接件132可以是“金屬I”層，第二連接件134可以是“金屬O”層。可選地，第一連接件132可以是“金屬2”層，第二連接件134可以是“金屬I”或“金屬O”層。
[0075]此外，第一柵極122或第二柵極124可以電連接到第二連接件134。例如，第一柵極122或第二柵極124的上表面和第二連接件134的下表面可以彼此接觸以形成電連接。可選地，形成電連接的導(dǎo)電材料可以被設(shè)置在第一柵極122或第二柵極124的上表面和第二連接件134的下表面之間。
[0076]仍參照圖7A，從設(shè)置在第一水平面LI處的第一柵極122或第二柵極124的中心點(diǎn)到基底的距離可以小于從設(shè)置在第三水平面L3處的第二連接件134的中心點(diǎn)到基底的距離，從設(shè)置在第三水平面L3處的第二連接件134的中心點(diǎn)到基底的距離可以小于從設(shè)置在第二水平面L2處的第一連接件132的中心點(diǎn)到基底的距離。
[0077]在圖7B中所示的半導(dǎo)體裝置的變形中，設(shè)置在第三水平面L3處的第二連接件134的下表面與設(shè)置在第一水平面LI處的第一柵極122或第二柵極124的上表面接觸。即，從基底到設(shè)置在第三水平面L3處的第二連接件134的下表面的距離可以與從基底到設(shè)置在第一水平面LI的第一柵極122或第二柵極124的上表面的距離相等。設(shè)置在第一水平面LI處的第一柵極122或第二柵極124和設(shè)置在第三水平面L3處的第二連接件134之間的關(guān)系(S卩，接觸)可以與設(shè)置在第三水平面L3處的第二連接件134和設(shè)置在第二水平面L2處的第一連接件132之間的關(guān)系相同。
[0078]圖8示出根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置的另一示例的布局。
[0079]參照圖8，示出的示例與圖6的示例的不同在于:第一電源軌102和第三電源軌106對(duì)應(yīng)于VSS軌，第二電源軌104對(duì)應(yīng)于VDD軌。換言之，雖然在先前的圖6的示例中，第一區(qū)域I和第二區(qū)域II共享VSS軌，但是在圖8中所示的示例中，第一區(qū)域I和第二區(qū)域II共享VDD軌。
[0080]因此，第五晶體管MN6和第七晶體管MN8被設(shè)置為鄰近于第一電源軌102，第一晶體管MP2、第三晶體管MP4、第六晶體管MP6和第八晶體管MP8被設(shè)置為鄰近于第二電源軌104，第二晶體管MN2和第四晶體管MN4被設(shè)置為鄰近于第三電源軌106。
[0081]另外，在本示例中，第六晶體管MP6的輸入端子和第一晶體管MP2的輸入端子通過第一柵極122的一部分(例如，通過第一柵極122的疊置部123)來連接，第八晶體管MP8的輸入端子和第三晶體管MP4的輸入端子通過第二柵極124的一部分(例如，通過第二柵極124的疊置部125)來連接。
[0082]圖9示出根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置的又一示例的布局。
[0083]參照圖9，示出的示例與圖3A的示例的不同在于:根據(jù)示出的示例的半導(dǎo)體裝置還包括第四電源軌108以與第三電源軌106—起限定第三區(qū)域III。因此，第一柵極122包括兩個(gè)第一疊置部123a和123b，第二柵極124包括兩個(gè)第二疊置部125a和125b。在第三區(qū)域III中，第九晶體管MPlO和第十晶體管MNlO由第一柵極122構(gòu)成，第^^一晶體管MP12和第十二晶體管MN12由第二柵極124構(gòu)成。
[0084]另外，在示出的示例中，半導(dǎo)體裝置的第一晶體管MP2、第四晶體管MN4、第六晶體管MP6、第七晶體管MN8、第九晶體管MPlO和第十二晶體管MN12共享第一輸入信號(hào)A，第二晶體管麗2、第三晶體管MP4、第五晶體管麗6、第八晶體管MP8、第十晶體管MNl O和第^^一晶體管MPl 2共享第二輸入信號(hào)B。
[0085]因此，第一晶體管MP2的輸入端子和第四晶體管MN4的輸入端子、第五晶體管MN6的輸入端子和第八晶體管MP8的輸入端子以及第九晶體管MPlO的輸入端子和第十二晶體管MN12的輸入端子可以通過第一金屬層(例如，“金屬I”層)來連接。此外，第二晶體管MN2的輸入端子和第三晶體管MP4的輸入端子、第六晶體管MP6的輸入端子和第七晶體管MN8的輸入端子以及第十晶體管MNlO的輸入端子和第十一晶體管MP12的輸入端子可以通過第二金屬層(例如，“金屬O”層)來連接。
[0086]如先前示例中，第一電源軌至第四電源軌102、104、106和108中的每個(gè)可以是VDD軌或者VSS軌二者之一。因此，晶體管是N型還是P型可以取決于所述軌(第一電源軌至第四電源軌102、104、106和108)是VDD軌還是VSS軌。
[0087]此外，示出的根據(jù)發(fā)明構(gòu)思的半導(dǎo)體裝置的示例包括第一區(qū)域I至第三區(qū)域III，但是本發(fā)明構(gòu)思不限于僅具有三個(gè)這樣區(qū)域的半導(dǎo)體裝置，而是包括具有布局了超過四個(gè)或更多個(gè)區(qū)域的類似元件的裝置。
[0088]圖10示出根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置的布局的又一示例。
[0089]參照圖10，示出的示例與圖3A的示例不同在于:第一柵極122的第一疊置部127包括與第一柵極122的其它部分不同的材料，第二柵極124的第二疊置部129包括與第二柵極124的其它部分不同的材料。例如，第一柵極122可以是多晶硅柵極，在這種情況下，第一疊置部127可以是金屬而第一柵極122的其余部分可以是多晶硅。相反地，第一柵極122可以是金屬柵極，在這種情況下，第一疊置部127是多晶硅而第一柵極122的其余部分可以是金屬。
[0090]根據(jù)上述參照圖3A至圖10的本發(fā)明構(gòu)思的示例，可以使共享同一輸入信號(hào)的每個(gè)半導(dǎo)體電路的面積最小化。此外，作為共享同一輸入信號(hào)的每個(gè)半導(dǎo)體電路的面積減小的結(jié)果，因寄生電容和寄生電阻的減小，使得功耗最小化。即，根據(jù)發(fā)明構(gòu)思的一方面，可以提供具有相對(duì)小的面積和消耗相對(duì)少量功率的半導(dǎo)體裝置。
[0091]以上所述的本發(fā)明構(gòu)思的示例可以作為標(biāo)準(zhǔn)單元庫存儲(chǔ)于計(jì)算機(jī)可讀記錄介質(zhì)(諸如，存儲(chǔ)器30)中并且用在半導(dǎo)體電路的設(shè)計(jì)中。即，標(biāo)準(zhǔn)單元庫可以包括如通過圖3A至圖1O所示例的在本發(fā)明的范圍內(nèi)的布局。計(jì)算機(jī)可讀記錄介質(zhì)的示例包括:磁介質(zhì)(諸如硬盤、軟盤和磁帶)、光介質(zhì)(諸如ro_R0M和DVD)、磁光介質(zhì)(諸如軟光盤)以及硬件(諸如R0M、RAM和閃存)。
[0092]圖11至圖13示出可以具有根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置的電子裝置的示例。
[0093]圖11示出平板個(gè)人計(jì)算機(jī)(平板PC) 1200，圖12示出筆記本計(jì)算機(jī)1300，圖13示出智能電話1400。平板PC 1200、筆記本計(jì)算機(jī)1300和智能電話1400中的每個(gè)可以具有至少一個(gè)根據(jù)本發(fā)明構(gòu)思布局并制造的半導(dǎo)體裝置。
[0094]然而，如在此描述的，根據(jù)本發(fā)明構(gòu)思的半導(dǎo)體裝置還可以應(yīng)用于除圖11至圖13中所示的電子產(chǎn)品之外的各種集成電路(IC)裝置。例如，本發(fā)明構(gòu)思可以應(yīng)用于桌上型計(jì)算機(jī)、超便攜PC(UMPC)、工作站、上網(wǎng)本計(jì)算機(jī)、PDA、無線電話、移動(dòng)電話、電子書、便攜式多媒體播放器(PMP)、移動(dòng)游戲主機(jī)、導(dǎo)航裝置、黑匣子、數(shù)字相機(jī)、三維電視機(jī)、數(shù)字錄音機(jī)、數(shù)字音頻播放器、數(shù)字圖片記錄器、數(shù)字圖片播放器、數(shù)字錄像機(jī)、數(shù)字視頻播放器等。
[0095]最后，發(fā)明構(gòu)思的示例已經(jīng)在上文中進(jìn)行了詳細(xì)的描述。然而，發(fā)明構(gòu)思可以以許多不同方式付諸實(shí)施，并且不應(yīng)被解釋為受限于以上所述的示例。相反，描述這些示例使得本公開是徹底的和完整的，并且將向本領(lǐng)域技術(shù)人員充分地傳達(dá)發(fā)明構(gòu)思。因此，發(fā)明構(gòu)思的實(shí)際精神和范圍不被以上描述的示例限定而由權(quán)利要求所限定。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括: 基底，具有設(shè)置在穿過基底沿第一方向延伸的軸的一側(cè)的第一區(qū)域和基底的設(shè)置在所述軸的另一側(cè)的第二區(qū)域； 第一柵極，沿垂直于第一方向的第二方向延伸穿過第一區(qū)域和第二區(qū)域，并且設(shè)置在裝置中的相對(duì)于基底的第一水平面處； 第二柵極，以在第一方向上與第一柵極隔開的方式沿第二方向延伸穿過第一區(qū)域和第二區(qū)域，并且設(shè)置在裝置中的第一水平面處； 第一連接件，在第一區(qū)域中將由第一柵極構(gòu)成的第一晶體管的輸入端子和由第二柵極構(gòu)成的第四晶體管的輸入端子電連接，并且設(shè)置在相對(duì)于基底高于第一水平面的第二水平面處； 第二連接件，在第一區(qū)域中將由第一柵極構(gòu)成的第二晶體管的輸入端子和由第二柵極構(gòu)成的第三晶體管的輸入端子電連接，并且設(shè)置在相對(duì)于基底高于第一水平面且低于第二水平面的第三水平面處； 第三連接件，設(shè)置在裝置中的第二水平面處；以及 第四連接件，設(shè)置在裝置中的第三水平面處， 其中，第二晶體管的輸入端子和第五晶體管的輸入端子分別由第一柵極的一部分來構(gòu)成，第四晶體管的輸入端子和第七晶體管的輸入端子分別由第二柵極的一部分來構(gòu)成。2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，第一連接件和第三連接件是導(dǎo)電材料的第一圖案，第二連接件和第四連接件是導(dǎo)電材料的第二圖案，導(dǎo)電材料的第一圖案的在與基底的上表面垂直的垂直方向上的中心位于第二水平面處，以及導(dǎo)電材料的第二圖案的在所述垂直方向上的中心位于第三水平面處。3.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，在平面圖中看時(shí)，第一連接件與第二連接件交叉，第三連接件與第四連接件交叉。4.如權(quán)利要求1所述的半導(dǎo)體裝置，還包括沿第一方向縱向延伸的電源軌，其中，在平面圖中看時(shí)，第一柵極和第二柵極與電源軌呈直角交叉。5.如權(quán)利要求4所述的半導(dǎo)體裝置，其中，第一柵極包括與電源軌疊置的第一疊置部，第二晶體管的輸入端子和第五晶體管的輸入端子由第一疊置部構(gòu)成。6.如權(quán)利要求4所述的半導(dǎo)體裝置，其中，第二柵極包括與電源軌疊置的第二疊置部，第四晶體管的輸入端子和第七晶體管的輸入端子由第二疊置部構(gòu)成。7.如權(quán)利要求4所述的半導(dǎo)體裝置，其中，第二晶體管、第四晶體管、第五晶體管和第七晶體管被設(shè)置為鄰近于電源軌。8.如權(quán)利要求4所述的半導(dǎo)體裝置，其中，電源軌是接地電壓軌，第一晶體管、第三晶體管、第六晶體管和第八晶體管為P型晶體管，第二晶體管、第四晶體管、第五晶體管和第七晶體管為N型晶體管。9.如權(quán)利要求4所述的半導(dǎo)體裝置，其中，電源軌是供電電壓軌，第一晶體管、第三晶體管、第六晶體管和第八晶體管為N型晶體管，第二晶體管、第四晶體管、第五晶體管和第七晶體管為P型晶體管。10.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，第三連接件將第五晶體管的輸入端子與第八晶體管的輸入端子電連接，第四連接件將第六晶體管的輸入端子與第七晶體管的輸入端子電連接，或者 第三連接件將第六晶體管的輸入端子和第七晶體管的輸入端子電連接，第四連接件將第五晶體管的輸入端子和第八晶體管的輸入端子電連接。11.一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括: 基底； 電源軌，沿第一方向在基底上縱向延伸以使基底具有設(shè)置在電源軌的一側(cè)的第一區(qū)域和設(shè)置在電源軌的另一側(cè)的第二區(qū)域； 第一柵極，沿垂直于第一方向的第二方向延伸穿過第一區(qū)域和第二區(qū)域，并且具有與電源軌疊置的第一疊置部； 第二柵極，以在第一方向上與第一柵極隔開的方式沿第二方向延伸穿過第一區(qū)域和第二區(qū)域，并且具有與電源軌疊置的第二疊置部， 其中，裝置的第一晶體管設(shè)置在第一柵極在第一區(qū)域中延伸的位置處，裝置的第四晶體管設(shè)置在第二柵極在第一區(qū)域中延伸的位置處，裝置的第七晶體管設(shè)置在第二柵極在第二區(qū)域中延伸的位置處，裝置的第六晶體管設(shè)置在第一柵極在第二區(qū)域中延伸的位置處，第一晶體管、第四晶體管、第七晶體管和第六晶體管由相同的第一輸入信號(hào)來門控，裝置的第二晶體管設(shè)置在第一柵極在第一區(qū)域中延伸的位置處，裝置的第三晶體管設(shè)置在第二柵極在第一區(qū)域中延伸的位置處，裝置的第五晶體管設(shè)置在第一柵極在第二區(qū)域中延伸的位置處，裝置的第八晶體管設(shè)置在第二柵極在第二區(qū)域中延伸的位置處， 第二晶體管、第三晶體管、第五晶體管和第八晶體管由相同的第二輸入信號(hào)來門控；第一金屬層，包括在第一區(qū)域中將第一晶體管的輸入端子和第四晶體管的輸入端子電連接的連接件及在第二區(qū)域中將第五晶體管的輸入端子和第八晶體管的輸入端子電連接的連接件；以及 第二金屬層，包括在第一區(qū)域中將第二晶體管的輸入端子和第三晶體管的輸入端子電連接的連接件及在第二區(qū)域中將第六晶體管的輸入端子和第七晶體管的輸入端子電連接的連接件， 其中，第一金屬層和第二金屬層設(shè)置在裝置中的彼此不同的水平面處， 第二晶體管的輸入端子和第五晶體管的輸入端子通過第一疊置部電連接，以及 第四晶體管的輸入端子和第七晶體管的輸入端子通過第二疊置部電連接。12.如權(quán)利要求11所述的半導(dǎo)體裝置，其中，第二金屬層設(shè)置在裝置中相對(duì)于基底比設(shè)置有第一金屬層的水平面低的水平面處。13.如權(quán)利要求12所述的半導(dǎo)體裝置，其中，第一疊置部和第二疊置部設(shè)置在裝置中相對(duì)于基底比設(shè)置有第二金屬層的水平面低的水平面處。14.如權(quán)利要求11所述的半導(dǎo)體裝置，其中，在平面圖中看時(shí)，設(shè)置在第一區(qū)域中的第一金屬層的連接件和設(shè)置在第一區(qū)域中的第二金屬層的連接件彼此交叉。15.如權(quán)利要求11所述的半導(dǎo)體裝置，其中，在平面圖中看時(shí)，設(shè)置在第二區(qū)域中的第一金屬層的連接件和設(shè)置在第二區(qū)域中的第二金屬層的連接件彼此交叉。16.如權(quán)利要求11所述的半導(dǎo)體裝置，其中，第二晶體管、第四晶體管、第五晶體管和第七晶體管被設(shè)置為鄰近于電源軌。17.一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括: 基底； 柵極線，在第一方向上彼此分隔開，并且均沿與第一方向垂直的第二方向在基底上縱向延伸； 第一金屬層，設(shè)置在基底上并且包括第一組不連續(xù)的導(dǎo)電連接件； 第二金屬層，設(shè)置在基底上與第一金屬層不同的水平面處并且包括第二組不連續(xù)的導(dǎo)電連接件， 其中，裝置具有沿第二方向并排設(shè)置的多個(gè)單元， 每個(gè)單元由以下構(gòu)成:基底的在第二方向上彼此隔開的有源區(qū)；在有源區(qū)上縱向延伸的柵極線中的第一柵極線和第二柵極線;第一對(duì)晶體管，分別位于第一柵極線在有源區(qū)上延伸的位置處，并且第一柵極線在單元中為第一對(duì)晶體管提供輸入端子;第二對(duì)晶體管，分別位于第二柵極線在有源區(qū)上延伸的位置處，并且第二柵極線在單元中為第二對(duì)晶體管提供輸入端子;第一金屬層的連接件中的一個(gè)連接件以及第二金屬層的連接件中的一個(gè)連接件， 在單元中，第一金屬層的連接件中的所述一個(gè)連接件與第一柵極線和第二柵極線疊置并且將所述第一對(duì)晶體管中的一個(gè)晶體管的輸入端子電連接到第二對(duì)晶體管中的一個(gè)晶體管的輸入端子，并且 在單元中，第二金屬層的連接件中的所述一個(gè)連接件與第一柵極線和第二柵極線疊置并且將所述第一對(duì)晶體管中的另一晶體管的輸入端子電連接到所述第二對(duì)晶體管中的另一晶體管的輸入端子。18.如權(quán)利要求17所述的半導(dǎo)體裝置，其中，第一金屬層的導(dǎo)電連接件在平面圖中看時(shí)均是L形形狀的，第二金屬層的導(dǎo)電連接件在平面圖中看時(shí)均是桿狀的。19.如權(quán)利要求17所述的半導(dǎo)體裝置，還包括均以在第二方向上隔開的方式在基底上沿第一方向縱向延伸的多條軌， 其中，每個(gè)單元被置于所述多條軌中的在第二方向上相鄰的軌之間， 所述多條軌中的在每個(gè)單元的相對(duì)的側(cè)面上的所述相鄰的軌分別包括接地電壓軌和供電電壓軌， 在平面圖中看時(shí)，第一柵極和第二柵極中的每個(gè)與所述多條軌中的所述相鄰的軌呈直角交叉， 第一金屬層和第二金屬層中的一個(gè)的導(dǎo)電連接件電連接到接地電壓軌和供電電壓軌中的一條，并且 第一金屬層和第二金屬層中的另一個(gè)的導(dǎo)電連接件電連接到接地電壓軌和供電電壓軌中的另一條。20.如權(quán)利要求17所述的半導(dǎo)體裝置，其中，每個(gè)單元的第一對(duì)晶體管均為P型晶體管和η型晶體管中的一種，每個(gè)單元的第二對(duì)晶體管均為P型晶體管和η型晶體管中的另一種。
【文檔編號(hào)】H01L27/02GK105977252SQ201610112520
【公開日】2016年9月28日
【申請日】2016年2月29日
【發(fā)明人】李大成, 文大英, 金珉修
【申請人】三星電子株式會(huì)社