半導體裝置的制造方法
【專利摘要】本發(fā)明的實施方式提供一種能夠判定龜裂有無的半導體裝置。實施方式的半導體裝置(1)包含：襯底(30)；第1化合物半導體層(32)，設于襯底(30)上；第2化合物半導體層(33)，設于第1化合物半導體層(32)上，且?guī)侗鹊?化合物半導體層(32)大；元件分離區(qū)域(21)，設于第1化合物半導體層(32)及第2化合物半導體層(33)內(nèi)；導電區(qū)域(23)，包含配置在比元件分離區(qū)域(21)更外側的第1及第2化合物半導體層(32、33)；以及第1及第2電極墊(24)，電連接于導電區(qū)域(23)。
【專利說明】
半導體裝置[0001][相關申請案][0002]本申請案享有以日本專利申請案2015-49743號(申請日:2015年3月12日)為 基礎申請案的優(yōu)先權。本申請案通過參照該基礎申請案而包含基礎申請案的全部內(nèi)容。
技術領域
[0003]本發(fā)明的實施方式涉及一種半導體裝置，尤其涉及一種具備化合物半導體的半導體裝置?！颈尘凹夹g】
[0004]使用有氮化物半導體的半導體元件被利用于功率裝置及高頻裝置。此外，作為使用有氮化物半導體的半導體發(fā)光元件的發(fā)光二極管(LED)被利用于顯示裝置及照明等。使用有氮化物半導體等化合物半導體的元件具有優(yōu)秀的材料特性，所以能夠?qū)崿F(xiàn)高性能的半導體元件。
[0005]若將此種氮化物半導體元件形成于硅(Si)襯底上則量產(chǎn)性優(yōu)秀。然而，容易因晶格常數(shù)或熱膨脹系數(shù)的差異而產(chǎn)生缺陷或龜裂等。起因于該龜裂，而功率裝置等產(chǎn)生不良， 良率降低。
【發(fā)明內(nèi)容】
[〇〇〇6]實施方式提供一種能夠判定龜裂有無的半導體裝置。
[0007]實施方式的半導體裝置具備:襯底；第1化合物半導體層，設于所述襯底上；第2 化合物半導體層，設于所述第1化合物半導體層上，且?guī)洞笥谒龅?化合物半導體層； 第1元件分離區(qū)域，設于所述第1化合物半導體層及所述第2化合物半導體層內(nèi)；第1導電區(qū)域，包含配置在比所述第1元件分離區(qū)域更外側的所述第1及第2化合物半導體層；及第 1及第2電極墊，電連接于所述第1導電區(qū)域?！靖綀D說明】
[0008]圖1是第1實施方式的半導體裝置的俯視圖。
[0009]圖2是沿著圖1的I1-1I線的半導體裝置的剖視圖。
[0010]圖3是沿著圖1的II1-1II線的半導體裝置的剖視圖。
[0011]圖4是已產(chǎn)生龜裂50的半導體裝置1的俯視圖。
[0012]圖5是沿著圖4的V-V線的半導體裝置的剖視圖。
[0013]圖6是第2實施方式的半導體裝置的俯視圖。
[0014]圖7是沿著圖6的VI1-VII線的半導體裝置的剖視圖。
[0015]圖8是第3實施方式的半導體裝置的俯視圖。
[0016]圖9是圖8的半導體裝置的部分區(qū)域的俯視圖。
[0017]圖10是第4實施方式的半導體裝置的俯視圖。
[0018]圖11是沿著圖10的X1-XI線的半導體裝置的剖視圖。
[0019]圖12是第5實施方式的半導體裝置的俯視圖?！揪唧w實施方式】
[0020]以下，參照附圖對實施方式進行說明。然而，附圖是示意圖或概念圖，各附圖的尺寸及比率等并非一定與實物相同。
[0021]以下所示的若干實施方式對用于使本發(fā)明的技術思想具體化的裝置及方法進行例示，并非用構成零件的形狀、構造、配置等而特定本發(fā)明的技術思想。另外，在以下說明中，對具有相同功能及構成的要素，附加相同符號，且僅在必要的情況下進行重復說明。 [〇〇22][第1實施方式][〇〇23][1]半導體裝置的構成
[0024]圖1是第1實施方式的半導體裝置1的俯視圖。圖2是沿著圖1的I1-1I線的半導體裝置1的剖視圖。圖3是沿著圖1的II1-1II線的半導體裝置1的剖視圖。半導體裝置1具備元件區(qū)域10、及周邊區(qū)域20。
[0025]元件區(qū)域10中設有半導體元件14。半導體元件14包含使用化合物半導體的功率裝置、及/或高頻裝置，具體來說，包含異質(zhì)接合FET(HFET:Heter〇-junct1n Field Effect Transistor，異質(zhì)接合場效應晶體管)、或高電子迀移率晶體管(HEMT:High Electron Mobility Transistor)〇
[0026]周邊區(qū)域20設于元件區(qū)域10的周圍，且與元件區(qū)域10電絕緣。周邊區(qū)域20具有使半導體裝置1的側面與元件區(qū)域10電絕緣的功能。周邊區(qū)域20設有絕緣性的元件分離區(qū)域21、及龜裂判定元件22。龜裂判定元件22用于判定半導體裝置1 (尤其是半導體裝置1具備的化合物半導體層)是否產(chǎn)生龜裂。
[0027]以下，依照元件區(qū)域10、周邊區(qū)域20的順序?qū)Ω髯缘臉嫵蛇M行詳細敘述。
[0028][1-1]元件區(qū)域 10
[0029]如圖2及圖3所示，半導體裝置1具備在襯底30上依次積層的緩沖層31、通道層 32、障壁層33、及各種電極。
[0030]襯底30包含例如以(111)面為主面的硅(Si)襯底。作為襯底30,也能夠使用藍寶石(A1203)、碳化硅(SiC)、磷化鎵(GaP)、磷化銦(InP)、或砷化鎵(GaAs)等。此外，作為襯底30,也能夠使用包含絕緣層的襯底。例如，作為襯底30,能夠使用SOI (Silicon On Insulator，絕緣體硅)襯底。襯底30只要為能夠使外延層生長的單晶襯底便可，并不限于所述列舉。
[0031]緩沖層31具有如下功能，S卩，緩和形成于該緩沖層31上的氮化物半導體層的晶格常數(shù)、與襯底30的晶格常數(shù)的差異所致的應變，且控制形成于緩沖層31上的氮化物半導體層的結晶性。此外，緩沖層31具有抑制形成于緩沖層31上的氮化物半導體層所含的元素 (例如鎵(Ga))、與襯底30的元素(例如硅(Si))發(fā)生化學反應的功能。緩沖層31例如包含AlxGai_xN(〇f xf 1)。在本實施方式中，緩沖層31包含A1N。另外，緩沖層31在本實施方式中并非必需要素，也能夠省略。
[0032]通道層32是形成晶體管的通道(電流路徑)的層。通道層32包含InxAlyGau _x_ y)N(0蘭x < 1、0蘭y < 1、0蘭x+y〈l)。通道層32是非摻雜層，且包含結晶性良好(高品質(zhì))的氮化物半導體。所謂非摻雜，是指非有意圖地摻雜雜質(zhì)，例如制造過程等中混入的程度的雜質(zhì)量包含于非摻雜范疇。在本實施方式中，通道層32包含非摻雜的GaN。
[0033]障壁層33與通道層32構成異質(zhì)接合。障壁層33包含帶隙大于通道層32的氮化物半導體層。障壁層33包含InxAlyGau_x_y)N(0蘭x〈l、0蘭y〈l、0蘭x+y〈l)。在本實施方式中，障壁層33包含例如非摻雜的AlGaN。
[0034]另外，構成半導體裝置1的多個半導體層是通過使用例如MOCVD (Metal Organic Chemical Vapor Deposit1n，有機金屬化學氣相沉積)法的外延生長而依次形成。即，構成半導體裝置1的多個半導體層包含外延層。
[0035]源極電極41及漏極電極42是在障壁層33上相互隔開而設置。源極電極41與障壁層33 (具體來說2DEG)歐姆接觸。同樣地，漏極電極42與障壁層33 (具體來說2DEG)歐姆接觸。即，源極電極41及漏極電極42的各個構成為包含與障壁層33歐姆接觸(接合) 的材料。作為源極電極41及漏極電極42,能夠使用例如鈦(Ti)、鉭(Ta)、鋁(A1)、鎳(Ni)、 鉑(Pt)、它們的氮化物、或者它們的積層構造等。
[0036]障壁層33上設有柵極絕緣膜34。作為柵極絕緣膜34,能夠使用氧化硅(Si02)、氮化硅(SiN)、氮氧化硅(S1N)、氧化鋁(A1203)、或氮化鋁(A1N)等。在柵極絕緣膜34上且源極電極41及漏極電極42之間，設有柵極電極40。作為柵極電極40,能夠使用鈦(Ti)、鉭 (Ta)、鋁(A1)、鎳(Ni)、鉑(Pt)、它們的氮化物、或者它們的積層構造等。為了提高柵極-漏極間的耐壓，將柵極電極40及漏極電極42間的距離，設定得比柵極電極40及源極電極41 間的距離長。
[0037]半導體元件14包含源極電極41、漏極電極42、柵極電極40、柵極絕緣膜34、及氮化物半導體層的一部分。圖2及圖3所示的半導體元件14為MIS(metal insulator semiconductor，金屬絕緣體半導體)型HFET。另外，并不限定于MIS型HFET，也能夠為不介隔柵極絕緣膜34而使柵極電極40與障壁層33肖特基接合的肖特基障壁型HFET。此外， 也能夠?qū)⒔雍闲蜄艠O構造應用于HFET。接合型柵極構造構成為，在障壁層33上設置p型氮化物半導體層(例如GaN層)，并于該p型氮化物半導體層上設置柵極電極40。圖2中為了簡化，而記載單個HEMT作為示例，但晶體管構造也能夠形成多排(一般來說為源極、柵極、漏極、柵極、源極、柵極…的重復)。此外，也能夠為將數(shù)種晶體管置于一個晶片內(nèi)的構造。
[0038]在通道層32與障壁層33的異質(zhì)接合構造中，由于障壁層33的晶格常數(shù)小于通道層32,因此在障壁層33產(chǎn)生應變。因該應變所致的壓電效應使得障壁層33內(nèi)產(chǎn)生壓電極化，在通道層32與障壁層33的界面附近產(chǎn)生二維電子氣(2DEG:tw〇-dimens1nal electron gas)。該二維電子氣為源極電極41及漏極電極42間的通道。而且，根據(jù)施加于柵極電極40的柵極電壓，控制施加于通道層32的電場，而能夠控制漏極電流。此外，由于在二維電子氣中流動的載子的迀移率較快，所以半導體元件14能夠?qū)崿F(xiàn)非?？斓拈_關動作。
[0039]如圖1所示，半導體裝置1具備柵極用電極墊11、源極用電極墊12、及漏極用電極墊13。柵極用電極墊11電連接于柵極電極40,源極用電極墊12電連接于源極電極41，漏極用電極墊13電連接于漏極電極42。電極墊11、12、13于半導體裝置1的上表面露出，用于半導體裝置1與外部裝置(外部電路)的電連接。
[0040](場板電極的構成)
[0041]半導體裝置1具備:場板電極(柵極場板電極)，電連接于柵極電極40 ;及場板電極(源極場板電極)，電連接于源極電極41。即，半導體裝置1具有所謂的雙場板構造。
[0042]在柵極電極40及柵極絕緣膜34上，設有層間絕緣層35。作為層間絕緣層35,能夠使用氧化娃(Si02)、氮化娃(SiN)、或高介電常數(shù)(high-k)材料等。作為high-k材料， 能夠列舉氧化鉿(Hf02)、氧化鋁(A1203)、或氮化鋁(A1N)等。
[0043]在層間絕緣層35上設有柵極場板電極43。柵極場板電極43電連接于柵極電極40。柵極場板電極43從柵極電極40的上方朝向漏極電極42突出。柵極場板電極43的端配置在比柵極電極40的端更靠漏極電極42偵k
[0044]在柵極場板電極43及層間絕緣層35上，設有層間絕緣層36。作為層間絕緣層36， 與層間絕緣層35同樣地，能夠使用氧化娃(Si02)、氮化娃(SiN)、或high-k材料等。
[0045]在層間絕緣層36上設有源極場板電極44。源極場板電極44電連接于源極電極41。源極場板電極44從源極電極41的上方朝向漏極電極42突出。源極場板電極44的端配置在比柵極場板電極43的端更靠漏極電極42側。
[0046]在層間絕緣層36及源極場板電極44上，設有層間絕緣層(保護層)37。保護層 37也被稱為鈍化層。保護層37包含絕緣體，能夠使用氮化硅(SiN)、或氧化硅(Si02)等。
[0047]另外，場板電極并非本實施方式的必需要件，由此，半導體裝置1也可不具備場板電極。此外，半導體裝置1也可僅具備柵極場板電極及源極場板電極的一方。
[0048][1-2]周邊區(qū)域 20
[0049]接下來，對周邊區(qū)域20的構成進行說明。如上所述，在周邊區(qū)域20設有元件分離區(qū)域21、及龜裂判定元件22。龜裂判定元件22具備導電區(qū)域23、電極墊24A、24B、及接觸插塞 25A、25B。
[0050]導電區(qū)域23是以包圍元件區(qū)域10的方式設置。導電區(qū)域23并非完全的四邊形， 一部分分離。導電區(qū)域23具有與設于元件區(qū)域10的異質(zhì)接合相同的構成，且具有2DEG。 即，在本實施方式中，利用具有與元件區(qū)域10的2DEG相同構成的導電區(qū)域23,構成龜裂判定元件22。
[0051]元件分離區(qū)域21設于周邊區(qū)域20中的通道層32及障壁層33內(nèi)。元件分離區(qū)域 21具有絕緣性(包含絕緣體)。元件分離區(qū)域21包含元件分離區(qū)域2]^、218、21(:。元件分離區(qū)域21是通過實施絕緣處理而形成，S卩，向氮化物半導體層(障壁層33及通道層32)注入雜質(zhì)，破壞氮化物半導體層的結晶。作為用于絕緣處理的雜質(zhì)，能夠使用氬(Ar)、硼(B)、 或鐵(Fe)等。由此，在元件分離區(qū)域21不產(chǎn)生2DEG。
[0052]元件分離區(qū)域21A配置在導電區(qū)域23與元件區(qū)域10之間，使該等電絕緣。換句話說，導電區(qū)域23配置在元件分離區(qū)域21A的外側。所謂外側，若以元件分離區(qū)域21A為基準，則對應比元件分離區(qū)域21A更靠襯底30的端(側面)側。元件分離區(qū)域21B配置在導電區(qū)域23的更外側，使半導體裝置1的側面與導電區(qū)域23電絕緣。元件分離區(qū)域21C 將導電區(qū)域23的一部分斷開。
[0053]在導電區(qū)域23的兩端(通過元件分離區(qū)域21C而斷開的部分)，分別設有接觸插塞25A、25B。接觸插塞25A、25B與構成導電區(qū)域23的障壁層33(具體來說2DEG)歐姆接觸。即，接觸插塞25A、25B構成為包含與障壁層33歐姆接觸(接合)的材料。作為接觸插塞25A、25B，能夠使用鈦(Ti)、金(Au)、鉑(Pt)、鎳(Ni)、鋁(A1)、銅(Cu)、鋁(A1)、它們的氮化物、或包含它們的至少1種的合金等。
[0054]在接觸插塞25A、25B上分別設有電極墊24A、24B。電極墊24A、24B在半導體裝置1 的上表面露出。作為電極墊24A、24B，能夠使用金(Au)、鉑(Pt)、鎳(Ni)、鋁(A1)、銅(Cu)、 它們的氮化物、或包含它們的至少1種的合金等。
[0055][2]龜裂判定動作[〇〇56]接下來，對使用龜裂判定元件22的龜裂判定動作進行說明。圖4是已產(chǎn)生龜裂50的半導體裝置1的俯視圖。圖5是沿著圖4的V-V線的半導體裝置1的剖視圖。
[0057]如圖4及圖5所示，龜裂50是從半導體裝置1的側面遍及元件區(qū)域10而產(chǎn)生，且遍及緩沖層31、通道層32、及障壁層33而產(chǎn)生。而且，龜裂50將構成龜裂判定元件22的導電區(qū)域23的一部分切斷。
[0058]例如，在制品出廠前的測試步驟中，判定半導體裝置1中是否產(chǎn)生龜裂。即，在測試步驟中，使用例如測試機，檢查構成龜裂判定元件22的電極墊24A、24B間的導通狀態(tài)。在導電區(qū)域23因龜裂50而被切斷的情況下，電極墊24A、24B間的電阻值比半導體裝置1無龜裂的情況高。這樣，通過使用龜裂判定元件22,能夠判定半導體裝置1、尤其是氮化物半導體層是否產(chǎn)生龜裂。
[0059][3]第1實施方式的效果[〇〇6〇] 第1實施方式的半導體裝置1在周邊區(qū)域20具備利用二維電子氣(2DEG)的龜裂判定元件22。龜裂判定元件22通過元件分離區(qū)域21A而與元件區(qū)域10電絕緣，且具備包圍元件區(qū)域10的導電區(qū)域23、及電連接于導電區(qū)域23的兩端的電極墊24A、24B。導電區(qū)域23具有與設于元件區(qū)域10的異質(zhì)接合相同的構成，且具有導電性。
[0061]因此，根據(jù)第1實施方式，通過使用測試機等測定電極墊24A、24B間的電阻值，而能夠判定半導體裝置1是否產(chǎn)生龜裂。由此，能夠容易地判定半導體裝置1是否為不良晶片。[〇〇62]此外，由于能夠通過使用測試機等的電氣特性評估而判定龜裂有無，所以與外觀檢查的情況相比，能夠提高檢查精度。而且能夠削減檢查時間及檢查成本。
[0063]此外，在半導體裝置1出廠之后，也能夠使用龜裂判定元件22作為護圈(guard ring)。例如，將龜裂判定元件22的導電區(qū)域23設定為與源極用電極墊12相同的電位(接地電壓=0V)。例如，使用配線將電極墊24A、24B與源極用電極墊12電連接。由此，能夠緩和施加于半導體元件14的外部電場，所以能夠提高半導體元件14的動作特性。
[0064][第2實施方式][〇〇65]在第2實施方式中，除了設置龜裂判定元件22以外，還將利用2DEG的護圈設于周邊區(qū)域20。
[0066]圖6是第2實施方式的半導體裝置1的俯視圖。圖7是沿著圖6的VI1-VII線的半導體裝置1的剖視圖。與第1實施方式同樣地，在周邊區(qū)域20設有龜裂判定元件22 (具備導電區(qū)域23、電極墊24A、24B、及接觸插塞25A、25B)。
[0067]在周邊區(qū)域20設有1個或多個護圈26。在圖6中，表示3個護圈26作為一例。 另外，在圖6中，以直線表示導電區(qū)域23及護圈26。護圈26是以包圍元件區(qū)域10的方式設置。護圈26具有與設于元件區(qū)域10的異質(zhì)接合相同的構成，且具有導電性。護圈26的一部分被切斷，一端經(jīng)由接觸插塞25B而電連接于電極墊24B。
[0068] 與第1實施方式同樣地，導電區(qū)域23電連接于電極墊24A、24B。多個護圈26及導電區(qū)域23分別通過多個元件分離區(qū)域21D而電絕緣。另外，在圖6中，導電區(qū)域23是配置在護圈26的外側，但它們的配置也可相反。[〇〇69] 護圈26是設定為與源極用電極墊12相同的電位(接地電壓=0V)。例如，使用配線將電極墊24B與源極用電極墊12電連接。由此，能夠緩和施加于半導體元件14的外部電場，所以能夠提高半導體元件14的動作特性。
[0070][第3實施方式][〇〇71] 在第3實施方式中，構成為使構成龜裂判定元件22的導電區(qū)域23的兩端部，從周邊區(qū)域20的外側朝向內(nèi)側延伸。由此，能夠提高龜裂的判定精度，尤其能夠判定產(chǎn)生于電極墊24A、24B間的區(qū)域的龜裂。
[0072]圖8是第3實施方式的半導體裝置1的俯視圖。圖9是圖8的半導體裝置1的部分區(qū)域27的俯視圖。
[0073]導電區(qū)域23包含從切斷部分的兩端部朝向X方向(從周邊區(qū)域20的外側朝向內(nèi)偵D延伸的導電區(qū)域23A、23B。導電區(qū)域23A的一端經(jīng)由接觸插塞25A而電連接于電極墊 24A，導電區(qū)域23B的一端經(jīng)由接觸插塞25B而電連接于電極墊24B。
[0074]氮化物半導體層(包含緩沖層31、通道層32、及障壁層33)是在例如以(111)面為主面的硅(Si)襯底30上外延生長。在此情況下，龜裂50容易向襯底30的< 110 >方向深入。在本實施方式中，導電區(qū)域23A、23B向襯底30的< 112 >方向延伸。
[0075]而且，在本實施方式中，若將X方向上的導電區(qū)域23A、23B的長度設為X，將Y方向上的導電區(qū)域23A、23B的互相遠離之側的端之間的長度設為y，則將x設定為y的1.74倍 (=V 3倍)以上。由此，能夠提高產(chǎn)生于電極墊24A、24B間的區(qū)域的龜裂的判定精度。 [〇〇76][第4實施方式]
[0077]在第4實施方式中，在周邊區(qū)域20使用配線層而設置護圈60。
[0078]圖10是第4實施方式的半導體裝置1的俯視圖。圖11是沿著圖10的X1-XI線的半導體裝置1的剖視圖。
[0079]在周邊區(qū)域20,設有包含配線層的護圈60。護圈60在俯視時是配置在導電區(qū)域 23的更外側。護圈60主要由例如與源極場板電極44相同位準的配線層構成。在圖10的構成例中，護圈60是設于保護層37內(nèi)。護圈60包含導電材料，例如包含銅(Cu)、金(Au)、 或鋁(A1)等金屬。
[0080]護圈60是設定為與源極用電極墊12相同的電位(接地電壓=0V)。例如，使用配線將護圈60與源極用電極墊12電連接。由此，能夠緩和施加于半導體元件14的外部電場，所以能夠提高半導體元件14的動作特性。
[0081][第5實施方式]
[0082]在第5實施方式中，通過將構成龜裂判定元件22的導電區(qū)域分割成多個，而減小各導電區(qū)域的電阻值。
[0083]圖12是第5實施方式的半導體裝置1的俯視圖。半導體裝置1具備多個龜裂判定元件22。在圖12的例中，龜裂判定元件22被分割成4個，具備龜裂判定元件22-1?22-4。
[0084]龜裂判定元件22-1?22-4的各個具備導電區(qū)域23、電極墊24A、24B、及接觸插塞 25A、25B。相鄰的龜裂判定元件22間配置有元件分離區(qū)域21C。
[0085]因龜裂判定元件具備的導電區(qū)域的細線化所致的電阻值增加、及/或起因于2DEG 的電阻值增加等要因，而龜裂判定元件的電阻值增加，電阻值的測定有可能變得困難。為此，在第5實施方式中，使龜裂判定元件22-1?22-4的各個具備的導電區(qū)域23的長度比第1實施方式短。由此，能夠減小包含2DEG的導電區(qū)域23的電阻值。結果，在各龜裂判定元件22中，因龜裂有無所致的電阻值的差變大，所以能夠提高龜裂有無的判定精度。
[0086]另外，在本實施方式中，作為設于元件區(qū)域的半導體元件是列舉HFET或HEMT為例進行說明。但并不限定于此，也能夠應用于利用在異質(zhì)接合界面產(chǎn)生的2DEG的其他半導體裝置。[〇〇87]此外，本實施方式是使用氮化物半導體構成半導體裝置。但并不限定于此，也能夠使用氮化物半導體以外的化合物半導體構成半導體裝置。
[0088]在本說明書中所謂“氮化物半導體”，包含在InXAlyGa(l — x — y)N(0蘭x蘭1、0 f y f 1、〇 f x+y f 1)化學式中組成比x及y于各自的范圍內(nèi)變化的全部組成的半導體。此外，在所述化學式中，進一步包含N(氮)以外的V族元素、進一步包含為控制導電型等各種物性而添加的各種元素、及進一步包含非有意包含的各種元素的半導體也屬于“氮化物半導體”。[〇〇89]本申請案說明書中，所謂“積層”，除了包含相互接觸而重疊的情況以外，也包含中間插入其他層而重疊的情況。此外，所謂“設于之上”，除了包含直接接觸而設置的情況以夕卜，也包含中間插入其他層而設置的情況。
[0090]本發(fā)明并不限定于所述實施方式，在不脫離其主旨的范圍內(nèi)，能夠使構成要素變化而具體化。而且，所述實施方式中包含各種階段的發(fā)明，能夠通過一實施方式所公開的多個構成要素的適當組合、或者不同實施方式所公開的構成要素的適當組合，而構成各種發(fā)明。例如，在即便從實施方式所公開的全部構成要素刪除若干構成要素，也能夠解決發(fā)明所要解決的問題，而獲得發(fā)明效果的情況下，也能夠?qū)h除這些構成要素后的實施方式作為發(fā)明而抽出。
[0091][符號的說明]
[0092]1半導體裝置
[0093]10元件區(qū)域
[0094]11、12、13 電極墊
[0095]14半導體元件
[0096]20周邊區(qū)域
[0097]21元件分離區(qū)域
[0098]22龜裂判定元件
[0099]23導電區(qū)域
[0100]24電極墊
[0101]25接觸插塞
[0102]26、60護圈
[0103]30襯底
[0104]31緩沖層
[0105]32通道層
[0106]33障壁層
[0107]34柵極絕緣膜
[0108]35、36、37 層間絕緣層
[0109]40柵極電極
[0110]41源極電極
[0111]42漏極電極
[0112]43柵極場板電極
[0113]44源極場板電極
【主權項】
1.一種半導體裝置，其特征在于包括:襯底；第1化合物半導體層，設于所述襯底上；第2化合物半導體層，設于所述第1化合物半導體層上，且?guī)侗人龅?化合物半導 體層大；第1元件分離區(qū)域，設于所述第1化合物半導體層及所述第2化合物半導體層內(nèi)；第1導電區(qū)域，包含與所述第1元件分離區(qū)域相比，配置在外側的所述第1及第2化合 物半導體層；以及第1及第2電極墊，電連接于所述第1導電區(qū)域。2.根據(jù)權利要求1所述的半導體裝置，其特征在于:所述第1元件分離區(qū)域是以包圍 設置半導體元件的元件區(qū)域的方式配置。3.根據(jù)權利要求1或2所述的半導體裝置，其特征在于:還包括第2元件分離區(qū)域，所 述第2元件分離區(qū)域配置在與所述第1導電區(qū)域相比為外側處。4.根據(jù)權利要求3所述的半導體裝置，其特征在于:還包括第2導電區(qū)域，所述第2導 電區(qū)域包含配置在所述第1元件分離區(qū)域與所述第1導電區(qū)域之間的所述第1及第2化合 物半導體層，且電連接于所述第1電極墊。5.根據(jù)權利要求4所述的半導體裝置，其特征在于:所述第2導電區(qū)域是以包圍設置 半導體元件的元件區(qū)域的方式配置。6.根據(jù)權利要求4所述的半導體裝置，其特征在于:還包括第3元件分離區(qū)域，所述第 3元件分離區(qū)域設于所述第1導電區(qū)域與所述第2導電區(qū)域之間。7.根據(jù)權利要求1或2所述的半導體裝置，其特征在于:所述第1導電區(qū)域包括:第1 部分，沿著所述襯底的端延伸；以及第2部分，從所述第1部分的一端朝向所述襯底的內(nèi)側 延伸；且所述第2部分的一端電連接于所述第1電極墊。8.根據(jù)權利要求1或2所述的半導體裝置，其特征在于:還包括層間絕緣層，設于所述 第2化合物半導體層上；以及導電層，設于所述層間絕緣層內(nèi)，且以包圍設置半導體元件的元件區(qū)域的方式配置。9.根據(jù)權利要求1或2所述的半導體裝置，其特征在于:還包括第3導電區(qū)域，包含與 所述第1元件分離區(qū)域相比，配置在外側的所述第1及第2化合物半導體層；以及第3及第4電極墊，電連接于所述第3導電區(qū)域。10.根據(jù)權利要求1或2所述的半導體裝置，其特征在于:所述第1及第2化合物半導 體層是氮化物半導體層。11.根據(jù)權利要求1或2所述的半導體裝置，其特征在于:所述第1及第2化合物半導 體層包含氮化鎵。12.根據(jù)權利要求1或2所述的半導體裝置，其特征在于:還包括設于元件區(qū)域的半導 體元件，所述半導體元件是HFET。
【文檔編號】H01L29/778GK105977250SQ201510555757
【公開日】2016年9月28日
【申請日】2015年9月2日
【發(fā)明人】鬼澤岳, 高田賢治
【申請人】株式會社東芝