多觸發(fā)耐正負(fù)壓的scr esd防護(hù)器件及其工藝方法
【專利摘要】本發(fā)明適用于半導(dǎo)體器件領(lǐng)域，提供了一種多觸發(fā)耐正負(fù)壓的SCR ESD防護(hù)器件及其工藝方法，該器件包括：襯底，在襯底中形成的第一、第二掩埋層；在第一掩埋層上通過生長外延、摻雜后形成的第一阱，在第二掩埋層上生長成的外延層和在外延層中形成的第二、第三阱；分別在第一、第二、第三阱中形成的第一類型有源區(qū)，以及在第二阱和外延層的交界處形成的第一類型有源區(qū)；在第二阱中形成的兩個第二類型有源區(qū)，在第三阱中形成的第二類型有源區(qū)，在第三阱和外延層的交界處形成的第二類型有源區(qū)。本發(fā)明提供的器件能夠有效降低SCR結(jié)構(gòu)的觸發(fā)電壓并保證端口正常工作在正負(fù)壓下，也能滿足ESD防護(hù)設(shè)計要求。
【專利說明】
多觸發(fā)耐正負(fù)壓的SCR ESD防護(hù)器件及其工藝方法
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于半導(dǎo)體器件領(lǐng)域，尤其涉及一種多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件及其工藝方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體工藝尺寸的縮小，器件工作電壓與擊穿電壓的差距越來越小，集成電路的靜電泄放(Electro-Static discharge，ESD)問題越來越顯著。通常情況下IC端口的工作電壓在OV到電源電壓之間，從而普通器件端口的ESD結(jié)構(gòu)也只需要保證端口電壓在OV和電源電壓之間時ESD器件沒有漏電流。
[0003]圖1為現(xiàn)有高觸發(fā)耐正壓的SCR器件剖面結(jié)構(gòu)圖，該結(jié)構(gòu)包括P型襯底(PSUB)I，P型掩埋層(BP)2、17，P阱(PWELL)3、16，P摻雜有源區(qū)(P+)4、15，N摻雜有源區(qū)(N+)5、14，在應(yīng)用時，P型襯底I通過P型掩埋層2、17及P阱3、16再通過P摻雜有源區(qū)4、15接地，N摻雜有源區(qū)5、14接地，柵(poly)6、13接地。該結(jié)構(gòu)還包括N型掩埋層(BN)8，N型外延層(n-epi)10，N阱(爾^1^)12，？摻雜有源區(qū)(？+)7、11，_參雜有源區(qū)(奸)9小型掩埋層8通過~型外延層10小阱12，最后通過N摻雜有源區(qū)9接端口 PAD，P摻雜有源區(qū)7、11同樣接端口 PAD。在應(yīng)用時，P摻雜有源區(qū)7、11作為發(fā)射極，N阱12作為基極，P阱3、16作為集電極，構(gòu)成橫向PNP三極管。N阱12作為集電極，P阱3、16作為基極，N+有源區(qū)5、14作為發(fā)射極，構(gòu)成橫向NPN三極管。這個橫向PNP和橫向NPN就構(gòu)成了可控硅結(jié)構(gòu)SCR，等效電路如圖2所示。
[0004]在ESD事件發(fā)生時，如果端口PAD電壓高于地，并且達(dá)到N阱12和P阱3、16形成的PN結(jié)的反向擊穿電壓后，PN結(jié)被擊穿，電流由N阱12流入P阱3、16，橫向PNP和橫向NPN導(dǎo)通，SCR結(jié)構(gòu)被觸發(fā)；當(dāng)端口 PAD電壓低于地，可通過P阱3、16和N阱12之間的PN結(jié)正向?qū)ǚ烹姟?br>[0005]從該結(jié)構(gòu)看，觸發(fā)SCR結(jié)構(gòu)需要端口PAD與地之間電壓超過N阱12和P阱3、16之間的PN結(jié)的反向擊穿電壓，由于構(gòu)成該P(yáng)N結(jié)的兩個阱的摻雜濃度都比較低，因此反向擊穿電壓較高，有可能高于芯片內(nèi)部柵氧化層的擊穿電壓，從而無法起到ESD保護(hù)作用，并且此結(jié)構(gòu)只適用于PAD正常工作電壓高于地電壓的情況下。
[0006]然而，在實(shí)際應(yīng)用中，一些芯片中會出現(xiàn)端口電壓高于電源電壓或者低于地電位的負(fù)壓的情況，而可控娃(Si I icon Controlled Rectifier，SCR)器件的導(dǎo)通是通過反向擊穿低摻雜濃度的PN結(jié)來觸發(fā)的，這個觸發(fā)電壓在一般的BCD工藝中為30?50V，如果觸發(fā)電壓高于芯片內(nèi)部柵氧化層擊穿電壓，就會導(dǎo)致SCR器件起不到ESD保護(hù)作用，影響整個芯片的可靠性。

【發(fā)明內(nèi)容】

[0007]本發(fā)明實(shí)施例的目的在于提供一種多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件，旨在解決現(xiàn)有SCR ESD防護(hù)器件觸發(fā)電壓高于芯片內(nèi)部柵氧化層擊穿電壓，無法實(shí)現(xiàn)有效的ESD防護(hù)的問題。
[0008]本發(fā)明實(shí)施例是這樣實(shí)現(xiàn)的，一種多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件，包括:
[0009]襯底，在所述襯底中形成的第一掩埋層以及第二掩埋層，所述第一掩埋層為環(huán)狀，所述第二掩埋層位于所述第一掩埋層中；
[0010]在所述第一掩埋層上通過生長外延、摻雜后形成的第一阱，在所述第二掩埋層上生長成的外延層和在所述外延層中形成的第二阱和第三阱，所述第一阱和所述第二阱均為環(huán)狀，且所述第二阱位于所述第一阱的環(huán)內(nèi)，所述第三阱位于所述第二阱的環(huán)內(nèi)；
[0011]在所述第一阱中形成的第一有源區(qū)，在所述第二阱中形成的第二有源區(qū)，在所述第二阱和所述外延層的交界處同時向所述第二阱和所述外延層注入形成的第三有源區(qū)，在所述第三阱中形成的第四有源區(qū)，所述第一有源區(qū)、第二有源區(qū)、第三有源區(qū)均為環(huán)狀；
[0012]在所述第二阱中形成的第五有源區(qū)和第六有源區(qū)，在所述第三阱中形成的第八有源區(qū)，在所述第三阱和所述外延層的交界處同時向所述第三阱和所述外延層注入形成的第七有源區(qū)，所述第五有源區(qū)、所述第六有源區(qū)、所述第七有源區(qū)、所述第八有源區(qū)均為環(huán)狀，且由外到內(nèi)依次為第一有源區(qū)、第五有源區(qū)、第二有源區(qū)、第六有源區(qū)、第三有源區(qū)、第七有源區(qū)、第八有源區(qū)和第四有源區(qū)；
[0013]所述第一掩埋層與所述第二掩埋層的摻雜類型相反；
[0014]所述第一阱、所述第二阱、所述第三阱的摻雜類型相同；
[0015]所述第一有源區(qū)、所述第二有源區(qū)、所述第三有源區(qū)、所述第四有源區(qū)的摻雜類型相同，且與所述第五有源區(qū)、所述第六有源區(qū)、所述第七有源區(qū)、所述第八有源區(qū)的摻雜類型相反；
[0016]所述襯底、所述第一掩埋層、所述第一阱、所述第一有源區(qū)的摻雜類型相同。
[0017]本發(fā)明實(shí)施例的另一目的在于，提供一種多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件的工藝方法，所述工藝方法包括下述步驟:
[0018]在襯底中形成的第一掩埋層以及第二掩埋層，所述第一掩埋層為環(huán)狀，所述第二掩埋層位于所述第一掩埋層中；
[0019]在所述第一掩埋層、所述第二掩埋層和所述襯底上生長外延層；
[0020]在所述第一掩埋層上的外延層通過反型摻雜形成第一阱，在所述第二掩埋層上的外延層中形成第二阱和第三阱，所述第一阱和所述第二阱均為環(huán)狀，且所述第二阱位于所述第一阱的環(huán)內(nèi)，所述第三阱位于所述第二阱的環(huán)內(nèi)；
[0021]在所述第一阱中形成第一有源區(qū)，在所述第二阱中形成第二有源區(qū)，在所述第二阱和所述外延層的交界處同時向所述第二阱和所述外延層注入形成第三有源區(qū)，在所述第三阱中形成第四有源區(qū)，所述第一有源區(qū)、第二有源區(qū)、第三有源區(qū)均為環(huán)狀；
[0022]在所述第二阱中形成第五有源區(qū)和第六有源區(qū)，在所述第三阱中形成第八有源區(qū)，在所述第三阱和所述外延層的交界處同時向所述第三阱和所述外延層注入形成第七有源區(qū)，所述第五有源區(qū)、所述第六有源區(qū)、所述第七有源區(qū)、所述第八有源區(qū)均為環(huán)狀，且由外到內(nèi)依次為第一有源區(qū)、第五有源區(qū)、第二有源區(qū)、第六有源區(qū)、第三有源區(qū)、第七有源區(qū)、第八有源區(qū)和第四有源區(qū)；
[0023]所述第一掩埋層與所述第二掩埋層的摻雜類型相反；
[0024]所述第一阱、所述第二阱、所述第三阱的摻雜類型相同；
[0025]所述第一有源區(qū)、所述第二有源區(qū)、所述第三有源區(qū)、所述第四有源區(qū)的摻雜類型相同，且與所述第五有源區(qū)、所述第六有源區(qū)、所述第七有源區(qū)、所述第八有源區(qū)的摻雜類型相反；
[0026]所述襯底、所述第一掩埋層、所述第一阱、所述第一有源區(qū)的摻雜類型相同。
[0027]本發(fā)明實(shí)施例提供了一種多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件，能夠有效降低SCR結(jié)構(gòu)的觸發(fā)電壓并保證端口正常工作在正負(fù)壓下，也能滿足ESD防護(hù)設(shè)計要求。
【附圖說明】
[0028]圖1為現(xiàn)有高觸發(fā)耐正壓的SCR器件剖面結(jié)構(gòu)圖；
[0029]圖2為現(xiàn)有高觸發(fā)耐正壓的SCR器件的等效電路原理圖；
[0030]圖3為本發(fā)明實(shí)施例提供的多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件的剖面結(jié)構(gòu)圖；
[0031]圖4為本發(fā)明實(shí)施例提供的多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件的等效電路原理圖；
[0032]圖5為本發(fā)明實(shí)施例提供的多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件的工藝方法流程結(jié)構(gòu)。
【具體實(shí)施方式】
[0033]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。此外，下面所描述的本發(fā)明各個實(shí)施方式中所涉及到的技術(shù)特征只要彼此之間未構(gòu)成沖突就可以相互組合。
[0034]本發(fā)明實(shí)施例提供了一種多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件，能夠有效降低SCR結(jié)構(gòu)的觸發(fā)電壓并保證端口正常工作在正負(fù)壓下，也能滿足ESD防護(hù)設(shè)計要求。
[0035]一種多觸發(fā)耐正負(fù)壓的SCR ESD防護(hù)器件，所述器件包括:
[0036]襯底，在所述襯底中形成的第一掩埋層以及第二掩埋層，所述第一掩埋層為環(huán)狀，所述第二掩埋層位于所述第一掩埋層中；
[0037]在所述第一掩埋層上通過生長外延、摻雜后形成的第一阱，在所述第二掩埋層上生長成的外延層和在所述外延層中形成的第二阱和第三阱，所述第一阱和所述第二阱均為環(huán)狀，且所述第二阱位于所述第一阱的環(huán)內(nèi)，所述第三阱位于所述第二阱的環(huán)內(nèi)；
[0038]在所述第一阱中形成的第一有源區(qū)，在所述第二阱中形成的第二有源區(qū)，在所述第二阱和所述外延層的交界處同時向所述第二阱和所述外延層注入形成的第三有源區(qū)，在所述第三阱中形成的第四有源區(qū)，所述第一有源區(qū)、第二有源區(qū)、第三有源區(qū)均為環(huán)狀；
[0039]在所述第二阱中形成的第五有源區(qū)和第六有源區(qū)，在所述第三阱中形成的第八有源區(qū)，在所述第三阱和所述外延層的交界處同時向所述第三阱和所述外延層注入形成的第七有源區(qū)，所述第五有源區(qū)、所述第六有源區(qū)、所述第七有源區(qū)、所述第八有源區(qū)均為環(huán)狀，且由外到內(nèi)依次為第一有源區(qū)、第五有源區(qū)、第二有源區(qū)、第六有源區(qū)、第三有源區(qū)、第七有源區(qū)、第八有源區(qū)和第四有源區(qū)；
[0040]所述第一掩埋層與所述第二掩埋層的摻雜類型相反；
[0041 ]所述第一阱、所述第二阱、所述第三阱的摻雜類型相同；
[0042]所述第一有源區(qū)、所述第二有源區(qū)、所述第三有源區(qū)、所述第四有源區(qū)的摻雜類型相同，且與所述第五有源區(qū)、所述第六有源區(qū)、所述第七有源區(qū)、所述第八有源區(qū)的摻雜類型相反；
[0043]所述襯底、所述第一掩埋層、所述第一阱、所述第一有源區(qū)的摻雜類型相同。
[0044]本發(fā)明實(shí)施例提供了一種多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件，能夠有效降低SCR結(jié)構(gòu)的觸發(fā)電壓并保證端口正常工作在正負(fù)壓下，也能滿足ESD防護(hù)設(shè)計要求。
[0045]以下結(jié)合具體實(shí)施例對本發(fā)明的實(shí)現(xiàn)進(jìn)行詳細(xì)描述:
[0046]圖3示出了本發(fā)明實(shí)施例提供的多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件的剖面結(jié)構(gòu)，為了便于說明，僅示出了與本發(fā)明相關(guān)的部分。
[0047]作為本發(fā)明一實(shí)施例，該多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件包括:
[0048]P型襯底(PSUB) I，在P型襯底I中通過擴(kuò)散或離子注入形成的P型掩埋層(BP)2、25，在P型掩埋層2、25上通過生長外延以及反型摻雜形成的P阱(PWELL)3、24，在P阱3、24中通過摻雜形成的P摻雜有源區(qū)(P+)4、23，P型掩埋層2、25通過P阱3、24和P摻雜有源區(qū)4、23接到地電位形成隔離。
[0049]在本發(fā)明實(shí)施例中，P型掩埋層(BP)2、P阱(PWELL)3、P摻雜有源區(qū)(P+)4與P型掩埋層(BP)25、P阱(PWELL)24、P摻雜有源區(qū)(P+)23從版圖俯視的角度均為一個閉合的環(huán)形。
[0050]該結(jié)構(gòu)還包括:在P型襯底I中通過擴(kuò)散或離子注入形成的N型掩埋層(BN)5和在N型掩埋層5上生長成的N型外延層(n-epi) 11，N型掩埋層5與N型外延層11連接在一起，電位浮空。
[0051 ] 可以理解地，N型外延層(n-epi) 11是同時在P型掩埋層2、25，N型掩埋層(BN)5和P型襯底I上同時生長而成的，其中P型掩埋層2、25上的N型外延層(n-epi)通過反型摻雜形成為P阱(PWELL)3、24。
[0052]該結(jié)構(gòu)還包括:在N型外延層(n-epi)ll中摻雜形成的P阱(PWELL)9、21，在P阱9、21中摻雜形成的P摻雜有源區(qū)(P+)7、20，在P阱9、21中摻雜形成的N摻雜有源區(qū)(N+)6、8、19、22，在應(yīng)用時，P,9、21通過P摻雜有源區(qū)7、20接地，N摻雜有源區(qū)6、8、19、22同時接地。
[0053]在本發(fā)明實(shí)施例中，P阱(PWELL)9、N摻雜有源區(qū)(N+)6、P摻雜有源區(qū)(P+)7、N摻雜有源區(qū)(N+) 8與P阱(PWELL) 21、N摻雜有源區(qū)(N+) 22、P摻雜有源區(qū)20、N摻雜有源區(qū)(N+) 19從版圖俯視的角度均為一個閉合的環(huán)形。
[0054]該結(jié)構(gòu)還包括:在N型外延層(n-epi) 11中摻雜形成的P阱(PWELL)16，在P阱16中摻雜形成的P摻雜有源區(qū)(P+) 14，在P阱16中摻雜形成的N摻雜有源區(qū)(N+) 13、15，在應(yīng)用時，P阱16通過P摻雜有源區(qū)14連接至端口 PAD電位，N摻雜有源區(qū)13、15同樣連接到端口 PAD。
[0055]在本發(fā)明實(shí)施例中，N摻雜有源區(qū)(N+)13與N摻雜有源區(qū)(N+)15從版圖俯視的角度為一個閉合的環(huán)形。
[0056]該結(jié)構(gòu)還包括:在P阱9、21與N型外延層11的交界處同時向P阱9、21和N型外延層11注入形成的P摻雜有源區(qū)(P+) 10、18，以及在P阱16中與N型外延層11的交界處同時向P阱16和N型外延層11注入形成的N摻雜有源區(qū)(N+)12、17。
[0057]在本發(fā)明實(shí)施例中，N摻雜有源區(qū)(N+)12與N摻雜有源區(qū)(N+)17從版圖俯視的角度為一個閉合的環(huán)形，P摻雜有源區(qū)(p+)10與P摻雜有源區(qū)(P+)18從版圖俯視的角度為一個閉合的環(huán)形。
[0058]在應(yīng)用時，P阱16作為發(fā)射極，N型外延層11作為基極，P阱9、21作為集電極，構(gòu)成橫向PNP三極管。N型外延層11作為集電極，P阱9、21作為基極，N摻雜有源區(qū)8、19作為發(fā)射極，構(gòu)成橫向NPN三極管。這個橫向PNP和橫向NPN就構(gòu)成了可控硅結(jié)構(gòu)SCR。
[0059]該種結(jié)構(gòu)中，由于從GND到PAD以及從PAD到GND都是相同的SCR結(jié)構(gòu)，所以此結(jié)構(gòu)能耐正負(fù)壓。在ESD事件發(fā)生時，當(dāng)PAD電壓高于GND電壓，并達(dá)到N型外延層11與P摻雜有源區(qū)10、18的擊穿電壓時，PN結(jié)被擊穿，電流由N外延層11流向P摻雜有源區(qū)10、18，橫向PNP和橫向NPN導(dǎo)通，SCR被觸發(fā)。當(dāng)GND電壓高于PAD電壓，并達(dá)到N摻雜有源區(qū)12、17與P阱16的擊穿電壓時，PN結(jié)被擊穿，電流由N摻雜有源區(qū)12、17流向P阱16，橫向PNP和橫向NPN導(dǎo)通，SCR被觸發(fā)。由于N+有源區(qū)12、17與P阱16的擊穿電壓低于N外延層11與P+有源區(qū)10、18的擊穿電壓，所以正反向觸發(fā)電壓并不相同。
[0060]作為本發(fā)明一實(shí)施例，該器件可以采用BCDMOS0.5um的工藝，其結(jié)構(gòu)正向觸發(fā)電壓23V，反向觸發(fā)電壓-14V，遠(yuǎn)低于芯片內(nèi)部的柵氧化層擊穿電壓，因此能夠起到ESD保護(hù)作用，在人體模型(Human-Body Model，HBM)下ESD防護(hù)能力8000V。
[0061 ] 能夠想到地，可以通過將摻雜類型(P+和N+)互換，并且將PAD端口和GND端口的連接關(guān)系也互換，同樣可以得到相同性能的多觸發(fā)耐正負(fù)壓的SCR ESD防護(hù)器件。
[0062]本發(fā)明實(shí)施例提供了一種多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件，能夠有效降低SCR結(jié)構(gòu)的觸發(fā)電壓并保證端口正常工作在正負(fù)壓下，也能滿足ESD防護(hù)設(shè)計要求。
[0063]本發(fā)明實(shí)施例的另一目的在于，提供一種多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件的工藝方法，包括下述步驟:
[0064]在襯底中通過擴(kuò)散形成的第一掩埋層以及第二掩埋層，所述第一掩埋層為環(huán)狀，所述第二掩埋層位于所述第一掩埋層中；
[0065]在所述第一掩埋層、所述第二掩埋層和所述襯底上生長外延層；
[0066]在所述第一掩埋層上的外延層通過反型摻雜形成第一阱，在所述第二掩埋層上的外延層中形成第二阱和第三阱，所述第一阱和所述第二阱均為環(huán)狀，且所述第二阱位于所述第一阱的環(huán)內(nèi)，所述第三阱位于所述第二阱的環(huán)內(nèi)；
[0067]在所述第一阱中通過摻雜形成第一有源區(qū)，在所述第二阱中通過摻雜形成第二有源區(qū)，在所述第二阱和所述外延層的交界處同時向所述第二阱和所述外延層注入形成第三有源區(qū)，在所述第三阱中通過摻雜形成第四有源區(qū)，所述第一有源區(qū)、第二有源區(qū)、第三有源區(qū)均為環(huán)狀；
[0068]在所述第二阱中通過摻雜形成第五有源區(qū)和第六有源區(qū)，在所述第三阱中通過摻雜形成第八有源區(qū)，在所述第三阱和所述外延層的交界處同時向所述第三阱和所述外延層注入形成第七有源區(qū)，所述第五有源區(qū)、所述第六有源區(qū)、所述第七有源區(qū)、所述第八有源區(qū)均為環(huán)狀，且由外到內(nèi)依次為第一有源區(qū)、第五有源區(qū)、第二有源區(qū)、第六有源區(qū)、第三有源區(qū)、第七有源區(qū)、第八有源區(qū)和第四有源區(qū)；
[0069]所述第一掩埋層與所述第二掩埋層的摻雜類型相反；
[0070]所述第一阱、所述第二阱、所述第三阱的摻雜類型相同；
[0071 ]所述第一有源區(qū)、所述第二有源區(qū)、所述第三有源區(qū)、所述第四有源區(qū)的摻雜類型相同，且與所述第五有源區(qū)、所述第六有源區(qū)、所述第七有源區(qū)、所述第八有源區(qū)的摻雜類型相反；
[0072]所述襯底、所述第一掩埋層、所述第一阱、所述第一有源區(qū)的摻雜類型相同。
[0073]以下結(jié)合具體實(shí)施例對本發(fā)明的實(shí)現(xiàn)進(jìn)行詳細(xì)描述:
[0074]圖5示出了本發(fā)明實(shí)施例提供的多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件的工藝方法流程結(jié)構(gòu)，為了便于說明，僅示出了與本發(fā)明相關(guān)的部分。
[0075]作為本發(fā)明一實(shí)施例，結(jié)合附圖3、4，該多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件的工藝方法流程包括下述步驟:
[0076]在步驟SlOl中，在P型襯底(PSUB)I中通過擴(kuò)散形成P型掩埋層(BP)2、25，以及N型掩埋層(BN) 5;
[0077]在本發(fā)明實(shí)施例中，P型掩埋層(BP)2與P型掩埋層(BP)25從版圖俯視的角度為一個閉合的環(huán)形，N型掩埋層(BN)5位于環(huán)形中。
[0078]在步驟S102中，在P型掩埋層(BP)2、25，N型掩埋層5和P型襯底I上生長N型外延層(n-epi)ll；
[0079]在本發(fā)明實(shí)施例中，N型掩埋層5與N型外延層11連接在一起，電位浮空。
[0080]在步驟S103中，在P型掩埋層2、25上的N型外延層(n-epi)通過反型摻雜形成P阱(PWELL)3、24，在N型掩埋層5上的N型外延層(n-epi)ll中摻雜形成P阱(PWELL)9、16、21，當(dāng)然多個P阱可以同時形成；
[0081]在本發(fā)明實(shí)施例中，P型掩埋層2、25上的N型外延層(n-epi)在反型摻雜后變?yōu)镻阱(PWELL)3、24，且P阱(PWELL)3與P阱(PWELL)24從版圖俯視的角度為一個閉合的環(huán)形，而N型掩埋層5上的N型外延層(n-epi) 11在反型摻雜后依然有部分保留，且P阱(PWELL)9與P阱(PWELL)21從版圖俯視的角度為一個閉合的環(huán)形。
[0082]在步驟S104中，在P阱3、24中通過摻雜形成的P摻雜有源區(qū)(P+)4、23，在P阱9、21中摻雜形成的P摻雜有源區(qū)(P+)7、20，在P阱16中摻雜形成的P摻雜有源區(qū)(P+)14，在P阱9、21與N型外延層11的交界處同時向P阱9、21和N型外延層11注入形成P摻雜有源區(qū)(P+)10、18;
[0083]在本發(fā)明實(shí)施例中，P摻雜有源區(qū)(P+)4、P摻雜有源區(qū)(P+)7、P摻雜有源區(qū)(P+)10分別與P摻雜有源區(qū)(P+) 23、P摻雜有源區(qū)(P+) 20、P摻雜有源區(qū)(P+) 18從版圖俯視的角度均為一個閉合的環(huán)形。
[0084]在步驟3105中，在？阱9、21中摻雜形成的財參雜有源區(qū)0+)6、8、19、22，在？阱16中摻雜形成的N摻雜有源區(qū)(N+)13、15，在P阱16中與N型外延層11的交界處同時向P阱16和N型外延層11注入形成的N摻雜有源區(qū)(N+) 12、17;
[0085]在本發(fā)明實(shí)施例中，N摻雜有源區(qū)(N+)6、N摻雜有源區(qū)(N+)8、N摻雜有源區(qū)(N+)12、N摻雜有源區(qū)(N+) 13、分別與N摻雜有源區(qū)(N+)22、N摻雜有源區(qū)(N+) 19、N摻雜有源區(qū)(N+)17、N摻雜有源區(qū)(N+)15從版圖俯視的角度均為一個閉合的環(huán)形。
[0086]P型掩埋層2、25通過P阱3、24和P摻雜有源區(qū)4、23接到地電位形成隔離。在應(yīng)用時，P阱9、21通過P摻雜有源區(qū)7、20接地，N摻雜有源區(qū)6、8、19、22同時接地。P阱16通過P摻雜有源區(qū)14連接至端口 PAD電位，N摻雜有源區(qū)13、15同樣連接到端口 PAD。
[0087]結(jié)合圖4的等效電路原理，其中，R PWELL為P阱16的等效電阻，R pwell為P阱9、21的等效電阻。
[0088]在應(yīng)用時，P阱16作為發(fā)射極，N型外延層11作為基極，P阱9、21作為集電極，構(gòu)成橫向PNP三極管。N型外延層11作為集電極，P阱9、21作為基極，N摻雜有源區(qū)8、19作為發(fā)射極，構(gòu)成橫向NPN三極管。這個橫向PNP和橫向NPN就構(gòu)成了可控硅結(jié)構(gòu)SCR。
[0089]該種結(jié)構(gòu)中，由于從GND到PAD以及從PAD到GND都是相同的SCR結(jié)構(gòu)，所以此結(jié)構(gòu)能耐正負(fù)壓。在ESD事件發(fā)生時，當(dāng)PAD電壓高于GND電壓，并達(dá)到N型外延層11與P摻雜有源區(qū)10、18的擊穿電壓時，PN結(jié)被擊穿，電流由N外延層11流向P摻雜有源區(qū)10、18，橫向PNP和橫向NPN導(dǎo)通，SCR被觸發(fā)。當(dāng)GND電壓高于PAD電壓，并達(dá)到N摻雜有源區(qū)12、17與P阱16的擊穿電壓時，PN結(jié)被擊穿，電流由N摻雜有源區(qū)12、17流向P阱16，橫向PNP和橫向NPN導(dǎo)通，SCR被觸發(fā)。由于N+有源區(qū)12、17與P阱16的擊穿電壓低于N外延層11與P+有源區(qū)10、18的擊穿電壓，所以正反向觸發(fā)電壓并不相同。
[0090]作為本發(fā)明一實(shí)施例，該器件可以采用BCDMOS0.5um的工藝，其結(jié)構(gòu)正向觸發(fā)電壓23V，反向觸發(fā)電壓-14V，遠(yuǎn)低于芯片內(nèi)部的柵氧化層擊穿電壓，因此能夠起到ESD保護(hù)作用，在人體模型(Human-Body Model，HBM)下ESD防護(hù)能力8000V。
[0091]本發(fā)明實(shí)施例提供了一種多觸發(fā)耐正負(fù)壓的SCRESD防護(hù)器件，能夠有效降低SCR結(jié)構(gòu)的觸發(fā)電壓并保證端口正常工作在正負(fù)壓下，也能滿足ESD防護(hù)設(shè)計要求。
[0092]以上僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項】
1.一種多觸發(fā)耐正負(fù)壓的SCR ESD防護(hù)器件，其特征在于，所述器件包括: 襯底，在所述襯底中形成的第一掩埋層以及第二掩埋層，所述第一掩埋層為環(huán)狀，所述第二掩埋層位于所述第一掩埋層中； 在所述第一掩埋層上通過生長外延、摻雜后形成的第一阱，在所述第二掩埋層上生長成的外延層和在所述外延層中形成的第二阱和第三阱，所述第一阱和所述第二阱均為環(huán)狀，且所述第二阱位于所述第一阱的環(huán)內(nèi)，所述第三阱位于所述第二阱的環(huán)內(nèi)； 在所述第一阱中形成的第一有源區(qū)，在所述第二阱中形成的第二有源區(qū)，在所述第二阱和所述外延層的交界處同時向所述第二阱和所述外延層注入形成的第三有源區(qū)，在所述第三阱中形成的第四有源區(qū)，所述第一有源區(qū)、第二有源區(qū)、第三有源區(qū)均為環(huán)狀； 在所述第二阱中形成的第五有源區(qū)和第六有源區(qū)，在所述第三阱中形成的第八有源區(qū)，在所述第三阱和所述外延層的交界處同時向所述第三阱和所述外延層注入形成的第七有源區(qū)，所述第五有源區(qū)、所述第六有源區(qū)、所述第七有源區(qū)、所述第八有源區(qū)均為環(huán)狀，且由外到內(nèi)依次為第一有源區(qū)、第五有源區(qū)、第二有源區(qū)、第六有源區(qū)、第三有源區(qū)、第七有源區(qū)、第八有源區(qū)和第四有源區(qū)； 所述第一掩埋層與所述第二掩埋層的摻雜類型相反； 所述第一阱、所述第二阱、所述第三阱的摻雜類型相同； 所述第一有源區(qū)、所述第二有源區(qū)、所述第三有源區(qū)、所述第四有源區(qū)的摻雜類型相同，且與所述第五有源區(qū)、所述第六有源區(qū)、所述第七有源區(qū)、所述第八有源區(qū)的摻雜類型相反； 所述襯底、所述第一掩埋層、所述第一阱、所述第一有源區(qū)的摻雜類型相同。2.如權(quán)利要求1所述的器件，其特征在于，所述襯底為P型襯底； 所述第一掩埋層為P型掩埋層，所述第二掩埋層為N型掩埋層； 所述外延層為N型外延層； 所述第一阱、所述第二阱、所述第三阱均為P阱； 所述第一有源區(qū)、所述第二有源區(qū)、所述第三有源區(qū)、所述第四有源區(qū)均為P摻雜有源區(qū)； 所述第五有源區(qū)、所述第六有源區(qū)、所述第七有源區(qū)、所述第八有源區(qū)均為N摻雜有源區(qū)。3.如權(quán)利要求1所述的器件，其特征在于，所述有源區(qū)、所述阱以及掩埋層可以通過離子注入或擴(kuò)散形成。4.如權(quán)利要求1所述的器件，其特征在于，所述器件的線寬為BCDMOS0.5um。5.—種多觸發(fā)耐正負(fù)壓的SCR ESD防護(hù)器件的工藝方法，其特征在于，所述工藝方法包括下述步驟: 在襯底中形成的第一掩埋層以及第二掩埋層，所述第一掩埋層為環(huán)狀，所述第二掩埋層位于所述第一掩埋層中； 在所述第一掩埋層、所述第二掩埋層和所述襯底上生長外延層； 在所述第一掩埋層上的外延層通過反型摻雜形成第一阱，在所述第二掩埋層上的外延層中形成第二阱和第三阱，所述第一阱和所述第二阱均為環(huán)狀，且所述第二阱位于所述第一阱的環(huán)內(nèi)，所述第三阱位于所述第二阱的環(huán)內(nèi)； 在所述第一阱中形成第一有源區(qū)，在所述第二阱中形成第二有源區(qū)，在所述第二阱和所述外延層的交界處同時向所述第二阱和所述外延層注入形成第三有源區(qū)，在所述第三阱中形成第四有源區(qū)，所述第一有源區(qū)、第二有源區(qū)、第三有源區(qū)均為環(huán)狀； 在所述第二阱中形成第五有源區(qū)和第六有源區(qū)，在所述第三阱中形成第八有源區(qū)，在所述第三阱和所述外延層的交界處同時向所述第三阱和所述外延層注入形成第七有源區(qū)，所述第五有源區(qū)、所述第六有源區(qū)、所述第七有源區(qū)、所述第八有源區(qū)均為環(huán)狀，且由外到內(nèi)依次為第一有源區(qū)、第五有源區(qū)、第二有源區(qū)、第六有源區(qū)、第三有源區(qū)、第七有源區(qū)、第八有源區(qū)和第四有源區(qū)； 所述第一掩埋層與所述第二掩埋層的摻雜類型相反； 所述第一阱、所述第二阱、所述第三阱的摻雜類型相同； 所述第一有源區(qū)、所述第二有源區(qū)、所述第三有源區(qū)、所述第四有源區(qū)的摻雜類型相同，且與所述第五有源區(qū)、所述第六有源區(qū)、所述第七有源區(qū)、所述第八有源區(qū)的摻雜類型相反； 所述襯底、所述第一掩埋層、所述第一阱、所述第一有源區(qū)的摻雜類型相同。6.如權(quán)利要求5所述的工藝方法，其特征在于，所述襯底為P型襯底； 所述第一掩埋層為P型掩埋層，所述第二掩埋層為N型掩埋層； 所述外延層為N型外延層； 所述第一阱、所述第二阱、所述第三阱均為P阱； 所述第一有源區(qū)、所述第二有源區(qū)、所述第三有源區(qū)、所述第四有源區(qū)為P摻雜有源區(qū)； 所述第五有源區(qū)、所述第六有源區(qū)、所述第七有源區(qū)、所述第八有源區(qū)均為N摻雜有源區(qū)。7.如權(quán)利要求5所述的工藝方法，其特征在于，所述有源區(qū)可以通過離子注入或擴(kuò)散形成。8.如權(quán)利要求5所述的工藝方法，其特征在于，所述器件的工藝線寬為0.5um。
【文檔編號】H01L23/60GK105977253SQ201610321749
【公開日】2016年9月28日
【申請日】2016年5月16日
【發(fā)明人】杜明, 陳瑞軍, 劉玲, 湯波, 李曉輝
【申請人】深圳市國微電子有限公司