屏蔽層基本上是連續(xù)層，除了其限定了在漏極導(dǎo)體和相應(yīng)的像素導(dǎo)體之間的用于層間互連68的孔。
[0037]半導(dǎo)體層36可以是未圖案化的連續(xù)層，其在晶體管陣列的整個占據(jù)面積之上延伸，或者上述技術(shù)可以與半導(dǎo)體層的某些圖案化結(jié)合使用。例如，半導(dǎo)體層可以使用限定柵極導(dǎo)體線和/或COM導(dǎo)體線的導(dǎo)體層作為掩模而通過激光燒蝕被圖案化。任何情況下，上述技術(shù)可以用較少的半導(dǎo)體層圖案化或不用半導(dǎo)體層圖案化來實現(xiàn)至少相同程度的隔離(寄生泄漏路徑的減少)。當(dāng)通過例如激光燒蝕另行執(zhí)行半導(dǎo)體層的圖案化時，較少或無半導(dǎo)體層26的圖案化的需求可以具有以下優(yōu)勢:產(chǎn)生較少有害碎肩和在跨越晶體管陣列的隔離量中的較少差異。而且，對于頂柵晶體管陣列的情況，半導(dǎo)體圖案化步驟的完全消除可以具有縮短沉積半導(dǎo)體與沉積覆蓋的柵極電介質(zhì)之間的等待時間的優(yōu)點(diǎn)。此等待時間的縮短通過降低半導(dǎo)體層的臨界部分(即，形成與柵極電介質(zhì)層的臨界界面的部分)可能暴露于有害碎肩、濕氣或空氣中的時間長度，可以得到更好的性能。
[0038]圖11示出了用于控制施加到源極導(dǎo)體和柵極導(dǎo)體的電壓的設(shè)備的一個示例。該設(shè)備包括驅(qū)動器集成電路(IC)80。單芯片驅(qū)動器IC 80包括柵極驅(qū)動器模塊86、源極驅(qū)動器模塊88、邏輯模塊82和存儲器模塊84。該邏輯模塊82的功能包括:在驅(qū)動器IC 80與主處理單元(MPU)之間對接;將數(shù)據(jù)傳遞至存儲器84或從存儲器84傳遞數(shù)據(jù);協(xié)調(diào)通過柵極和源極驅(qū)動器模塊施加到柵極和源極導(dǎo)體的信號；以及對輸出數(shù)據(jù)傳輸?shù)皆礃O驅(qū)動器進(jìn)行控制。該驅(qū)動器IC 80可以包括其它模塊。圖11還示意性示出了用于產(chǎn)生同時施加到在圖1和2的裝置中的所有COM線18的共用“截止”電壓的高壓發(fā)電機(jī)100。在此示例中，COM線18由該高壓功率發(fā)電機(jī)直接驅(qū)動。
[0039]除了上文明確提到的變型之外，對于本領(lǐng)域技術(shù)人員明顯的是，可以在本發(fā)明的范圍內(nèi)對所述實施例進(jìn)行各種其它變型。
[0040]申請人在此獨(dú)立提出了本文所述的每個單獨(dú)特征以及兩個或更多這些特征的任何組合，只要這種特征或組合能夠達(dá)到在本領(lǐng)域技術(shù)人員的普通常規(guī)知識的啟發(fā)下基于本說明書的整體可以被實現(xiàn)的程度，而不考慮這種特征或組合是否可以解決在本文中所公開的任何問題，且不必局限于權(quán)利要求的范圍。申請人表明本發(fā)明的方面可由任何這種單獨(dú)特征或特征的組合構(gòu)成。
【主權(quán)項】
1.一種操作包括晶體管陣列的裝置的方法，其中該裝置包括: 第一導(dǎo)體層，所述第一導(dǎo)體層限定了多個源極導(dǎo)體，每個源極導(dǎo)體與相應(yīng)的晶體管組相關(guān)聯(lián)，以及限定了多個漏極導(dǎo)體，每個漏極導(dǎo)體均與相應(yīng)的晶體管相關(guān)聯(lián)； 半導(dǎo)體層，所述半導(dǎo)體層限定了在所述晶體管陣列的源極導(dǎo)體與漏極導(dǎo)體之間的半導(dǎo)體溝道； 第二導(dǎo)體層，所述第二導(dǎo)體層限定了多個柵極導(dǎo)體，每個柵極導(dǎo)體均與相應(yīng)的晶體管組相關(guān)聯(lián)，以及限定了一個或更多個存儲電容器導(dǎo)體，所述一個或更多個存儲電容器導(dǎo)體電容性耦接至相應(yīng)的晶體管組的漏極導(dǎo)體的至少一部分； 其中該方法包括: 使用柵極導(dǎo)體來使所述晶體管在接通和截止?fàn)顟B(tài)之間切換；以及 使用存儲電容器導(dǎo)體來降低半導(dǎo)體層的一個或多個部分的導(dǎo)電性，所述半導(dǎo)體層的所述一個或多個部分將每個處于接通狀態(tài)中的晶體管的漏極導(dǎo)體連接至與該晶體管相關(guān)聯(lián)的源極和/或漏極導(dǎo)體之外的源極和/或漏極導(dǎo)體。2.根據(jù)權(quán)利要求1所述的方法，其中每個漏極導(dǎo)體包括通過線導(dǎo)體連接至漏電極的焊盤導(dǎo)體，并且其中所述一個或更多個存儲電容器導(dǎo)體被配置為在每個焊盤導(dǎo)體的周界處與半導(dǎo)體層的周界部分的整體相重疊。3.—種包括晶體管陣列的裝置，其中該裝置包括: 第一導(dǎo)體層，所述第一導(dǎo)體層限定了多個源極導(dǎo)體，每個源極導(dǎo)體與相應(yīng)的晶體管組相關(guān)聯(lián)，以及限定了多個漏極導(dǎo)體，每個漏極導(dǎo)體均與相應(yīng)的晶體管相關(guān)聯(lián);以及 半導(dǎo)體層，所述半導(dǎo)體層提供所述晶體管陣列的半導(dǎo)體溝道； 其中每個源極導(dǎo)體被配置為位于在與該源極導(dǎo)體相關(guān)聯(lián)的漏極導(dǎo)體組和所有其它源極導(dǎo)體之間的經(jīng)由所述半導(dǎo)體層的所有導(dǎo)電路徑之間。4.根據(jù)權(quán)利要求3所述的裝置，其中與源極導(dǎo)體相關(guān)聯(lián)的漏極導(dǎo)體組沿第一方向延伸，并且每個源極導(dǎo)體包括在與所述源極導(dǎo)體相關(guān)聯(lián)的所述漏極導(dǎo)體組的相對側(cè)沿著所述第一方向延伸的兩個線導(dǎo)體。5.根據(jù)權(quán)利要求4所述的裝置，其中每個源極導(dǎo)體還包括在與所述源極導(dǎo)體相關(guān)聯(lián)的漏極導(dǎo)體之間的區(qū)域中連接所述兩個線導(dǎo)體的導(dǎo)體。6.根據(jù)權(quán)利要求4所述的裝置，其中該裝置還包括多個柵極導(dǎo)體，每個柵極導(dǎo)體電容性耦接至相應(yīng)的晶體管組的半導(dǎo)體溝道，并且還電容性耦接至另一個晶體管組的漏極導(dǎo)體的一部分，該另一個晶體管組的半導(dǎo)體溝道電容性耦接至相鄰的柵極導(dǎo)體;并且其中每個源極導(dǎo)體包括在與同一源極導(dǎo)體相關(guān)聯(lián)的同一晶體管組中相鄰的晶體管的漏極導(dǎo)體之間延伸的一個或更多個部分。7.根據(jù)權(quán)利要求3所述的裝置，其中每個源極導(dǎo)體完全包圍與所述源極導(dǎo)體相關(guān)聯(lián)的所述漏極導(dǎo)體。8.—種用于操作包括晶體管陣列的裝置的設(shè)備，其中該裝置包括: 第一導(dǎo)體層，所述第一導(dǎo)體層限定了多個源極導(dǎo)體，每個源極導(dǎo)體與相應(yīng)的晶體管組相關(guān)聯(lián)，以及限定了多個漏極導(dǎo)體，每個漏極導(dǎo)體均與相應(yīng)的晶體管相關(guān)聯(lián)； 半導(dǎo)體層，所述半導(dǎo)體層限定了在所述晶體管陣列的所述源極與漏極導(dǎo)體之間的半導(dǎo)體溝道； 第二導(dǎo)體層，所述第二導(dǎo)體層限定了多個柵極導(dǎo)體，每個柵極導(dǎo)體均與相應(yīng)的晶體管組相關(guān)聯(lián)，以及限定了一個或更多個存儲電容器導(dǎo)體，所述一個或更多個存儲電容器導(dǎo)體電容性耦接至相應(yīng)的晶體管組的漏極導(dǎo)體的至少一部分； 其中該設(shè)備被配置為向所述柵極導(dǎo)體施加不同的電壓以使所述晶體管在接通和截止?fàn)顟B(tài)之間切換；以及還被配置為向存儲電容器導(dǎo)體施加電壓以降低半導(dǎo)體層的一個或多個部分的導(dǎo)電性，所述半導(dǎo)體層的所述一個或多個部分將每個處于接通狀態(tài)中的晶體管的漏極導(dǎo)體連接至與該晶體管相關(guān)聯(lián)的源極和/或漏極導(dǎo)體之外的源極和/或漏極導(dǎo)體。9.根據(jù)權(quán)利要求8所述的設(shè)備，其中每個漏極導(dǎo)體包括通過線導(dǎo)體連接至漏電極的焊盤導(dǎo)體，并且其中所述一個或更多個存儲電容器導(dǎo)體被配置為在每個焊盤導(dǎo)體的周界處與半導(dǎo)體層的周界部分的整體相重疊。
【專利摘要】一種操作包括晶體管陣列的裝置的方法，其中該裝置包括：第一導(dǎo)體層，其限定了多個源極導(dǎo)體，每個源極導(dǎo)體與相應(yīng)的晶體管組相關(guān)聯(lián)，以及多個漏極導(dǎo)體，每個漏極導(dǎo)體均與相應(yīng)的晶體管相關(guān)聯(lián)；半導(dǎo)體層，其限定了在所述晶體管陣列的所述源極與漏極導(dǎo)體之間的半導(dǎo)體溝道；第二導(dǎo)體層，其限定了多個柵極導(dǎo)體，每個柵極導(dǎo)體均與相應(yīng)的晶體管組相關(guān)聯(lián)，以及一個或更多個存儲電容器導(dǎo)體，其電容性耦接至相應(yīng)的晶體管組的漏極導(dǎo)體的至少一部分；其中該方法包括：使用柵極導(dǎo)體使所述晶體管在接通和截止?fàn)顟B(tài)之間切換；以及使用存儲電容器導(dǎo)體降低半導(dǎo)體層的一個或多個部分的導(dǎo)電性，所述半導(dǎo)體層的一個或多個部分將每個處于接通狀態(tài)中的晶體管的漏極導(dǎo)體連接至與該晶體管相關(guān)聯(lián)的源極和/或漏極導(dǎo)體之外的源極和/或漏極導(dǎo)體。
【IPC分類】H01L27/12
【公開號】CN105723512
【申請?zhí)枴緾N201480055853
【發(fā)明人】S·瑞德爾, D·加米埃, B·H·佩
【申請人】弗萊克因艾伯勒有限公司
【公開日】2016年6月29日
【申請日】2014年10月7日
【公告號】WO2015052201A1