半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。
【背景技術(shù)】
[0002]以往，出于功率半導(dǎo)體元件的高可靠性化、小型化以及低成本化的目的，公知有將縱向型功率半導(dǎo)體元件和構(gòu)成該縱向型功率半導(dǎo)體元件的控制保護(hù)用電路(電路部)的橫向型半導(dǎo)體元件設(shè)置在相同的半導(dǎo)體基板(半導(dǎo)體晶片)上的功率半導(dǎo)體裝置(例如，參照下述專利文獻(xiàn)1、2)。對(duì)于以往的半導(dǎo)體裝置的結(jié)構(gòu)，舉例說明將輸出段用的縱向型η溝道功率M0SFET(Metal Oxide Semiconductor Field Effect Transistor:絕緣棚.型場(chǎng)效應(yīng)晶體管)和控制電路用的橫向型CMOS(Complementary M0S:互補(bǔ)型M0S)設(shè)置于相同的半導(dǎo)體基板上的功率半導(dǎo)體裝置。
[0003]圖25是表示以往的半導(dǎo)體裝置的結(jié)構(gòu)的剖視圖。圖25所示的半導(dǎo)體裝置是設(shè)置了溝槽柵結(jié)構(gòu)的縱向型MOSFET作為輸出段用的縱向型η溝道功率MOSFET 121的功率半導(dǎo)體裝置的一個(gè)例子。另外，圖25中僅示出了互補(bǔ)連接而構(gòu)成控制電路用的橫向型CMOS的橫向型P溝道MOSFET 122和橫向型η溝道MOSFET中的橫向型P溝道MOSFET 122(圖26?29也相同)。在縱向型η溝道功率MOSFET 121中，η—型半導(dǎo)體層102作為漂移區(qū)發(fā)揮作用。在η—型半導(dǎo)體層102的內(nèi)部選擇性地設(shè)置有P型基區(qū)106。在P型基區(qū)106的內(nèi)部分別選擇性地設(shè)置有η+型源區(qū)107和P+型擴(kuò)散區(qū)108。
[0004]P+型擴(kuò)散區(qū)108作為接觸區(qū)發(fā)揮作用，所述接觸區(qū)借由在深度方向貫通層間絕緣膜109并到達(dá)P+型擴(kuò)散區(qū)108的接觸孔IlOa而連接到源電極110，并且將η+型源區(qū)107和源電極110進(jìn)行電連接。另一方面，在構(gòu)成橫向型CMOS的橫向型P溝道MOSFET 122中，n-型半導(dǎo)體層102作為基區(qū)發(fā)揮作用。在η—型半導(dǎo)體層102的內(nèi)部分別選擇性地設(shè)置有P+型源區(qū)112和P+型漏區(qū)113。？+型源區(qū)112和P+型漏區(qū)113是P+型擴(kuò)散區(qū)(Psd:源區(qū)/漏區(qū))，該P(yáng)+型擴(kuò)散區(qū)通過將隔著柵極絕緣膜114設(shè)置在η—型半導(dǎo)體層102上的柵電極115作為掩模并通過離子注入分別自對(duì)準(zhǔn)地形成于柵電極115的兩端部，并且雜質(zhì)濃度比較高。
[0005]P+型源區(qū)112借由在深度方向貫通層間絕緣膜109而到達(dá)P+型源區(qū)112的接觸孔116a連接到作為金屬布線層的源電極116，成為橫向型P溝道MOSFET 122的源極端子。p+型漏區(qū)113借由在深度方向貫通層間絕緣膜109而到達(dá)P+型漏區(qū)113的接觸孔117a連接到作為金屬布線層的漏電極117，成為橫向型P溝道MOSFET 122的漏極端子。符號(hào)101、103?105、111分別為縱向型η溝道功率MOSFET 121的η+型半導(dǎo)體層(漏區(qū))、溝槽、柵極絕緣膜、柵電極以及漏電極。符號(hào)120為L(zhǎng)0C0S(Local Oxidat1n of Silicon:娃局部氧化)膜。
[0006]接下來，對(duì)圖25所示的以往的半導(dǎo)體裝置的制造方法進(jìn)行說明。圖26?29是表示以往的半導(dǎo)體裝置的制造過程中的狀態(tài)的剖視圖。首先，如圖26所示，在將n+型半導(dǎo)體層101和η—型半導(dǎo)體層102層疊而成的半導(dǎo)體晶片的正面?zhèn)?η—型半導(dǎo)體層10兩側(cè))的縱向型η溝道功率MOSFET 121的形成區(qū)域形成由P型基區(qū)106、η+型源區(qū)107、溝槽103、柵極絕緣膜104以及柵電極105構(gòu)成的MOS柵(由金屬-氧化膜-半導(dǎo)體構(gòu)成的絕緣柵)結(jié)構(gòu)。接著，隔著柵極絕緣膜114在半導(dǎo)體晶片的正面上的橫向型p溝道MOSFET 122的形成區(qū)域形成柵電極115。
[0007]接下來，在半導(dǎo)體晶片的正面上形成從橫向型P溝道MOSFET122的與p+型源區(qū)112的形成區(qū)域?qū)?yīng)的部分到與P+型漏區(qū)113的形成區(qū)域?qū)?yīng)的部分為止開口的抗蝕掩模131。接下來，將抗蝕掩模131和柵電極115作為掩模并進(jìn)行P型雜質(zhì)的離子注入132，在柵電極115的兩端部分別自對(duì)準(zhǔn)地形成作為P+型源區(qū)112和P+型漏區(qū)113的P型擴(kuò)散區(qū)(Psd)。然后，在除去抗蝕掩模131后，通過熱處理使作為P+型源區(qū)112和P+型漏區(qū)113的P型擴(kuò)散區(qū)擴(kuò)散。
[0008]接下來，如圖27所示，形成縱向型η溝道功率MOSFET121的與ρ+型擴(kuò)散區(qū)108的形成區(qū)域?qū)?yīng)的部分開口的抗蝕掩模133。接下來，將抗蝕掩模133作為掩模，并進(jìn)行P型雜質(zhì)的離子注入134，在P型基區(qū)106的內(nèi)部形成P+型擴(kuò)散區(qū)108。然后，在除去抗蝕掩模133后，通過熱處理使P+型擴(kuò)散區(qū)108擴(kuò)散。接下來，如圖28所示，在半導(dǎo)體晶片的正面上形成層間絕緣膜109。接下來，在層間絕緣膜109上形成與接觸孔110a、116a、117a的形成區(qū)域?qū)?yīng)的部分開口的抗蝕掩模13 5。符號(hào)13 5a為抗蝕掩模13 5的開口部。
[0009]接下來，將抗蝕掩模135作為掩模，對(duì)層間絕緣膜109進(jìn)行蝕刻，形成接觸孔110a、116a、117a。接下來，如圖29所示，在除去抗蝕掩模135后，以埋入接觸孔110a、116a、117a的方式形成由鋁(Al)構(gòu)成的金屬布線層。接下來，將該金屬布線層圖案化，并使縱向型η溝道功率MOSFET 121的成為源電極110的部分和橫向型ρ溝道MOSFET 122的成為源電極116和漏電極117的部分保留。接下來，在整個(gè)半導(dǎo)體晶片的背面(η+型漏區(qū)側(cè)的表面)形成縱向型η溝道功率MOSFET 121的作為漏電極的背面電極111。之后，通過將半導(dǎo)體晶片切割(切斷)成各自的芯片狀，完成圖25所示的以往的半導(dǎo)體裝置。
[0010]作為縱向型MOSFET單體的制造方法，提出了將MOS型晶體管的接觸孔作為掩模進(jìn)行離子注入而形成高濃度擴(kuò)散區(qū)的方法(例如，參照下述專利文獻(xiàn)3)。另外，作為縱向型MOSFET單體的另一個(gè)制造方法，提出了如下的方法。在η—型外延層形成有作為背柵區(qū)的ρ+型擴(kuò)散層和作為漏區(qū)的η+型擴(kuò)散層。在作為背柵區(qū)的ρ+型擴(kuò)散層形成有作為源區(qū)的η++型擴(kuò)散層和P++型擴(kuò)散層。P++型擴(kuò)散層通過基于接觸孔的形狀，利用兩次離子注入工序而形成，并調(diào)整其表面部和深部的雜質(zhì)濃度(例如，參照下述專利文獻(xiàn)4)。
[0011]現(xiàn)有技術(shù)文獻(xiàn)
[0012]專利文獻(xiàn)
[0013]專利文獻(xiàn)1:日本特開2002-359294號(hào)公報(bào)
[0014]專利文獻(xiàn)2:日本特開2000-091344號(hào)公報(bào)
[0015]專利文獻(xiàn)3:日本特開2002-057333號(hào)公報(bào)
[0016]專利文獻(xiàn)4:日本特開2007-067127號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0017]技術(shù)問題
[0018]然而，對(duì)上述的將縱向型功率半導(dǎo)體元件和電路部設(shè)置在相同的半導(dǎo)體基板上的功率半導(dǎo)體裝置要求小型化以及低成本化。為了應(yīng)對(duì)該要求，雖然正在研究利用電路部(縱向型功率半導(dǎo)體元件的控制保護(hù)用電路)的微細(xì)化和通過每單位面積的導(dǎo)通電阻(RonA)減少帶來的縱向型功率半導(dǎo)體元件的微細(xì)化而實(shí)現(xiàn)的芯片尺寸的縮小化，但產(chǎn)生了如下的問題。
[0019]為了使電路部微細(xì)化，在減少構(gòu)成控制電路用的橫向型CM O S的橫向型ρ溝道MOSFET 122的接觸尺寸(金屬布線層和ρ+型擴(kuò)散區(qū)的接觸面積)的情況下，金屬布線層和ρ+型擴(kuò)散區(qū)(即源電極116和ρ+型源區(qū)112以及漏電極117和ρ+型漏區(qū)113)的接觸電阻(即導(dǎo)通電阻)上升等、金屬布線層和半導(dǎo)體部的接觸性會(huì)惡化。因此，為了使電路部微細(xì)化，需要用于改善橫向型P溝道MOSFET 122的金屬布線層和半導(dǎo)體部的接觸性的對(duì)策，但會(huì)產(chǎn)生工序成本增大的新問題。
[0020]另一方面，在縱向型η溝道功率MOSFET121中，如上所述使用抗蝕掩模133而形成ρ+型擴(kuò)散區(qū)108的情況下，產(chǎn)生了如下的問題。圖30?32是在以往的半導(dǎo)體裝置的制造過程中產(chǎn)生了掩模偏移的狀態(tài)的剖視圖。如圖30所示，用于形成ρ+型擴(kuò)散區(qū)108的抗蝕掩模133的開口部133a的位置從預(yù)定位置偏移的情況下(在圖30中如空心箭頭所示向右側(cè)的掩模偏移)，P+型擴(kuò)散區(qū)108基于抗蝕掩模133的偏移量形成在比預(yù)定位置更為偏移的位置。
[0021]并且，如圖31所示，用于形成接觸孔11Oa的抗蝕掩模135的開口部135a的位置在與抗蝕掩模133的開口部133a偏移的方向相反的方向上偏移的情況下(圖31中如空心箭頭所示向左側(cè)的掩模偏移)，在與P+型擴(kuò)散區(qū)108分開的位置形成有接觸孔110a。此時(shí)，可能發(fā)生由于掩模偏移的程度不同而P+型擴(kuò)散區(qū)108不從接觸孔IlOa露出的情況下。在該情況下，如圖32所示，由于源電極110(金屬布線層)和ρ+型擴(kuò)散區(qū)108不接觸(符號(hào)141表示的部分)，所以金屬布線層和半導(dǎo)體部的接觸性惡化。
[0022]因此，為了使源電極110和ρ+型擴(kuò)散區(qū)108接觸，需要利用確保了用于形成ρ+型擴(kuò)散區(qū)108的抗蝕掩模133和用于形成接觸孔IlOa的抗蝕掩模135的偏移的幅度的元件尺寸進(jìn)行元件設(shè)計(jì)。具體而言，例如需要將接觸孔IlOa的寬度(溝槽103并列方向的寬度，以下簡(jiǎn)稱為寬度)設(shè)為加和相對(duì)于掩模偏移的幅度后得到的較大的寬度。然而，特別是在單元節(jié)距、接觸尺寸小的溝槽柵結(jié)構(gòu)的縱向型MOSFET中，確保相對(duì)于掩模偏移的幅度是促進(jìn)進(jìn)一步微細(xì)化的障礙。
[0023]本發(fā)明為了消除上述現(xiàn)有技術(shù)帶來的問題，目的在于提供一種金屬布線層和半導(dǎo)體部的接觸性好，并且能夠?qū)崿F(xiàn)微細(xì)化的半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。
[0024]技術(shù)手段
[0025]為了解決上述的課題，實(shí)現(xiàn)本發(fā)明的目的，本發(fā)明的半導(dǎo)體裝置是在相同的半導(dǎo)體基板上具備縱向型半導(dǎo)體元件和橫向型半導(dǎo)體元件的半導(dǎo)體裝置，具有以下的特征。上述縱向型半導(dǎo)體元件具有:第二導(dǎo)電型的第一半導(dǎo)體區(qū)域、第一導(dǎo)電型的第二半導(dǎo)體區(qū)域、第二導(dǎo)電型的第一擴(kuò)散區(qū)、第一柵極絕緣膜以及第一柵電極。上述第一半導(dǎo)體區(qū)域選擇性地設(shè)置于構(gòu)成第一導(dǎo)電型的半導(dǎo)體層的上述半導(dǎo)體基板的一個(gè)面的表面層。上述第二半導(dǎo)體區(qū)域選擇性地設(shè)置于上述第一半導(dǎo)體區(qū)域的內(nèi)部。上述第一擴(kuò)散區(qū)選擇性地設(shè)置于上述第一半導(dǎo)體區(qū)域的內(nèi)部。上述第一擴(kuò)散區(qū)的雜質(zhì)濃度比上述第一半導(dǎo)體區(qū)域的雜質(zhì)濃度高。上述第一柵極絕緣膜在上述半導(dǎo)體層與上述第二半導(dǎo)體區(qū)域之間與上述第一半導(dǎo)體區(qū)域接觸。上述第一柵電極與上述第一柵極絕緣膜接觸。上述橫向型半導(dǎo)體元件具有:第二導(dǎo)電型的第三半導(dǎo)體區(qū)域、第二導(dǎo)電型的第四半導(dǎo)體區(qū)域、第二導(dǎo)電型的第二擴(kuò)散區(qū)、第二導(dǎo)電型的第三擴(kuò)散區(qū)、第二柵極絕緣膜以及第