二柵電極。上述第三半導體區(qū)域以與上述第一半導體區(qū)域分開的方式選擇性地設置于上述半導體基板的一個面的表面層。上述第四半導體區(qū)域以與上述第一半導體區(qū)域以及上述第三半導體區(qū)域分開的方式選擇性地設置于上述半導體基板的一個面的表面層。上述第二擴散區(qū)選擇性地設置于上述第三半導體區(qū)域的內部。上述第二擴散區(qū)的雜質濃度大于等于上述第三半導體區(qū)域的雜質濃度。上述第三擴散區(qū)選擇性地設置于上述第四半導體區(qū)域的內部。上述第三擴散區(qū)的雜質濃度大于等于上述第四半導體區(qū)域的雜質濃度。上述第二柵電極隔著上述第二柵極絕緣膜設置于上述半導體層的被上述第三半導體區(qū)域和上述第四半導體區(qū)域所夾的部分的表面上。并且，層間絕緣膜覆蓋上述第一柵電極以及上述第二柵電極。設置有貫通上述層間絕緣膜的多個接觸孔。上述第一擴散區(qū)、上述第二擴散區(qū)以及上述第三擴散區(qū)借由不同的接觸孔而分別連接到對應的金屬布線層。
[0026]另外，本發(fā)明的半導體裝置在上述的發(fā)明中，上述第一擴散區(qū)、上述第二擴散區(qū)以及上述第三擴散區(qū)分別具有與用于連接到上述金屬布線層的對應的上述接觸孔大致相同的寬度。
[0027]另外，本發(fā)明的半導體裝置的特征在于，在上述的發(fā)明中，用于將上述第二擴散區(qū)和上述金屬布線層連接的上述接觸孔設置于上述第三半導體區(qū)域的相對于上述第二柵電極側為相反側的端部附近。
[0028]另外，本發(fā)明的半導體裝置的特征在于，在上述的發(fā)明中，用于將上述第三擴散區(qū)和上述金屬布線層進行連接的上述接觸孔設置于上述第四半導體區(qū)域的相對于上述第二柵電極側為相反側的端部附近。
[0029]另外，本發(fā)明的半導體裝置在上述的發(fā)明中，還具有下述的特征。上述縱向型半導體元件具備由溝槽、上述第一柵極絕緣膜以及上述第一柵電極構成的溝槽柵結構。上述溝槽以從上述半導體基板的一個面起算預定的深度，并與上述第一半導體區(qū)域和上述第二半導體區(qū)域接觸的方式設置。上述第一柵極絕緣膜沿上述溝槽的內壁設置。上述第一柵電極設置于上述溝槽的內部的上述第一柵極絕緣膜的內側。
[0030]另外，為了解決上述的課題，實現本發(fā)明的目的，本發(fā)明的半導體裝置的制造方法是在相同的半導體基板上具備上述的縱向型半導體元件和橫向型半導體元件的半導體裝置的制造方法，具有下述的特征。首先，進行第一工序，在上述半導體基板的一個面上形成上述第一柵極絕緣膜和上述第二柵極絕緣膜。接下來，進行第二工序，形成與上述第一柵極絕緣膜接觸的上述第一柵電極，并且形成與上述第二柵極絕緣膜接觸的上述第二柵電極。接下來，進行第三工序，在上述半導體基板的一個面的表面層選擇性地形成與上述第一柵極絕緣膜接觸的上述第一半導體區(qū)域。接下來，進行第四工序，將上述第二柵電極作為掩模并進行離子注入，在上述第二柵電極自對準地形成上述第三半導體區(qū)域以及上述第四半導體區(qū)域。接下來，進行第五工序，在上述第一半導體區(qū)域的內部選擇性地形成上述第二半導體區(qū)域。接下來，進行第六工序，在上述半導體基板的一個主面上形成抗蝕掩模。接下來，進行第七工序，選擇性地除去上述抗蝕掩模，使上述第一半導體區(qū)域、上述第三半導體區(qū)域以及上述第四半導體區(qū)域露出。接下來，進行第八工序，將上述抗蝕掩模作為掩模并進行離子注入，在上述第一半導體區(qū)域、上述第三半導體區(qū)域以及上述第四半導體區(qū)域的內部分別形成雜質濃度比上述第一半導體區(qū)域高的第二導電型的第一擴散區(qū)、雜質濃度大于等于上述第三半導體區(qū)域的雜質濃度的第二導電型的第二擴散區(qū)、以及雜質濃度大于等于上述第四半導體區(qū)域的雜質濃度的第二導電型的第三擴散區(qū)。接下來，進行第九工序，除去上述抗蝕掩模。接下來，進行第十工序，在上述半導體基板的一個主面上形成層間絕緣膜。接下來，進行第十一工序，形成貫通上述層間絕緣膜的多個接觸孔，使上述第一擴散區(qū)、上述第二擴散區(qū)以及上述第三擴散區(qū)從分別對應的不同的上述接觸孔露出。接下來，進行第十二工序，形成借由不同的上述接觸孔而分別連接到對應的上述第一擴散區(qū)、上述第二擴散區(qū)以及上述第三擴散區(qū)的多個金屬布線層。
[0031]另外，為了解決上述的課題，實現本發(fā)明的目的，本發(fā)明的半導體裝置的制造方法是在相同的半導體基板上具備上述的縱向型半導體元件和橫向型半導體元件的半導體裝置的制造方法，具有如下的特征。首先，進行第一工序，在上述半導體基板的一個面上形成上述第一柵極絕緣膜和上述第二柵極絕緣膜。接下來，進行第二工序，形成與上述第一柵極絕緣膜接觸的上述第一柵電極，并且形成與上述第二柵極絕緣膜接觸的上述第二柵電極。接下來，進行第三工序，在上述半導體基板的一個面的表面層選擇性地形成與上述第一柵極絕緣膜接觸的上述第一半導體區(qū)域。接下來，進行第四工序，將上述第二柵電極作為掩模并進行離子注入，在上述第二柵電極自對準地形成上述第三半導體區(qū)域和上述第四半導體區(qū)域。接下來，進行第五工序，在上述第一半導體區(qū)域的內部選擇性地形成上述第二半導體區(qū)域。接下來，進行第六工序，在上述半導體基板的一個主面上形成層間絕緣膜。接下來，進行第七工序，選擇性地除去上述層間絕緣膜而形成多個接觸孔，使與不同的上述接觸孔分別對應的上述第一半導體區(qū)域、上述第三半導體區(qū)域以及上述第四半導體區(qū)域從上述接觸孔露出。接下來，進行第八工序，借由上述接觸孔進行離子注入，在上述第一半導體區(qū)域、上述第三半導體區(qū)域以及上述第四半導體區(qū)域的內部分別形成雜質濃度比上述第一半導體區(qū)域的雜質濃度高的第二導電型的第一擴散區(qū)、雜質濃度大于等于上述第三半導體區(qū)域的雜質濃度的第二導電型的第二擴散區(qū)、以及雜質濃度大于等于上述第四半導體區(qū)域的雜質濃度的第二導電型的第三擴散區(qū)。接下來，進行第九工序，形成借由不同的上述接觸孔而分別連接到對應的上述第一擴散區(qū)、上述第二擴散區(qū)以及上述第三擴散區(qū)的多個金屬布線層。
[0032]另外，本發(fā)明的半導體裝置的制造方法的特征在于，在上述的發(fā)明中，在上述第七工序中，在上述第三半導體區(qū)域的相對于上述第二柵電極側為相反側的端部附近形成將上述第二擴散區(qū)與上述金屬布線層進行連接的上述接觸孔。
[0033]另外，本發(fā)明的半導體裝置的制造方法的特征在于，在上述的發(fā)明中，在上述第七工序中，在上述第四半導體區(qū)域的相對于上述第二柵電極側為相反側的端部附近形成將上述第三擴散區(qū)與上述金屬布線層進行連接的上述接觸孔。
[0034]另外，本發(fā)明的半導體裝置的制造方法的特征在于，在上述的發(fā)明中，在上述第一工序之前還進行如下的工序:在上述半導體基板的一個面形成使上述縱向型半導體元件與上述橫向型半導體元件分開的局部絕緣膜。并且，在上述第八工序中形成上述第二擴散區(qū)，該上述第二擴散區(qū)從上述第三半導體區(qū)域延伸到上述第七工序時通過從上述接觸孔露出而除去的被上述局部絕緣膜的端部的殘渣覆蓋的部分。
[0035]另外，本發(fā)明的半導體裝置的制造方法的特征在于，在上述的發(fā)明中，在上述第一工序之前還進行如下的工序，在上述半導體基板的一個面形成使上述縱向型半導體元件與上述橫向型半導體元件分開的局部絕緣膜的工序。并且，在上述第八工序中形成上述第三擴散區(qū)，該上述第三擴散區(qū)從上述第四半導體區(qū)域延伸到上述第七工序時通過從上述接觸孔露出而除去的被上述局部絕緣膜的端部的殘渣覆蓋的部分。
[0036]發(fā)明效果
[0037]根據本發(fā)明的半導體裝置以及半導體裝置的制造方法，能夠通過第二擴散區(qū)、第三擴散區(qū)分別使第三半導體區(qū)域、第四半導體區(qū)域部分成為高雜質濃度，即使在使用于將金屬布線層和半導體部(第三半導體區(qū)域、第四半導體區(qū)域)連接的接觸孔的寬度變窄而實現微細化的情況下，也能夠起到提高金屬布線層和半導體部的接觸性的效果。
【附圖說明】
[0038]圖1是表示實施方式I的半導體裝置的結構的剖視圖。
[0039]圖2是表示實施方式I的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0040]圖3是表示實施方式I的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0041]圖4是表示實施方式I的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0042]圖5是表示實施方式I的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0043]圖6是表示實施方式2的半導體裝置的結構的剖視圖。
[0044]圖7是表示實施方式2的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0045]圖8是表示實施方式2的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0046]圖9是表示實施方式2的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0047]圖10是表示實施方式2的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0048]圖11是表示實施方式2的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0049]圖12是表示實施方式2的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0050]圖13是表示實施方式2的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0051]圖14是表示實施方式2的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0052]圖15是表示實施方式2的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0053]圖16是表示實施方式2的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0054]圖17是表示在實施方式2的半導體裝置的制造過程中產生了掩模偏移的狀態(tài)的剖視圖。
[0055]圖18是表示實施方式2的半導體裝置的制造過程中產生了掩模偏移的狀態(tài)的剖視圖。
[0056]圖19是表示實施方式2的半導體裝置的制造過程中產生了掩模偏移的狀態(tài)的剖視圖。
[0057]圖20是表示用于實施方式2的半導體裝置的制造的掩模的掩模圖案的說明圖。
[0058]圖21是表示用于以往的半導體裝置的制造的掩模的掩模圖案的說明圖。
[0059]圖22是放大表示形成圖6的橫向型ρ溝道MOSFET的ρ+型源區(qū)側的接觸孔時的狀態(tài)的剖視圖。
[0060]圖23是放大表示形成圖25的橫向型ρ溝道MOSFET的ρ+型源區(qū)側的接觸孔時的狀態(tài)的剖視圖。
[0061 ]圖24是放大表示形成圖25的橫向型ρ溝道MOSFET的ρ+型源區(qū)側的接觸孔時的狀態(tài)的剖視圖。
[0062]圖25是表示以往的半導體裝置的結構的剖視圖。
[0063]圖26是表示以往的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0064]圖27是表示以往的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0065]圖28是表示以往的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0066]圖29是表示以往的半導體裝置的制造過程中的狀態(tài)的剖視圖。
[0067]圖30是表示以往的半導體裝