降低晶體管陣列中的寄生泄漏的制作方法
【專利說明】降低晶體管陣列中的寄生泄漏
[0001]密度(每單位面積的晶體管數(shù)量)增大的晶體管陣列被用于例如生產(chǎn)分辨率日益增高的顯示裝置。已經(jīng)觀測到，用于例如控制顯示裝置的晶體管陣列的性能可能受到經(jīng)由半導(dǎo)體層的不與同一晶體管相關(guān)聯(lián)的導(dǎo)體之間的泄漏電流的影響，所述半導(dǎo)體層提供所述晶體管的半導(dǎo)體溝道。
[0002]旨在降低這種泄漏電流的一種技術(shù)涉及將所述半導(dǎo)體層圖案化，從而消除或減少不與同一晶體管相關(guān)聯(lián)的導(dǎo)體之間的半導(dǎo)體層中的泄漏路徑。
[0003]發(fā)明人已經(jīng)認(rèn)識(shí)到提供降低或消除圖案化半導(dǎo)體層的需求的用于降低寄生泄漏電流的可替代技術(shù)的挑戰(zhàn)。
[0004]本文提供了操作包括晶體管陣列的裝置的方法，其中該裝置包括:第一導(dǎo)體層，其限定了多個(gè)源極導(dǎo)體，每個(gè)源極導(dǎo)體與相應(yīng)的晶體管組相關(guān)聯(lián)，以及限定了多個(gè)漏極導(dǎo)體，每個(gè)漏極導(dǎo)體均與相應(yīng)的晶體管相關(guān)聯(lián);半導(dǎo)體層，其限定了在所述晶體管陣列的源極導(dǎo)體與漏極導(dǎo)體之間的半導(dǎo)體溝道;第二導(dǎo)體層，其限定了多個(gè)柵極導(dǎo)體，每個(gè)柵極導(dǎo)體均與相應(yīng)的晶體管組相關(guān)聯(lián)，以及限定了一個(gè)或更多個(gè)存儲(chǔ)電容器導(dǎo)體，其電容性耦接至相應(yīng)的晶體管組的漏極導(dǎo)體的至少一部分;其中該方法包括:使用柵極導(dǎo)體使所述晶體管在接通和截止?fàn)顟B(tài)之間切換；以及使用存儲(chǔ)電容器導(dǎo)體降低半導(dǎo)體層的一個(gè)或多個(gè)部分的導(dǎo)電性，所述半導(dǎo)體層的一個(gè)或多個(gè)部分將每個(gè)處于接通狀態(tài)中的晶體管的漏極導(dǎo)體連接至與該晶體管相關(guān)聯(lián)的源極和/或漏極導(dǎo)體之外的源極和/或漏極導(dǎo)體。
[0005]根據(jù)一個(gè)實(shí)施例，每個(gè)漏極導(dǎo)體包括通過線導(dǎo)體連接至漏電極的焊盤導(dǎo)體，并且其中所述一個(gè)或更多個(gè)存儲(chǔ)電容器導(dǎo)體被配置為在每個(gè)焊盤導(dǎo)體的周界與半導(dǎo)體層的周界部分的整體相重疊。
[0006]本文還提供了包括晶體管陣列的裝置，其中該裝置包括:第一導(dǎo)體層，其限定了多個(gè)源極導(dǎo)體，每個(gè)源極導(dǎo)體與相應(yīng)的晶體管組相關(guān)聯(lián)，以及多個(gè)漏極導(dǎo)體，每個(gè)漏極導(dǎo)體均與相應(yīng)的晶體管相關(guān)聯(lián)；以及半導(dǎo)體層，其提供所述晶體管陣列的半導(dǎo)體溝道;其中每個(gè)源極導(dǎo)體被配置為位于在與該源極導(dǎo)體相關(guān)聯(lián)的漏極導(dǎo)體組和所有其它源極導(dǎo)體之間的經(jīng)由所述半導(dǎo)體層的所有導(dǎo)電路徑之間。
[0007]根據(jù)一個(gè)實(shí)施例，與源極導(dǎo)體相關(guān)聯(lián)的漏極導(dǎo)體組沿第一方向延伸，并且每個(gè)源極導(dǎo)體包括在與所述源極導(dǎo)體相關(guān)聯(lián)的所述漏極導(dǎo)體組的相對(duì)側(cè)沿所述第一方向延伸的兩個(gè)線導(dǎo)體。
[0008]根據(jù)一個(gè)實(shí)施例，每個(gè)源極導(dǎo)體還包括在與所述源極導(dǎo)體相關(guān)聯(lián)的漏極導(dǎo)體之間的區(qū)域中連接所述兩個(gè)線導(dǎo)體的導(dǎo)體。
[0009]根據(jù)一個(gè)實(shí)施例，該裝置還包括多個(gè)柵極導(dǎo)體，每個(gè)柵極導(dǎo)體電容性耦接至相應(yīng)的晶體管組的半導(dǎo)體溝道，并且還電容性耦接至另一個(gè)晶體管組的漏極導(dǎo)體的一部分，該另一個(gè)晶體管組的半導(dǎo)體溝道電容性耦接至相鄰的柵極導(dǎo)體;并且其中每個(gè)源極導(dǎo)體包括在與同一源極導(dǎo)體相關(guān)聯(lián)的同一晶體管組中的相鄰的晶體管的漏極導(dǎo)體之間延伸的一個(gè)或更多個(gè)部分。
[0010]根據(jù)一個(gè)實(shí)施例，每個(gè)源極導(dǎo)體完全包圍與所述源極導(dǎo)體相關(guān)聯(lián)的所述漏極導(dǎo)體。
[0011]本文提供了用于操作包括晶體管陣列的裝置的設(shè)備，其中該裝置包括:第一導(dǎo)體層，其限定了多個(gè)源極導(dǎo)體，每個(gè)源極導(dǎo)體與相應(yīng)的晶體管組相關(guān)聯(lián)，以及限定了多個(gè)漏極導(dǎo)體，每個(gè)漏極導(dǎo)體均與相應(yīng)的晶體管相關(guān)聯(lián);半導(dǎo)體層，其限定了在所述晶體管陣列的所述源極與漏極導(dǎo)體之間的半導(dǎo)體溝道;第二導(dǎo)體層，其限定了多個(gè)柵極導(dǎo)體，每個(gè)柵極導(dǎo)體均與相應(yīng)的晶體管組相關(guān)聯(lián)，以及限定了一個(gè)或更多個(gè)存儲(chǔ)電容器導(dǎo)體，其電容性耦接至相應(yīng)的晶體管組的漏極導(dǎo)體的至少一部分;其中該設(shè)備被配置為向所述柵極導(dǎo)體施加不同的電壓以使所述晶體管在接通和截止?fàn)顟B(tài)之間切換;并且還被配置為向存儲(chǔ)電容器導(dǎo)體施加降低半導(dǎo)體層的一個(gè)或多個(gè)部分的導(dǎo)電性的電壓，所述半導(dǎo)體層的一個(gè)或多個(gè)部分將每個(gè)處于接通狀態(tài)中的晶體管的漏極導(dǎo)體連接至與該晶體管相關(guān)聯(lián)的源極和/或漏極導(dǎo)體之外的源極和/或漏極導(dǎo)體。
[0012]根據(jù)一個(gè)實(shí)施例，每個(gè)漏極導(dǎo)體包括通過線導(dǎo)體連接至漏電極的焊盤導(dǎo)體，并且其中所述一個(gè)或更多個(gè)存儲(chǔ)電容器導(dǎo)體被配置為在每個(gè)焊盤導(dǎo)體的周界與半導(dǎo)體層的周界部分的整體相重疊。
[0013]參照附圖，僅通過示例的方式，在下文對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)地描述，在其所述附圖中:
[0014]圖1根據(jù)本發(fā)明的實(shí)施例示出了晶體管陣列的源極和漏極導(dǎo)體的構(gòu)造，并且根據(jù)本發(fā)明的實(shí)施例示出了晶體管陣列的存儲(chǔ)電容器導(dǎo)體的構(gòu)造；
[0015]圖2示出了穿過圖1中線A-A的剖面；
[0016]圖3至10根據(jù)本發(fā)明的其它實(shí)施例示出了晶體管陣列的源極和漏極導(dǎo)體的其它構(gòu)造；以及
[0017]圖11示意性示出了用于控制施加到圖1至10的任何一個(gè)中的源極和柵極導(dǎo)體的電壓的設(shè)備，以及用于產(chǎn)生施加到圖1和2中的共用電極線的電壓的設(shè)備。
[0018]晶體管陣列可以包括圖案化的導(dǎo)體層，所述圖案化導(dǎo)體層限定了:獨(dú)立源極導(dǎo)體的陣列以及觸立漏極導(dǎo)體的陣列。每個(gè)源極導(dǎo)體限定了相應(yīng)的晶體管列的源電極，并且在相應(yīng)的晶體管列的每個(gè)晶體管至在陣列的邊緣處的端子之間提供導(dǎo)電連接。每個(gè)漏極導(dǎo)體限定了相應(yīng)的晶體管的漏電極。所述漏極導(dǎo)體還可以提供面積相對(duì)較大的導(dǎo)體焊盤，所述面積相對(duì)較大的導(dǎo)體焊盤和晶體管陣列的其它導(dǎo)電元件(諸如，共用電極(COM)線)一起形成存儲(chǔ)電容器。晶體管陣列可以還包括有機(jī)半導(dǎo)體層，所述有機(jī)半導(dǎo)體層在源極導(dǎo)體和漏極導(dǎo)體之間提供半導(dǎo)體溝道。晶體管陣列可以還包括限定了柵極導(dǎo)體陣列的另一個(gè)圖案化的導(dǎo)體層，每個(gè)柵極導(dǎo)體限定了相應(yīng)的晶體管行(其中，行表示沿著基本上垂直于上述晶體管列的方向延伸的一排晶體管)的柵極電極。操作所述晶體管陣列的方法可以包括:按順序向每個(gè)所述柵極導(dǎo)體施加接通(on)電壓(同時(shí)向所有其它柵極導(dǎo)體施加截止(off)電壓)；以及在柵極導(dǎo)體為“接通”的時(shí)候，施加相應(yīng)的電壓至源極導(dǎo)體，使得在與“接通”的柵極導(dǎo)體相關(guān)聯(lián)的晶體管行中的晶體管的漏極導(dǎo)體處達(dá)到期望電位。理想地，在柵極導(dǎo)體“接通”時(shí)被施加到任何源極導(dǎo)體的電壓基本上不影響與其它“截止”的柵極導(dǎo)體相關(guān)聯(lián)的晶體管和/或與同一“接通”的柵極導(dǎo)體相關(guān)聯(lián)但與不同的源極導(dǎo)體相關(guān)聯(lián)的晶體管的漏極導(dǎo)體處的電位。
[0019]圖1和2示出了用于將任何晶體管與和不同的源極導(dǎo)體和/或柵極導(dǎo)體相關(guān)聯(lián)的晶體管(一個(gè)或多個(gè))更好地隔離的技術(shù)的兩個(gè)示例。
[0020]圖1示意性地示出了被提供晶體管的半導(dǎo)體溝道的半導(dǎo)體層26和將柵極導(dǎo)體電容性耦接至該半導(dǎo)體溝道的柵極電介質(zhì)層28分離的晶體管陣列的兩個(gè)導(dǎo)體層的圖案化。在襯底(諸如，塑料襯底，例如PEN或PET)上隔著平坦化層24形成下圖案化導(dǎo)體層。所述下圖案化導(dǎo)體層限定了一組源極導(dǎo)體2、4和一組漏極導(dǎo)體6、8、10、12。
[0021]上導(dǎo)體層限定了以交替順序排列的一組柵極線導(dǎo)體16和一組COM線導(dǎo)體18。柵極導(dǎo)體16(隔著柵極電介質(zhì)層28)與在源極和漏極導(dǎo)體被此最接近處連接所述源極和漏極導(dǎo)體的半導(dǎo)體層的部分相重疊。
[0022]相應(yīng)的晶體管的每個(gè)漏極導(dǎo)體包括:(a)和與晶體管相關(guān)聯(lián)的所述源極導(dǎo)體最接近(通常小于大約20微米)的漏電極部分6(3、8(3、10(3、